KR20020015237A - 액정표시소자의 화소전극재료 및 그 에칭방법 - Google Patents

액정표시소자의 화소전극재료 및 그 에칭방법 Download PDF

Info

Publication number
KR20020015237A
KR20020015237A KR1020000048431A KR20000048431A KR20020015237A KR 20020015237 A KR20020015237 A KR 20020015237A KR 1020000048431 A KR1020000048431 A KR 1020000048431A KR 20000048431 A KR20000048431 A KR 20000048431A KR 20020015237 A KR20020015237 A KR 20020015237A
Authority
KR
South Korea
Prior art keywords
pixel electrode
gate
layer
transparent conductive
liquid crystal
Prior art date
Application number
KR1020000048431A
Other languages
English (en)
Other versions
KR100690003B1 (ko
Inventor
류순성
곽동영
김후성
정유호
김용완
이우채
박덕진
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000048431A priority Critical patent/KR100690003B1/ko
Publication of KR20020015237A publication Critical patent/KR20020015237A/ko
Application granted granted Critical
Publication of KR100690003B1 publication Critical patent/KR100690003B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합한 화소전극재료 및 그 에칭방법에 관한 것이다.
본 발명에 따른 액정표시소자의 화소전극재료는 약산에 의해 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 한다.

Description

액정표시소자의 화소전극재료 및 그 에칭방법{Material of Pixel Electrode in Liquid Crystal Display and Method of Etching the same}
본 발명은 액정표시소자의 제조방법에 관한 것으로서, 특히 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합한 화소전극재료 및 그 에칭방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시소자는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시소자는 브라운관에 비하여 소형화가 가능하여 퍼스널 컴퓨터(Personal Computer)와 노트북 컴퓨터(Note Book Computer)는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
이러한 액정표시소자의 제조공정은 기판 세정과, 기판 패터닝, 배향막형성, 기판합착/액정주입, 실장 공정으로 나뉘어진다. 기판세정 공정에서는 상/하부기판의 패터닝 전후에 기판들의 이물질을 세정제를 이용하여 제거하게 된다. 기판 패터닝 공정에서는 상부기판의 패터닝과 하부기판의 패터닝으로 나뉘어진다. 상부기판에는 칼라필터, 공통전극, 블랙 매트릭스 등이 형성된다. 그리고 하부기판에는 데이터라인과 게이트라인 등의 신호배선이 형성되고, 데이터라인과 게이트라인의 교차부에 TFT가 형성되며, TFT의 소오스전극에 접속되도록 데이터라인과 게이트라인 사이의 화소영역에 화소전극이 형성된다. 기판합착/액정주입 공정에서는 하부기판 상에 배향막을 도포하고 러빙하는 공정에 이어서, 실(Seal)재를 이용한 상/하부기판 합착공정, 액정주입, 주입구 봉지공정이 순차적으로 이루어진다. 실장공정에서는 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : TCP)를 기판 상의 패드부에 접속시키게 된다.
하부기판의 패터닝 공정에 있어서, TFT의 전극들과 활성층 및 오믹접촉층, 절연층의 콘택홀, 화소전극을 패터닝하기 위해서는 다수의 마스크(mask)가 필요하다. 마스크의 수는 공정수와 생산원가에 직결되기 때문에 마스크의 수를 줄이기 위한 연구가 각 제조업체와 연구소 등에서 활발히 진행되고 있다. 그 결과, 4 마스크를 이용하여 하부기판을 패터닝하는 방법이 제안되고 있다. 실제로, 4 마스크를 이용하여 하부기판을 패터닝하는 공정에는 게이트금속층을 패터닝하기 위한 마스크, 오믹접촉층과 소오스/드레인금속층을 동시에 패터닝하기 위한 마스크, 패시베이션(Passivation)층과 반도체층 및 게이트절연막을 동시에 패터닝하기 위한 마스크 그리고 화소전극을 패터닝하기 위한 마스크가 필요하다.
도 1을 참조하면, 종래의 4 마스크를 이용한 하부 투명기판의 패터닝 공정에 있어서 화소전극 패터닝시에는 게이트라인(32b)이 노출되게끔 투명기판(31) 상에 전면 증착된 투명전도층이 습식 에칭된다. 이 투명전도층의 에칭에 의해 투명기판(31) 에는 화소전극(40a)과 콘택홀(39)을 통하여 게이트 패드(32C)에 접속된 보호전극(40b)이 남게 된다. 어레이영역에 있어서, TFT와 화소영역에는 게이트전극(32a), 게이트절연막(33), 활성층(34), 오믹접촉층(35),소오스/드레인전극(36a,36b) 및 패시베이션층(37)이 적층된다. 화소전극(40a)은 콘택홀(38)을 통하여 드레인전극(36b)에 접속된다. 화소전극의 패터닝시 게이트라인(32b) 상의 투명전도층은 제거되기 때문에 게이트라인(32b)은 대기 중에 노출된다. 패드영역에는 게이트패드(32c)를 덮게끔 게이트절연막(33), 활성층(34) 및 패시베이션층(37)이 적층되며, 보호전극(40b)이 콘택홀(39)을 통하여 게이트패드(32c)에 접속된다.
종래의 4 마스크를 이용한 하부 투명기판의 패터닝 공정은 화소전극의 패터닝시 게이트금속층이 부식되거나 손상되는 문제점이 있다. 이를 상세히 하면, 투명전도층의 재료로는 통상, 다결정 구조의 인듐틴옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)가 사용되며 아래의 화학식 1과 같은 조성비로 혼합된다.
ITO=InO3(90%)+SnO2(10%)
ITO는 HCl과 같은 강산의 에천트(Etchant)에 디핑(Deeping)되어 습식에칭된다. 이러한 강산의 에천트는 아래의 화학식 2 내지 4와 같이 인듐(In) 및 주석(Sn)과 반응하여 ITO를 제거한다.
InO3+6HCl→2InCl3+3H2O
SnO2+4HCl→SnCl4+2H2O
InxSnyOz+nHCl→AInCl3+BSnCl4
그런데 게이트금속층이 알루미늄(Al) 또는 알루미늄계 화합물로 이루어지면 화소전극 패터닝시 노출되는 게이트금속층 즉, 게이트라인(32b)이 ITO 에천트와 반응하여 부식된다.
따라서, 본 발명의 목적은 화소전극 패터닝시 금속배선의 부식이나 손상을 방지하기에 적합하도록 한 액정표시소자의 화소전극재료 및 그 에칭방법을 제공함에 있다.
도 1은 종래의 4 마스크 공정기술에서 화소전극이 패터닝된 상태를 나타내는 하부 투명기판의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 액정표시소자의 하부 투명기판 패터닝방법을 단계적으로 나타내는 하부 투명기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 투명기판 2a,32a : 게이트전극
2b,32b : 게이트라인 2c,32c : 게이트패드
3,33 : 게이트절연막 4,34 : 활성층
5,35 : 오믹접촉층 6a,36a : 소오스전극
6b,36b : 드레인전극 7,37 : 패시베이션층
8,9,38,39 : 콘택홀 10a,40a : 화소전극
10b,40b : 보호전극
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 화소전극재료는 약산에 의해 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 한다.
본 발명에 따른 액정표시소자의 화소전극재료 에칭방법은 비정질 구조의 투명 전도성 재료를 게이트금속층 상에 형성하는 단계와, 비정질 구조의 투명 전도성 재료층을 약산으로 에칭하여 화소전극패턴을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2a를 참조하면, TFT 및 화소전극이 형성되는 어레이영역과 게이트/데이트라인에 연결된 패드가 형성되는 주변영역(P1)을 포함하는 투명기판(1) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 알루미늄계 화합물 등의 게이트 금속재료를 증착하여 금속박막을 형성한다. 금속박막은 포토리쏘그래피 공정에 의해 패터닝된다. 이렇게 금속박막이 패터닝되면 투명기판(1)의 어레이영역에는 게이트전극(2a)과 게이트라인(2b)이 잔류하며, 패드영역에는 게이트패드(2c)가 잔류한다.
도 2b를 참조하면, 게이트전극(2a), 게이트라인(2b) 및 게이트패드(2c)가 덮여지도록 게이트절연막(3)이 투명기판(1) 상에 전면 증착되며, 그 위에 활성층(4) 및 오믹접촉층(5)이 적층된다. 게이트절연막(3)은 산화실리콘(SiOx) 또는 질화실리콘(SiNX) 등의 무기 절연재료 또는 유기 절연재료로 이루어지며, 활성층(4)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 이루어진다. 오믹접촉층(5)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
도 2c를 참조하면, 소오스/드레인금속으로서 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나 MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy) 등의 금속합금이 오믹접촉층(5)을 덮도록 화학기상증착(Chemical Vapor Deposition : CVD) 방법 또는 스퍼터링(sputtering) 방법으로 투명기판(1) 상에 증착된다. 이렇게 증착된 소오스/드레인금속층은 오믹접촉층(5)과 오믹 접촉을 이룬다. 이 소오스/드레인금속층과 오믹접촉층(5)은 포토리소그래피 방법으로 동시에 패터닝된다. 그러면 어레이영역에는 소오스전극(6a)과 드레인전극(6b) 및 도시하지 않은 데이터라인이 형성되며, 패드영역에는 데이터라인과 연결된 데이터패드가 형성된다.
도 2d를 참조하면, 패시베이션층 재료로서 산화실리콘 또는 질화실리콘 등의 무기절연재료 또는 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene), PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연재료를 투명기판(1) 상에 형성한다. 그리고 패시베이션층(7), 활성층(4) 및 게이트절연막(3)은 포토리쏘그래피 방법으로 동시에 패터닝되어 TFT와 화소영역 및 패드영역에만 잔류된다. 이 때, 게이트라인(2b)은 노출된다. 이와 동시에, 패시베이션층(7)에는 드레인전극(6b)을 노출시키기 위한 콘택홀(8)과 게이트패드(2c)를 노출시키기 위한 콘택홀(9) 그리고 데이터패드를 노출시키기 위한 콘택홀(도시하지 않음)이 형성된다. 이렇게 패시베이션층(7), 활성층(4) 및 게이트절연막(3)이 동시에 패터닝된 후, 화소전극 재료로서 비정질 구조의 투명 전도성재료인 인듐징크옥사이드(Indium Zinc Oxide : IZO), 인듐틴징크옥사이드(Indium Tin Zinc Oxide : ITZO), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide : a-ITO)를 투명기판(1) 상에 전면 증착된다. 여기서, 비정질 인듐틴옥사이드(a-ITO)는 인듐틴옥사이드(ITO)의 스퍼터링시 챔버 내에 H2O를 주입함으로써 비정질 구조를 가질 수 있다. 이어서, 화소전극(10a) 및 보호전극(10b)은 전면 증착된 화소전극층 위에 마스크가 놓여진 후, 노광 및 현상 공정을 거친 다음, 습식에칭됨으로써 패터닝된다. 패터닝된화소전극(10a)은 콘택홀(8)을 통하여 드레인전극(6b)에 접속되며, 보호전극(6b)은 콘택홀(9)을 통하여 게이트패드(2c)와 도시하지 않은 데이터패드에 접속된다. 여기서, 화소전극층이 비정질 구조의 투명 전도성재료이기 때문에 약산에도 쉽게 그리고 빠르게 에칭된다. 에천트로는 옥살릭계산 예를 들면, (COOH)2가 사용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 화소전극재료 및 그 에칭방법은 화소전극재료로서 약산에도 쉽게 에칭되는 비정질 구조의 투명 전도성재료를 화소전극 재료로 선택하게 된다. 그 결과, 본 발명에 따른 액정표시소자의 화소전극재료 및 그 에칭방법은 화소전극재료를 약산으로 에칭함으로써 4 마스크 공정에서 게이트금속층과 화소전극이 직접 접촉한 상태에서 화소전극재료를 제거하기 위한 강산의 에천트에 의해 게이트금속층이 부식되거나 손상되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (8)

  1. 게이트금속층 상의 화소전극재료를 에칭함으로써 화소전극패턴이 형성된 액정표시소자에 있어서,
    상기 화소전극은 약산에 의해 에칭되는 비정질 구조의 투명 전도성 재료로 이루어지는 것을 특징으로 하는 액정표시소자의 화소전극재료.
  2. 제 1 항에 있어서,
    상기 비정질 구조의 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시소자의 화소전극재료.
  3. 제 2 항에 있어서,
    상기 비정질 구조의 투명 전도성 재료는 옥살릭계산을 포함한 에천트에 의해 에칭되는 것을 특징으로 하는 액정표시소자의 화소전극재료.
  4. 제 3 항에 있어서,
    상기 에천트는 (COOH)2를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료.
  5. 게이트금속층의 화소전극재료를 에칭함으로써 화소전극패턴을 형성하는 액정표시소자의 제조방법에 있어서,
    비정질 구조의 투명 전도성 재료를 상기 게이트금속층 상에 형성하는 단계와,
    상기 비정질 구조의 투명 전도성 재료층을 약산으로 에칭하여 화소전극패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.
  6. 제 4 항에 있어서,
    상기 투명 전도성 재료는 인듐징크옥사이드(Indium Zinc Oxide), 인듐틴징크옥사이드(Indium Tin Zinc Oxide), 비정질 인듐틴옥사이드(Amorpous Indium Tin Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.
  7. 제 4 항에 있어서,
    상기 비정질 구조의 투명 전도성 재료는 옥살릭계산을 포함한 에천트에 의해 에칭되는 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.
  8. 제 7 항에 있어서,
    상기 에천트는 (COOH)2를 포함하는 것을 특징으로 하는 액정표시소자의 화소전극재료 에칭방법.
KR1020000048431A 2000-08-21 2000-08-21 액정표시소자의 화소전극재료 및 그 에칭방법 KR100690003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000048431A KR100690003B1 (ko) 2000-08-21 2000-08-21 액정표시소자의 화소전극재료 및 그 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000048431A KR100690003B1 (ko) 2000-08-21 2000-08-21 액정표시소자의 화소전극재료 및 그 에칭방법

Publications (2)

Publication Number Publication Date
KR20020015237A true KR20020015237A (ko) 2002-02-27
KR100690003B1 KR100690003B1 (ko) 2007-03-08

Family

ID=19684291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000048431A KR100690003B1 (ko) 2000-08-21 2000-08-21 액정표시소자의 화소전극재료 및 그 에칭방법

Country Status (1)

Country Link
KR (1) KR100690003B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504536B1 (ko) * 2002-03-29 2005-08-04 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06122094A (ja) * 1992-10-14 1994-05-06 Sumitomo Metal Ind Ltd フェライト系ステンレス鋼用マグ溶接フラックス入りワイヤ
JPH07333656A (ja) * 1994-06-03 1995-12-22 Citizen Watch Co Ltd 透明導電膜およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504536B1 (ko) * 2002-03-29 2005-08-04 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7342637B2 (en) 2002-03-29 2008-03-11 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR100690003B1 (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100443831B1 (ko) 액정표시소자의 제조 방법
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20020074702A (ko) 액정표시장치 및 그 제조방법
US20210143183A1 (en) Array substrate and manufacturing method thereof, display panel, and display device
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR20040022938A (ko) 액정표시소자의 제조방법
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR20020074701A (ko) 액정표시장치 및 그 제조방법
US8283670B2 (en) Liquid crystal display panel and fabricating method thereof
US7474372B2 (en) Liquid crystal display having a protective alignment film and fabricating method thereof
KR100755645B1 (ko) 액정표시소자 및 그의 제조방법
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
US6653159B2 (en) Method of fabricating a thin film transistor liquid crystal display
KR100690003B1 (ko) 액정표시소자의 화소전극재료 및 그 에칭방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101057235B1 (ko) 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법
KR20020056075A (ko) 액정표시장치 및 그 제조방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20080048103A (ko) 표시기판 및 이의 제조 방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법
KR20050035682A (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee