KR20020010534A - 트렌치 라이너를 쇼율더부에 연장함으로써 고온의 인산에대한 내성이 있는 트렌치 분리 구조체를 형성하는 방법 - Google Patents
트렌치 라이너를 쇼율더부에 연장함으로써 고온의 인산에대한 내성이 있는 트렌치 분리 구조체를 형성하는 방법 Download PDFInfo
- Publication number
- KR20020010534A KR20020010534A KR1020010045376A KR20010045376A KR20020010534A KR 20020010534 A KR20020010534 A KR 20020010534A KR 1020010045376 A KR1020010045376 A KR 1020010045376A KR 20010045376 A KR20010045376 A KR 20010045376A KR 20020010534 A KR20020010534 A KR 20020010534A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- layer
- silicon
- nitride
- silicon dioxide
- Prior art date
Links
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 title claims abstract description 28
- 229910000147 aluminium phosphate Inorganic materials 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 56
- 238000002955 isolation Methods 0.000 title claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 235000012239 silicon dioxide Nutrition 0.000 claims description 48
- 239000000377 silicon dioxide Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- 239000000945 filler Substances 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229960002050 hydrofluoric acid Drugs 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 2
- 238000005406 washing Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
트렌치 분리 구조체는 개구를 갖는 질화물로 된 마스크 층을 초기에 퇴적시킴으로써 기판상에서 제조된다. 산화물로 된 스페이서는 그 후 개구의 내부 측벽에 형성되어 마스크 창을 정의한다. 트렌치는 마스크 창을 통해 에칭함으로써 기판 내에 형성된다. 스페이서는 트렌치의 상부 엣지상의 단자를 갖는 쇼울더부를 형성하기 위해 제거된다. 열산화의 라이너(liner)는 트렌치에 제공되고 그 다음에 트렌치 및 단차를 갖는 쇼율더부를 포함하는 영역상에 질화물로 된 라이너의 퇴적이 실행된다. 트렌치는 실리콘 산화물로 채워지고 질화물로 된 층은 뜨거운 인산에 의해 에칭 제거된다.
Description
본 발명은 트렌치가 질화 실리콘으로 채워지는 실리콘 기판상에 트렌치 분리구조체를 형성하는 방법에 관한 것이다.
얕은 트렌치 분리 구조체는 LSI 칩상에서 회로 소자를 분리하는데 사용된다. 트렌치의 측벽은 질화 실리콘으로 채워져서 실리콘 디옥사이드 충전제(filler)로 트렌치가 채워지기 전에 산화에 의해 야기된 응력을 경감시킨다. 도 1a 내지 도 1g는 얕은 트렌치 분리 구조체를 형성하는데 현재 사용되는 여러 단계를 도시한다. 실리콘 기판(1)상에는 패드 산화층(2)과 패드 질화층(4)이 순차적으로 퇴적되고 레지스트(6)의 개구를 통해 패드 산화층(2)과 패드 질화층(4)이 이방성 에칭된다(도 1a). 레지스트(6)를 제거한 이후에 트렌치(8)를 형성하기 위해 패드 질화층(4)이 실리콘 기판(1)을 에칭하기 위한 마스크로 사용된다(도 1b). 열산화 단계에서, 트렌치의 내측은 열산화 라이너(10)로 코팅되어 트렌치 형성 도중에 발생하는 손상을 경감시킨다. 그 후 웨이퍼가 질화 실리콘 라이너(12)로 코팅된다(도 1c). 그 후 실리콘 디옥사이드는 트렌치(8)를 충전제(14)로 채우기 위해 웨일퍼상에 퇴적된다(도 1d). 실리콘 디옥사이드 충전제(14)는 웨이퍼를 어닐링 처리를 받게 함으로써 치밀화되고 웨이퍼는 CMP 또는 에치백 방법으로 질화 실리콘 라이너(12) 또는 패드 질화층(4)이 노출될 때까지 평탄화된다(도 1e). 뜨거운 인산이 패드 질화층(4)을 제거하는데 사용된다(도 1f). 최종적으로 플루오르화산이 실리콘 기판(1) 표면의 상부에 놓이는 충전제(14)의 일부와 패드 산화층(2)을 제거하기 위해 사용된다(도 1g).
그러나, 패드 질화층(4)이 뜨거운 인산으로 제거되는 경우에 상기 산은 질화 실리콘 라이너(12)를 따라 하부로 침투하여 도 1f프에 도시된 바와 같이 바람직하지 않는 리세스(16)를 생선한다. 그 결과, 충전제(14)의 잉여분이 제거되고 플루오르화산은 리세스(16)를 통해 침투하여 도 1g에 도시된 바와 같이 충전제(14) 내에서 리세스(18)를 생성한다.
상기 문제점을 해소하기 위해, Fahey 등이 특허권자인 미국 특허 제5,447,884호에는 두께가 5nm 미만인 질화 실리콘 라이너(12)가 개시되어 있다. 그러나, Benedict 등이 특허권자인 미국 특허 제5,763,315호에는 질화 실리콘 라이너(12)가 두께가 4nm 이하로 퇴적된다면 상기 라이터는 O2에 대해 효과적인 확산 장벽이 아니고 트렌치 커패시터 어레이에서 결함이 쉽게 형성된다는 것이 개시되어 있다.
따라서, 본 발명의 목적은 질화 실리콘 라이너의 두께에 제한되지 않고 뜨거운 인산에 대한 내저항성이 있는 트렌치 분리 구조체를 형성하는 개선된 방법을 제공함에 있다.
상기 목적은 트렌치 구조체의 쇼울더부 상에 측면 구성 요소를 도입하여 박리 공정이 완결된 경우에 측면 관통 스톱부의 헤드가 질화 실리콘 라이너의 상부 엣지까지는 도달하지 않는 구성에 의해 달성된다.
본 발명의 제1의 특징에 따르면, 트렌치 분리 구조체를 실리콘 기판에 형성하는 방법이 개시되는데, 상기 방법은 개구를 구비한 질화물로 된 마스크 층을 상기 실리콘 기판상에 퇴적하는 단계와, 상기 개구의 내부 측벽상에 산화물로 된 스페이서를 형성하여 마스크 창을 정의하는 단계와, 상기 마스크 창을 통해 상기 실리콘 기판을 에칭하여 트렌치를 형성하는 단계와, 상기 스페이서를 제거하여 상기 트렌치의 상부 엣지상에 단차를 갖는 쇼울더부를 형성하는 단계와, 상기 트렌치에 산화물로 된 라이너를 열적으로 퇴적하는 단계와, 상기 트렌치 및 상기 단차를 갖는 쇼울더부을 포함하는 영역상에 질화물로 된 라이너를 퇴적하는 단계와, 상기 트렌치에 산화물로 된 충전제를 퇴적하는 단계와, 질화물로 된 상기 층을 뜨거운 인산으로 에칭하는 단계를 포함한다.
본 발며의 제2의 특징에 따르면, 실리콘 기판에 트렌치 분리 구조체를 형성하는 방법이 제공되는데, 상기 방법은 상기 실리콘 기판상에는 등각의(conformal) 개구를 구비하며 질화물로 된 질화층을, 질화물로 된 상기 질화층상에는 등각의 개구를 구비하며 산화물로 된 마스크 층을 퇴적하는 단계와, 상기 등각의 개구의 내부 측벽상에 산화물로 된 스페이서를 형성하여 마스크 창을 정의하는 단계와, 상기 마스크 창을 통해 상기 실리콘 기판을 에칭하여 트렌치를 형성하는 단계와, 상기 스페이서 및 상기 마스크 창을 제거하여 상기 트렌치의 상부 엣지상에 단차를 갖는 쇼울더부를 형성하는 단계와, 상기 트렌치에 산화물로 된 라이너를 열적으로 퇴적하는 단계와, 상기 트렌치 및 상기 단차를 갖는 쇼율더부를 포함하는 영역상에 질화물로 된 라이너를 퇴적하는 단계와, 상기 트렌치에 산화물로 된 분리 충전제를 퇴적하는 단계와, 뜨거운 인산으로서 질화물로 된 상기 질화층을 에칭하는 단계를 포함한다.
도 1a 내지 도 1g는 실리콘 기판상에 얕은 트렌치 분리 구조체를 제조하는 종래의 단계들을 도시하는 반도체 웨이퍼의 일부에 대한 단면도.
도 2a내지 도 2g는 본 발병의 제1의 실시예에 따라 실리콘 기판상에 얕은 소자 분리 구조체를 제조하는 단계들을 도시하는 반도체 웨이퍼의 일부에 대한 단면도.
도 3a 내지 도 3d는 본 발명의 제2의 실시예에 따라 실리콘 기판상에 얕은 소자 분리 구조체를 제조하는 단계들을 도시하는 반도체 웨이퍼의 일부에 대한 단면도.
도 2a 내지 도 2h에는 본 발명의 제1의 실시예에 따른 얕은 트렌치 분리 구조체를 제조하는 여러 단계가 도시되어 있다. 도 2a는 얕은 트렌치가 형성될 실리콘 기판(21)의 일부를 도시하고 있다. 실리콘 기판(21)상에는 종래의 열산화법에 의해 형성된 두께가 5 내지 20nm인 패드 산화(실리콘 디옥사이드)층(22)이 있다. 그 후 공지의 CVD 법이 사용되어 두께가 100 내지 300nm인 패드 질화(실리콘 질화)층(24)을 패드 산화층(22)상에 제조한다. 패드 질화층(24)상에는 트렌치가 형성될 영역보다 큰 개구를 구비한 패턴화 된 레지스트(26)가 있다. 이방성 드라이 에칭 방법이 사용되어 실리콘 기판(21)의 일부가 개구를 통해 외부에 노출될 때까지 패드 산화층(22)과 패드 질화층(24)의 일부분을 제거하여 개구(26a)를 형성한다. 패턴화 된 레지스트(26)는 그 후 박리되어 실리콘 디옥사이드층이 웨이퍼 전면상에 퇴적된다.
도 2b는 실리콘 디옥사이드층의 일부가 마스크 창(27a)을 정의하는 스페이서(27)로서 개구(26a)의 측벽에 부착되어 유지되도록 실리콘 디옥사이드층을 이방성 에칭하는 에치백 단계의 결과를 도시한다.
상기 마스크창은 분리 트렌치가 형성될 영역을 정의하고, 개구(26a)의 폭이 200nm이면, 스페이서(27)의 최대의 두께가 100nm이고 양호하게는 30 내지 80nm이다.
도 2c는 트렌치(28)를 형성하기 위해 마스크 창(26a)을 통해 200 내지 500nm의 깊이까지 기판을 이방성 에칭하기 위한 실리콘 기판(21)의 이방성 드라이 에칭단계의 결과를 도시한다.
상기 예에서, 패드 질화층(24) 및 스페이서(27)는 마스크로서 기능한다. 웨이퍼가 묽은 플루오르화산을 사용한 세정처리를 받고, 그 후 저압 IPA(이소프로필 알콜)법을 사용한 드라이 에칭을 받으면 양호하다. 상기 공정들은 실리콘 잔류물이 드라이 에칭 공정 이후에 트렌치 내에 잔존하기 않도록 이물질 및 기판의 표면상에 잔존하는 자연적인 산화물을 제거해 준다. 스페이서(27)는 그 후 플루오르화산을 함유하는 용액을 사용하여 제거되어 트렌치(28)의 상부 엣지상의 단차를 갖는 쇼율더부(shoulder portion)를 형성한다.
웨이퍼는 그 후 열산화 단계에 들어가 도 2d에 도시된 바와 같이 두께가 5 내지 15nm인 실리콘 디옥사이드 라이너(30)를 형성하여, 트렌치가 형성된 경우에 생성된 트렌치의 측벽상의 손상을 제거한다. 열산화 공정 다음에는 CVD 공정이 실행되어 웨이퍼는 두께가 5nm 이상인 실리콘 질화 라이너(32)로 코팅된다. 실리콘 질화 라이너(32)는 스페이서(27)가 존재했던 트렌치(28)의 단차가 있는 쇼울더부의 전면상에 퇴적됨을 알수 있다.
도 2e는 트렌치(28)속으로 분리용의 실리콘 디옥사이드 충전제(34)를 퇴적하는 CVD 공정의 결과를 도시한다. CVD 공정 이후에는 실리콘 질화 라이너(32)를 치밀화하는 어닐링공정이 실행된다.
웨이퍼는 실리콘 질화 라이너(32)(또는 패드 질화층(24))의 상부가 도 2f에 도시된 바와 같이 외부로 노출될 때까지 실리콘 디옥사이드 충전제(34)의 과잉 부분의 위에서 CMP 또는 에치벡 공정 처리를 받는다. 트렌치(28)의 쇼울더부 때문에,실리콘 디옥사이드 충전제(34)는 돌출부(34a)를 형성하는 형상이 되고 패드 질화층(24)은 트렌치(28)의 외부를 향해 위치하는 엣지를 구비한다.
이후의 박리 공정에서, 실리콘 질화 라이너(32) 및 패드 질화층(24)의 노출부는 도 2g에 도시된 바와 같이 뜨거운 인산을 사용하여 제거된다. 실리콘 질화 라이너(32)는 돌출부(34a)의 하부에 일정한 거리로 연장되고 뜨거운 인산이 실리콘 질화 라이너(32)의 상부 엣지부를 향해 층전제(34)의 돌출부(34a)의 하부에서 측면으로 침투하는데는 시간이 걸린다. 따라서, 박리 공정이 완결되는 경우에, 측면 관통 스톱부의 헤드는 실리콘 질화 라이너(32)의 상부 엣지가 없는 부분에서 멈춘다. 상기로 인해 도 1f 및 도 1g에 도시된 바람직하지 않은 리세스(16, 18)가 방지된다. 상기의 문제를 회피하기 위해 종래의 기술에서는 질화 실리콘 라이너의 두께가 5nm 이하가 되어야 할 필요성이 존재했다. 본 발명은 상기 필요성을 제거하여 실리콘 질화 라이너(32)의 두께가 5nm보다 크게 퇴적되어 트렌치(28)의 측벽에서 발생될 수 있는 산화를 방지한다.
또 다른 박리 공정에서, 패드 산화층(22) 및 트렌치의 상부에 존재하는 실리콘 디옥사이드 충전제(34)의 일부분은 도 2h에 도시된 바와 같이 플루오르화산 용액으로 제거된다.
스페이서의 최대의 벽 두께가 트렌치의 단차가 있는 쇼울더부의 측면의 부피를 결정하므로, 스페이서의 벽 두께가 트렌치의 크기 또는 다른 설계 요인에 따라 제어될 수 있으면 바람직한다.
도 3a 내지 도 3d에서, 스페이서의 벽 두께가 제어될 수 있는 본 발명의 제2의 실시예에 따른 얕은 트렌치 분리 구조체를 제조하는 여러 단계가 도시된다. 도 2a와 유사하게, 도 3a에는 얕은 트렌치가 형성될 실리콘 기판(41)의 일부를 도시한다. 실리콘 기판(41)상에는 열산화법에 의해 형성된 두께가 5 내지 20nm인 패드 산화(실리콘 디옥사이드)층(42)이 존재한다. 두께가 100 내지 300nm인 패드 질화(실리콘 질화)층(44)은 패드 산화층(42)상에 형성된다. 패드 질화층(44)상에는 두께가 30 내지 60nm인 실리콘 디옥사이드층(45)이 존재한다. 실리콘 디옥사이드층(45)상에는 트렌치가 형성될 영역보다 큰 개구를 구비한 패턴화된 레지스트(46)가 존재한다. 이방성 드라이 에칭법이 사용되어 실리콘 기판(41)의 일부가 개구를 통해 외측으로 노출될 때까지 패드 산화층(42), 패드 질화층(44), 및 실리콘 디옥사이드층(45)의 일부분을 제거하여 리세스(46a)를 형성한다.
리세스(46a)는 그 후 박리되고 실리콘 디옥사이드층이 웨이퍼의 전면상에 퇴적된다. 상기 실리콘 디옥사이드층은 실리콘 디옥사이드층(45)이 노출될 때까지 이방성 에칭된다. 그 결과, 리세스(46b)의 측벽에 부착된 스페이서(47)가 남게 된다. 스페이서(47)는 마스크 창(47a)을 정의한다. 도 3b는 이방성 에칭 공정의 결과를 도시한다. 실리콘 디옥사이드층(45)의 두께에 따라, 스페이서(47)는 소요의 최대 벽 두께를 갖게 된다.
도 3c는 트렌치(48)를 형성하기 위해 마스크 창(47a)을 통해 실리콘 기판(41)을 에칭하기 위한 실리콘 기판(41)의 이방성 드라이 에칭 단계의 결과를 도시한다. 이전의 실시예와 유사하게, 상기 에칭 공정 중에, 실리콘 디옥사이드층(45) 및 스페이서(47)는 마스크로서 기능한다. 실리콘디옥사이드층(45) 및 스페이서(47)는 그 후 플루오르화산에 의해 제거된다.
웨이퍼는 그 후 열산화 처리를 받아 도 3d에 도시된 바와 같이 두께가 5 내지 15nm인 실리콘 디옥사이드 라이너(50)를 형성하여 표면을 안정화 시킨다. 상기 열산화 공정 이후에는 두께가 5nm 이상인 질화 실리콘 라이너(52)로 웨이퍼를 코팅하기 위한 CVD 공정이 실행된다.
제1의 실시예와 유사하게, 실리콘 디옥사이드 충전제는 트렌치(48)속으로 퇴적되고 어닐링 공정이 실행되어 질화 실리콘 라이너(52)를 치밀화 시킨다. 그 후, 웨이퍼는 질화 실리콘 라이너(52)의 상부가 외부로 노출될 때까지 폴리싱되어 실리콘 디옥사이트 충전제를 제거하고, 트렌치 상부에 있는 충전제 및 패드 산화층(42)의 일부분은 플루오르산을 사용하여 제거된다.
전술한 바와 같이, 본 발명은 트렌치 구조체의 쇼울더부 상에 측면 구성 요소를 도입하여 박리 공정이 완결된 경우에 측면 관통 스톱부의 헤드가 질화 실리콘 라이너의 상부 엣지까지는 도달하지 않는 구성에 의해 달성된다. 따라서, 질화 실리콘 라이너의 두께에 제한되지 않고 뜨거운 인산에 대한 내저항성이 있는 트렌치 분리 구조체를 형성하는 개선된 방법을 제공한다.
Claims (13)
- 실리콘 기판에 트렌치 분리 구조체를 형성하는 방법에 있어서,개구(26a)를 구비한 질화물로 된 마스크 층(24)을 상기 실리콘 기판(21)상에 퇴적하는 단계와,상기 개구(26a)의 내부 측벽상에 산화물로 된 스페이서(27)를 형성하여 마스크 창을 정의하는 단계와,상기 마스크 창을 통해 상기 실리콘 기판(21)을 에칭하여 트렌치를 형성하는 단계와,상기 스페이서를 제거하여 상기 트렌치의 상부 엣지상에 단차를 갖는 쇼울더부를 형성하는 단계와,상기 트렌치에 산화물로 된 라이너(30)를 열적으로 퇴적하는 단계와,상기 트렌치 및 상기 단차를 갖는 쇼울더부를 포함하는 영역상에 질화물로 된 라이너(32)를 퇴적하는 단계와,상기 트렌치에 산화물로 된 분리용 충전제(34)를 퇴적하는 단계와,질화물로 된 상기 층을 뜨거운 인산으로 에칭하는 단계를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제1항에 있어서,질화물로 된 상기 마스크 창은 질화 실리콘을 포함하고 상기 스페이서는 실리콘 디옥사이드를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제2항에 있어서, 상기 스페이서는,질화물로 된 상기 층의 개구에 실리콘 디옥사이드로 된 층을 퇴적하는 단계와,에치백 공정에서 실리콘 디옥사이드로 된 상기 층을 이방성 에칭하여 상기 개구의 측벽상에 실리콘 디옥사이드층의 일부를 상기 스페이서로서 남기는 단계에 의해 형성되는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제2항에 있어서,질화물로 된 상기 라이너는 질화 실리콘을 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제2항에 있어서,질화물로 된 상기 라이너는 두께가 5nm 이상인 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제2항에 있어서,상기 트렌치를 형성하는 단계 이전에 묽은 플루오르화산을 사용하는 세정공정 및 그 이후의 드라이 공정을 실행하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 실리콘 기판에 트렌치 분리 구조체를 형성하는 방법에 있어서,상기 실리콘 기판(41)상에는 등각의(conformal) 개구를 구비하며 질화물로 된 층(44)을, 질화물로 된 상기 층(44)상에는 등각의 개구를 구비하며 산화물로 된 마스크 층(45)을 퇴적하는 단계와,상기 등각의 개구(46a)의 내부 측벽상에 산화물로 된 스페이서(47)를 형성하여 마스크 창(47a)을 정의하는 단계와,상기 마스크 창(47a)을 통해 상기 실리콘 기판(41)을 에칭하여 트렌치(48)를 형성하는 단계와,상기 스페이서(47) 및 상기 마스크 창(45)을 제거하여 상기 트렌치(48)의 상부 엣지상에 단차를 갖는 쇼울더부를 형성하는 단계와,상기 트렌치(48)에 산화물로 된 라이너(50)를 열적으로 퇴적하는 단계와,상기 트렌치 및 상기 단차를 갖는 쇼율더부를 포함하는 영역상에 질화물로 된 라이너(52)를 퇴적하는 단계와,상기 트렌치에 산화물로 된 분리 충전제를 퇴적하는 단계와,뜨거운 인산으로서 질화물로 된 상기 층(44)을 에칭하는 단계를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제7항에 있어서,질화물로 된 상기 층은 질화 실리콘을, 산화물로 된 상기 마스크층 및 상기 스페이서는 실리콘 디옥사이드를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제8항에 있어서, 상기 스페이서는,상기 등각 개구에 실리콘 디옥사이드로 된 상기 층을 퇴적하는 단계와,에치백 공정에서 실리콘 디옥사이드로 된 상기 층을 이방성 에칭하여 상기 등각 개구의 측벽상에 실리콘 디옥사이드층의 일부를 상기 스페이서로서 남기는 단계에 의해 형성되는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 제8항에 있어서,질화물로 된 상기 라이너는 질화 실리콘을 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서,상기 트렌치를 형성하는 단계 이전에, 묽은 플루오르화산을 사용하는 세정 공정 및 그 이후의 드라이 공정을 실행하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 실리콘 기판에 트렌치 분리 구조체를 형성하는 방법에 있어서,상기 실리콘 기판(21)상에는 실리콘 디옥사이드층(22)을, 상기 실리콘 디옥사이드층(22)상에는 질화 실리콘층(24)을 퇴적하고, 레지스트 패턴(26)을 통해 상기 층(22, 24)을 이방성 에칭하여 개구(26a)를 형성하는 단계(a)와,상기 개구(26a)에 실리콘 디옥사이드층을 퇴적하고, 에치백 공정에서 실리콘 디옥사이드층을 이방성 에칭하여 마스크 창(27a)이 스페이서(27)에 의해 정의되도록 상기 개구(26a)의 측벽상에 상기 스페이서(27)를 형성하는 단계(b)와,상기 창(27a)을 통해 상기 실리콘 기판(21)을 이방성 에칭하여 트렌치(28)를 형성하는 단계(c)와,상기 스페이서를 제거하여 상기 트렌치(28)의 상부 엣지상에 단차를 갖는 쇼율더부를 형성하고, 열산화 공정에서 실리콘 디옥사이드를 퇴적하여 상기 분리 트렌치 및 상기 단차를 갖는 쇼울더부를 실리콘 디옥사이드 라이너(30)로 피복하고, 상기 트렌치 및 상기 단차를 갖는 쇼울더부를 포함하는 영역상에 질화 실리콘 라이너(32)를 퇴적하는 단계(d)와,상기 트렌치가 실리콘 디옥사이드 충전제로 채워질 때까지 상기 트렌치 및 안쪽에 덧대져 있으면서 단차를 갖는 쇼울더부를 포함하는 영역상에 실리콘 디옥사이드(34)를 퇴적하는 단계(e)와,상기 질화 실리콘 라이너(32) 또는 질화 실리콘층(24)이 외부로 노출될 때까지 에칭 공정을 실행하는 단계(f)와,상기 질화 실리콘층(24)이 제거 될 때까지 뜨거운 인산을 사용하여 에칭 공정을 실행하는 단계(g)를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
- 실리콘 기판에 트렌치 분리 구조체를 형성하는 방법에 있어서,실리콘 기판(41)상에는 제1의 실리콘 디옥사이드층(42)을, 상기 제1의 층(42)상에는 제2의 질화 실리콘층(44)을, 상기 제2의 층(44)상에는 제3의 실리콘 디옥사이드층(45)을 퇴적하고, 레지스트 패턴(46)을 통해 상기 제1, 제2 및 제3의 층(42, 44, 45)을 이방성 에칭하여 개구(46a)를 형성하는 단계(a)와,상기 개구(46a)에 실리콘 디옥사이드층을 퇴적하고 에치백 공정에서 실리콘 디옥사이드층을 이방성 에칭하여 마스크 창(47a)이 스페이서(47)에 의해 정의되도록 상기 개구(46a)의 측벽상에 상기 스페이서(47)를 형성하는 단계(b)와,상기 마스크 창(47a)을 통해 상기 실리콘 기판(41)을 이방성 에칭하여 트렌치(48)를 형성하는 단계(c)와,상기 스페이서(47) 및 실리콘 디옥사이드로 된 상기 제3층(45)을 제거하여 상기 트렌치(48)의 상부 엣지상에 단차를 갖는 쇼울더부를 형성하고, 열산화 공정에서 실리콘 디옥사이드를 퇴적하여 상기 분리 트렌치(48) 및 상기 단차를 갖는 쇼울더부를 실리콘 디옥사이드 라이너(50)로 피복하고, 상기 트렌치 및 상기 단차를 갖는 쇼울더부를 포함하는 영역상에 질화 실리콘 라이너(52)를 퇴적하는 단계(d)와,상기 트렌치가 실리콘 디옥사이드 충전제로 채워질 때까지 상기 트렌치 및안쪽에 덧대져 있으면서 단차를 구비한 쇼울더부를 포함하는 영역상에 실리콘 디옥사이드를 퇴적하는 단계(e)와,상기 질화 실리콘 라이너(52) 또는 질화 실리콘으로 된 상기 제2의 층(44)이 외부에 노출될 때까지 에칭 공정을 실행하는 단계(f)와,상기 질화 실리콘층(44)이 제거될 때까지 뜨거운 인산을 사용하여 에칭 공정을 실행하는 단계(g)를 포함하는 것을 특징으로 하는 트렌치 분리 구조체를 형성하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228464A JP2002043408A (ja) | 2000-07-28 | 2000-07-28 | 半導体装置の製造方法 |
| JPJP-P-2000-00228464 | 2000-07-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020010534A true KR20020010534A (ko) | 2002-02-04 |
Family
ID=18721743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010045376A KR20020010534A (ko) | 2000-07-28 | 2001-07-27 | 트렌치 라이너를 쇼율더부에 연장함으로써 고온의 인산에대한 내성이 있는 트렌치 분리 구조체를 형성하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6551925B2 (ko) |
| JP (1) | JP2002043408A (ko) |
| KR (1) | KR20020010534A (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100499642B1 (ko) * | 2003-09-05 | 2005-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 제조 방법 |
| JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
| US20060186509A1 (en) * | 2005-02-24 | 2006-08-24 | Honeywell International, Inc. | Shallow trench isolation structure with active edge isolation |
| US8802537B1 (en) * | 2005-07-27 | 2014-08-12 | Spansion Llc | System and method for improving reliability in a semiconductor device |
| US20080299740A1 (en) * | 2007-05-29 | 2008-12-04 | Macronix International Co., Ltd. | Method for forming sti structure |
| TW200901368A (en) * | 2007-06-23 | 2009-01-01 | Promos Technologies Inc | Shallow trench isolation structure and method for forming thereof |
| KR100881517B1 (ko) * | 2007-07-25 | 2009-02-05 | 주식회사 동부하이텍 | 반도체 소자의 구리배선 형성 방법 |
| US9040891B2 (en) | 2012-06-08 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image device and methods of forming the same |
| CN103811403B (zh) * | 2012-11-13 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447884A (en) | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
| US5763315A (en) | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US6228727B1 (en) * | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
-
2000
- 2000-07-28 JP JP2000228464A patent/JP2002043408A/ja active Pending
-
2001
- 2001-07-27 US US09/916,429 patent/US6551925B2/en not_active Expired - Fee Related
- 2001-07-27 KR KR1020010045376A patent/KR20020010534A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6551925B2 (en) | 2003-04-22 |
| JP2002043408A (ja) | 2002-02-08 |
| US20020064943A1 (en) | 2002-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258653B1 (ko) | 집적 회로의 실리콘층 내에 매립된 분리 부재 및 그의 형성 방법 | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US5721174A (en) | Narrow deep trench isolation process with trench filling by oxidation | |
| KR20020010534A (ko) | 트렌치 라이너를 쇼율더부에 연장함으로써 고온의 인산에대한 내성이 있는 트렌치 분리 구조체를 형성하는 방법 | |
| KR100613939B1 (ko) | 반도체 기판에서의 트렌치 형성 방법 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US20080248627A1 (en) | Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures | |
| US6372602B1 (en) | Method of forming a shallow trench isolation structure in a semiconductor device | |
| KR100245307B1 (ko) | 반도체 장치의 소자 분리방법 | |
| US5937311A (en) | Method of forming isolation region | |
| KR100979230B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR100895824B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100808590B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
| KR100548571B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100588644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| KR100513800B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR100829370B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100202177B1 (ko) | 반도체장치의 소자분리영역 형성방법 | |
| KR100763702B1 (ko) | 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법 | |
| KR100315019B1 (ko) | 반도체장치의소자분리방법 | |
| WO2008048985A2 (en) | Method of manufacturing integrated deep and shallow trench isolation structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |