KR20020002992A - 박막 트랜지스터의 액정표시소자 제조방법 - Google Patents
박막 트랜지스터의 액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR20020002992A KR20020002992A KR1020000037373A KR20000037373A KR20020002992A KR 20020002992 A KR20020002992 A KR 20020002992A KR 1020000037373 A KR1020000037373 A KR 1020000037373A KR 20000037373 A KR20000037373 A KR 20000037373A KR 20020002992 A KR20020002992 A KR 20020002992A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- film
- silicon film
- doped amorphous
- tft
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 21
- 239000013078 crystal Substances 0.000 title 1
- 239000010408 film Substances 0.000 claims abstract description 102
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000009832 plasma treatment Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000004381 surface treatment Methods 0.000 description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 H2 플라즈마 처리를 이용하여 백 채널을 형성하는 박막 트랜지스터의 액정표시소자 제조방법을 개시한다.
개시된 본 발명은, 유리기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮는 게이트 절연막을 증착하는 단계; 게이트 절연막 상부에 액티브 형성영역을 위한 절연막, 비도핑된 비정질 실리콘막과 도핑된 비정질 실리콘막을 차례로 증착하는 단계; TFT 형성영역에 감광막 패턴을 형성하고, 그 패턴을 식각 장벽으로 하여 도핑된 비정질 실리콘막, 비도핑된 비정질 실리콘막과 절연막을 차례로 식각하는 단계; 상기 결과물 전면에 소오스/드레인 금속막을 증착하고, 패터닝하여 소오스/드레인 전극을 형성하는 단계; H2 플라즈마 처리에 의해 표면 처리 및 도핑된 비정질 실리콘막을 제거하고, 연속적으로, TFT 보호를 위한 보호막을 증착하는 단계; 및 ITO 공정을 통해 드레인 전극과 콘택되는 화소전극을 형성함으로써, TFT 기판을 완성하는 단계를 포함하여 구성하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는,백 채널 구조의 박막 트랜지스터를 갖는 박막 트랜지스터 기판의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 액정표시소자(Thin Film Transistor Liquid Crystal Display : 이하, TFT LCD)는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점이 있기 때문에, CRT에 필적할만한 표시화면의 고화질화, 대형화 및 컬러화 등을 실현할 수 있다.
이러한 TFT LCD는 TFT 및 화소전극이 형성된 TFT 어레이 기판과, 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다.
한편, TFT 어레이 기판의 제조 공정을 단순화시키는 것은, 즉, 포토 공정의 수를 줄이는 것은 제조비용 측면에서 TFT LCD의 상용화에 크게 영향을 미친다. 따라서, 포토 공정의 수를 감소시키기 위한 여러 가지 구조들이 제안되고 있으며, 한 예로, 최근에는 BCE(Back Channel Etch) 구조의 TFT를 갖는 TFT 어레이 기판이 제안되고 있다.
이러한 BCE 구조의 TFT를 갖는 TFT 어레이 기판은 5단계의 포토 공정에 의해 제작할 수 있기 때문에, 6 또는 7단계의 포토 공정을 요구하는 통상의 TFT 어레이 기판의 제조 공정 보다 그 제조 공정의 단순화을 얻을 수 있으며, 이에 따라, 제조비용의 절감 효과를 얻을 수 있다.
도 1a 내지 도 1d는 종래 기술에 따른 BCE 구조의 TFT를 갖는 TFT 어레이 기판의 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 유리기판(1) 상에 제1금속막을 증착하고, 상기 제1금속막을 공지된 포토 공정으로 패터닝하여, 상기 유리기판(1) 상에 게이트 전극(2)을 형성한다. 그런다음, 상기 게이트 전극(2)을 덮는 게이트 절연막(3), 예컨데, SiONx를 도포하고, 이어서 상기 게이트 절연막 상에 액티브 영역을 형성하기 위한 절연막(4), 비도핑된 비정질실리콘막(5)과 도핑된 비정질실리콘막(6)을 차례로 증착한다. 이 때, 상기 비도핑된 비정질실리콘막(5)은 채널층으로 200 ~ 700Å과 BC(Back Channel) 버퍼층으로 1000 ~ 2000Å의 두께로 적층된다. 또한, 절연막(4)은 바람직하게 3000 ~ 4000Å의 두께 및 도핑된 비정질 실리콘막(6)은 300 ~ 700Å의 두께로 증착된다. 상기 BC 버퍼층은 도핑된 비정질 실리콘막(6)을 식각시 선택비 및 균일도를 고려하여 적용된 층이며, 이로 인해 채널 저항이 보통의 E/S TFT에 비해 증가하며, 성막시간도 증가하게 되며 TFT 특성도 악화된다.
다음으로, 도 1b에 도시된 바와 같이, TFT 형성영역 영역에 감광막 패턴(도시되지 않음)을 형성한 후, 그 패턴을 식각 장벽으로 하여 도핑된 비정질 실리콘막(6), 비도핑된 비정질 실리콘막(5)과 절연막(4)를 차례로 식각한다.
도 1c를 참조하면, 상기 결과물 상부에 제2 금속막 형성 후, TFT 형성영역에 소오스/드레인 형성영역을 한정하는 감광막 패턴(도시되지 않음)을 형성하고, 그 패턴을 식각 장벽으로 하여 제2 금속막을 식각함으로써, 소오스/드레인 전극(7a, 7b)을 형성한다. 이어서, 상기 감광막 패턴을 식각장벽으로 하여 도핑된 비정질 실리콘막(6)을 식각하며, 아울러, 비도핑된 비정질 실리콘막(5)의 BC 버퍼층의 일부두께를 함게 식각하여 백 채널을 얻는다. 그런다음, 채널 영역, 즉 절연막(4)과 비도핑된 비정질 실리콘막(5)의 인터페이스 특성 향상을 위해 표면처리를 위한 H2 플라즈마 처리를 수행한다. 이 때, H2 플라즈마 처리는 500W 이하의 파워를 사용하며 30초 이하의 짧은 시간동안 표면 처리를 수행한다. 이 결과로, BCE 구조의 TFT(10)가 형성된다.
다음으로, 도 1d를 참조하면, 상기 BCE 구조의 TFT(10)를 보호하기 위한 보호막(8)을 증착하고 이어서, 상기 보호막(8) 상에 공지된 ITO 공정을 통해 드레인 전극(7b)과 콘택되는 화소전극(9)을 형성함으로써, TFT 기판을 완성한다.
그러나, 종래의 박막 트랜지스터의 액정표시소자의 제조방법에는 다음과 같은 문제점이 있다.
상기 비도핑된 비정질 실리콘막의 BC 버퍼층은 도핑된 비정질 실리콘막을 식각시 선택비 및 균일도를 고려하여 적용된 층이며, 이로 인해 채널 저항이 보통의 E/S TFT에 비해 증가하며, 성막시간도 증가하게 되며 TFT 특성도 악화된다.
이에 따라, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 도핑된 비정질 실리콘막을 H2 플라즈마를 이용하여 제거하여 공정 단순화 및 안정적인 TFT 특성을 확보하는 박막 트랜지스터의 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 박막 트랜지스터의 액정표시소자 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 박막 트랜지스터의 액정표시소자 제조방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
21 : 유리기판 22 : 게이트 전극
23 : 게이트 절연막 24 : 절연막
25 : 비도핑된 비정질 실리콘막 26 : 도핑된 비정질 실리콘막
27a : 소오스 전극 27b : 드레인 전극
28 : 보호막 29 : 화소전극
30 : BCE 구조의 TFT
상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상부에 게이트전극을 형성하는 단계; 상기 게이트 전극을 덮는 게이트 절연막을 증착하는 단계; 게이트 절연막 상부에 액티브 형성영역을 위한 절연막, 비도핑된 비정질 실리콘막과 도핑된 비정질 실리콘막을 차례로 증착하는 단계; TFT 형성영역에 감광막 패턴을 형성하고, 그 패턴을 식각 장벽으로 하여 도핑된 비정질 실리콘막, 비도핑된 비정질 실리콘막과 절연막을 차례로 식각하는 단계; 상기 결과물 전면에 소오스/드레인 금속막을 증착하고, 패터닝하여 소오스/드레인 전극을 형성하는 단계; H2 플라즈마 처리에 의해 표면 처리 및 도핑된 비정질 실리콘막을 제거하고, 연속적으로, TFT 보호를 위한 보호막을 증착하는 단계; 및 ITO 공정을 통해 드레인 전극과 콘택되는 화소전극을 형성함으로써, TFT 기판을 완성하는 단계를 포함하여 구성하는 것을 특징으로 한다.
상기 도핑된 비정질 실리콘막은 바람직하게 박막의 50 ~ 100Å 두께로 형성된다. 또한, 상기 비도핑된 비정질 실리콘막은 500 ~ 1000Å 두께로 형성된다.
상기 H2 플라즈마 처리는 보호막 증착 장치안에서 진행되며, 연속적으로 보호막을 증착하여 백 채널을 대기중에 노출시키지 않는다.
상기 H2 플라즈마 처리는 바람직하게 100Å 두께의 도핑된 비정질 실리콘막을 식각하여 백 채널을 형성한다.
상기 H2 플라즈마 처리는 0.5W/Cm2 이상의 파워 인가 및 60 ~ 300초의 시간동안 플라즈마 처리를 수행한다.
상기 H2 개스 뿐만아니라 SF6, He, O2 또는 Ar 등의 단일 또는 혼합개스를 이용할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 박막 트랜지스터의 액적표시소자의 제조 방법을 상세히 설명한다.
도 2a를 참조하면, 유리기판(21) 상에 제1금속막을 증착하고, 상기 제1금속막을 공지된 포토 공정으로 패터닝하여, 상기 유리기판(21) 상에 게이트 전극(22)을 형성한다. 그런다음, 상기 게이트 전극(22)을 덮는 게이트 절연막(23), 예컨데, SiONx를 도포하고, 이어서 상기 게이트 절연막 상에 액티브 영역을 형성하기 위한 절연막(24), 비도핑된 비정질실리콘막(25)과 도핑된 비정질실리콘막(26)을 차례로 증착한다. 이 때, 상기 비도핑된 비정질실리콘막(25)은 바람직하게 채널층으로 500 ~ 1000Å의 두께로 증착된다. 또한, 절연막(24)은 바람직하게 3000 ~ 4000Å의 두께 및 도핑된 비정질 실리콘막(26)은 박막의 50 ~ 100Å의 두께로 증착된다.
다음으로, 도 2b에 도시된 바와 같이, TFT 형성영역 영역에 감광막 패턴(도시되지 않음)을 형성한 후, 그 패턴을 식각 장벽으로 하여 도핑된 비정질 실리콘막(26), 비도핑된 비정질 실리콘막(25)과 절연막(24)를 차례로 식각한다.
도 2c를 참조하면, 상기 결과물 상부에 제2 금속막 형성 후, TFT 형성영역에 소오스/드레인 형성영역을 한정하는 감광막 패턴(도시되지 않음)을 형성하고, 그 패턴을 식각 장벽으로 하여 제2 금속막을 식각함으로써, 소오스/드레인 전극(27a, 27b)을 형성한다.
도 2d를 참조하면, 상기 결과물을 H2 플라즈마 처리를 수행하여 표면 처리 및 도핑된 비정질 실리콘막(26)을 제거하고, 연속적으로, TFT 보호를 위한보호막(28)을 증착한다. 여기서, 상기 H2 플라즈마 처리는 보호막 증착 장치안에서 진행되며, 연속적으로 보호막을 증착하여 백 채널을 대기중에 노출시키지 않는다.이 때, 상기 H2 플라즈마 처리는 0.5W/Cm2 이상의 파워 인가 및 60 ~ 300초의 시간동안 플라즈마 처리를 수행하여 바람직하게 100Å 이하 두께의 도핑된 비정질 실리콘막을 식각하여 백 채널을 형성한다. 아울러, 상기 H2 개스 뿐만아니라 SF6, He, O2 또는 Ar 등의 단일 또는 혼합개스를 이용하여 플라즈마 처리를 수행할 수 있다.이 결과로, BCE 구조의 TFT(30)가 형성된다.
다음으로, 도 2e를 참조하면, 상기 보호막(28) 상에 공지된 ITO 공정을 통해 드레인 전극(27b)과 콘택되는 화소전극(29)을 형성함으로써, TFT 기판을 완성한다.
이상에서 자세히 설명한 바와같이, 본 발명은 초박막의 도핑된 비정질 실리콘막을 증착하고, H2 플라즈마 처리를 수행하여 백 채널을 형성하기 때문에 종래의 BCE 구조의 TFT 구조에서 요구되는 BC 버퍼층이 불필요하며, 채널 형성에 핑요한 비도핑된 비정질 실리콘막만이 요구되므로 성막 시간이 단축된다.
또한, 독립의 백 채널 형성 공정이 생략되어 공정 단순화를 이루며 H2 플라즈마 처리를 수행한 후, 연속적으로 보호막을 증착하여 백 채널의 대기노출을 막아 안정적인 TFT 특성을 확보하여 수율 향상의 효과가 있다.
기타, 본 발명의 요지를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 유리기판 상부에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮는 게이트 절연막을 증착하는 단계;게이트 절연막 상부에 액티브 형성영역을 위한 절연막, 비도핑된 비정질 실리콘막과 도핑된 비정질 실리콘막을 차례로 증착하는 단계;TFT 형성영역에 감광막 패턴을 형성하고, 그 패턴을 식각 장벽으로 하여 도핑된 비정질 실리콘막, 비도핑된 비정질 실리콘막과 절연막을 차례로 식각하는 단계;상기 결과물 전면에 소오스/드레인 금속막을 증착하고, 패터닝하여 소오스/드레인 전극을 형성하는 단계;H2 플라즈마 처리에 의해 표면 처리 및 도핑된 비정질 실리콘막을 제거하고, 연속적으로, TFT 보호를 위한 보호막을 증착하는 단계; 및ITO 공정을 통해 드레인 전극과 콘택되는 화소전극을 형성함으로써, TFT 기판을 완성하는 단계를 포함하여 구성하는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자 제조방법.
- 제 1항에 있어서, 상기 도핑된 비정질 실리콘막은 바람직하게 박막의 50 ~ 100Å 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자 제조방법.
- 제 1항에 있어서, 상기 비도핑된 비정질 실리콘막은 바람직하게 500 ~ 1000Å 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자 제조방법.
- 제 1항에 있어서, 상기 H2 플라즈마 처리는 보호막 증착 장치안에서 진행되며, 연속적으로 보호막을 증착하여 백 채널을 대기중에 노출시키지 않는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항에 있어서, 상기 H2 플라즈마 처리는 바람직하게 100Å 두께의 도핑된 비정질 실리콘막을 식각하여 백 채널을 형성하는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항에 있어서, 상기 H2 플라즈마 처리는 0.5W/Cm2 이상의 파워 인가 및 60 ~ 300초의 시간동안 플라즈마 처리를 수행하는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항에 있어서, 상기 H2 개스 뿐만아니라 SF6, He, O2 또는 Ar 등의 단일 또는 혼합개스를 이용할 수 있는 것을 특징으로 하는 박막 트랜지스터의 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037373A KR100658064B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터의 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037373A KR100658064B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터의 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002992A true KR20020002992A (ko) | 2002-01-10 |
| KR100658064B1 KR100658064B1 (ko) | 2006-12-18 |
Family
ID=19675604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037373A KR100658064B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터의 액정표시소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658064B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274504A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | Ｔｆｔおよびその製法 |
-
2000
- 2000-06-30 KR KR1020000037373A patent/KR100658064B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100658064B1 (ko) | 2006-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| KR100891042B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| US20080198288A1 (en) | Liquid crystal display and manufacturing method for the same | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100658064B1 (ko) | 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR20000003174A (ko) | 박막 트랜지스터의 제조방법 | |
| US20020085139A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100674238B1 (ko) | 고이동도 자기정렬 티에프티 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| KR970010688B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20000045306A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100269286B1 (ko) | 다결정실리콘-박막트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |