KR20020001877A - 어드레스 스크램블링을 갖는 메모리 어레이 - Google Patents

어드레스 스크램블링을 갖는 메모리 어레이 Download PDF

Info

Publication number
KR20020001877A
KR20020001877A KR1020017014385A KR20017014385A KR20020001877A KR 20020001877 A KR20020001877 A KR 20020001877A KR 1020017014385 A KR1020017014385 A KR 1020017014385A KR 20017014385 A KR20017014385 A KR 20017014385A KR 20020001877 A KR20020001877 A KR 20020001877A
Authority
KR
South Korea
Prior art keywords
memory
scrambling
address
shell
shells
Prior art date
Application number
KR1020017014385A
Other languages
English (en)
Other versions
KR100648325B1 (ko
Inventor
마이클 발디쉬베일러
스테판 엑카르트
Original Assignee
디 에테르 불레, 하조 뮈크
지세케 앤드 데브리엔트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디 에테르 불레, 하조 뮈크, 지세케 앤드 데브리엔트 게엠베하 filed Critical 디 에테르 불레, 하조 뮈크
Publication of KR20020001877A publication Critical patent/KR20020001877A/ko
Application granted granted Critical
Publication of KR100648325B1 publication Critical patent/KR100648325B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 어레이는 다수의 기억 셸(10) 및 물리적인 액세스를 위해 기억 셸(10)을 어드레스 버스(20)를 거쳐 공급된 논리 어드레스(23)에 의해 선택하는 선택장치(14)를 가지는 메모리로 이루어진다. 선택장치(14)는 선택장치들 하나에 전송된 논리 어드레스(23)에 스크램블링함으로써 비예측된 유형으로 메모리 어레이에 기억 셸(10)을 할당시키고 상기 셸은 물리적으로 액세스되어지는 스크램블링 장치(15)를 포함한다.

Description

어드레스 스크램블링을 갖는 메모리 어레이{Memory array with address scrambling}
이런 형식의 메모리 어레이는 모든 통상의 마이크로 컴퓨터의 부품으로서 1984년도 발행 SYBEX-Verlag 잡지의 제133면에 기재된 R, Zaks씨의 "chip und system"이 있다.
기본적으로 이와 유사한 마이크로컴퓨터들은, 예컨대, 회계처리용 스마트카드 시스템과 같은 보안관련 적용물에 사용된다. 그러나, 이들 경우에 있어 부가적인 조치를 취해 마이크로컴퓨터의 조작에 의해 안전에 대한 공격을 방지하도록 하였다.
그와 같은 방도의 1예로서 1989년도 발행 Huthig Verlag 잡지의 제68 내지 72면에 기재된 Kalheinz Fietta씨의 "Chipkarten"가 있다. 여기에 기재된 THOMSON회사의 TS 1834 칩에 있어, 어드레스 버스와 데이타 버스는 인터페이스에 의해 외측으로부터 육안으로 확인할 수 없게끔 만들어져 있다.
마이크로컴퓨터의 다른 조작 증대 방도가 EP 694 846 A1에 알려져 있다. 여기서는 데이타 버스를 거쳐 전송된 데이타가 몇시간에 걸쳐 스크램블링(scrambling) 되어 평가가 불가능해져도 그들을 계속 판독하여 데이타를 처리할 수 있도록 한다.
이미 알려진 방도에 의해서 고도의 안전을 보증할 수 있지만, 회계처리를 수행하는 데 사용되는 마이크로컴퓨터의 안전의 중요관점에서 볼 때 더욱 고도한 조작을 증대시킬 필요가 있다.
본 발명은 다수의 기억 셸(storage cell) 및 어드레스 버스(address bus)를 통해 공급된 논리 어드레스(logical address)에 의해 상기 셸을 선택하는 선택 장치를 갖춘 메모리 어레이(memory array)에 관한 것이다.
본 발명은 이를 수행하는 다른 방도를 제공하는 것을 과제로 하고 있다.
이 과제는 본 발명의 특허청구범위 제1항 및 제7항의 특징 부분으로 된 어레이 및 방법에 의해 해결된다. 본 발명에 따르면, 마이크로컴퓨터에 표출된 적어도 하나의 랜덤-억세스 메모리는 어드레스 버스를 거쳐 전송된 논리 어드레스에 대해 예측 불가능한 유형으로 메모리에 셸들을 할당하는 스크램블링 장치에 의해 해결되고, 상기 셸들은 그 다음 물리적으로 실제 점유되어진다. 이 발명적인 메모리 어레이는 따라서 랜덤-억세스 메모리의 기억 셸들의 콘텐츠를 분석함으로써 마이크로 컴퓨터를 조작할 수 없도록 하는 잇점을 제공한다. 스크램블링 장치를 실현시키는 데 필요한 논리는 적은 공간을 요하고 또한 통상의 마이크로 컴퓨터 제조에 쉽게 포할 될 수 있다.
스크램블링은 가급적 규정된 이벤트에 응하여 정규적으로 반복된다.
도면에 관련하여, 본 발명의 1실시예를 상세하게 설명하기로 한다.
도1은 마이크로 컴퓨터의 메모리 어레이를 보여준다.
도1은 마이크로 컴퓨터의 메모리 어레이에 대한 전체구조를 상세하게 보여준다. 부호11은, 예컨대, 휘발성 또는 비휘발성 RAM과 같은 랜덤-억세스 메모리로서, 이것은 다수의 레지스터 뱅크(register bank)(12)들로 분할될 수 있다. 각 레지스터 뱅크(12)는 다시 한정된 수량의 기억 셸(10)들로서 분할되는 데 상기 기억 셸의 레지스터 뱅크(12)안에서의 물리적인 위치는 할당된 어드레스(13)에 의해 각 케이스에 명료하게 지정되어 있다. 각 기억 셸(10)은 1 바이트의 정보, 통상 8개의 기억 셸(10)로 구성된 레지스터 뱅크(12) 또는 그의 집합체를 저장한다.
메모리(11)는 데이타 버스(21)를 거쳐 마이크로 컨트롤러(25)와 연결된다. 그의 본질적인 기능은 가급적 비휘발성의 메모리 장치에 통상적인 유형으로 저장된 프로그램 지시(26, 27, 28)를 실행시키는 것이다. 프로그램 지시의 실행은 메모리의 쓰기 및 읽기 액세싱을 포함한다. 데이타 버스(21)는 레지스터 뱅크(12)로부터 쓰거나 읽어질 데이터 컨텐츠를 운반하는 데 사용된다. 메로미(11)는 아울러 제2 버스 접속부(19)를 거쳐 선택장치(14)와 연결된다.
선택장치(14)는 데이타 버스(21)를 거쳐 전송된 데이타 컨텐츠에 기억 셸(10)을 할당하고 이 셸에는 데이타 컨텐츠들의 저장되거나 또는 그로부터 컨텐츠들이 읽혀진다. 할당을 위해, 선택장치(14)가 제2버스, 어드레스 버스(20)를 거쳐 마이크로 컨트롤러(25)와 연결된다. 이 선택장치(14)는 각 데이타 컨텐츠에 대한어드레스 버스(20)를 거쳐 논리 어드레스(23)의 형태로 기억 셸(10)이 액세스 되어지게 되는 정보를 얻는다.
선택장치(14)는 또한 스크램블링 장치(15)를 포함한다. 스크램블링 장치(15)는 어드레스 버스(20)를 거쳐 공급된 논리어드레스에 단정할 수 없는 유형으로 메모리(11)에 어드레스(13)를 할당하고, 상기 어드레스는 그 다음, 이를테면, 쓰거나 읽는 것과 같이 물리적으로 액세스되어진다. 할당은 가급적 재확정될 때가 바람직하다. 재할당을 위해, 스크램블링 장치(15)는 제어라인(16)을 거쳐 마이크로 컨트롤러(25)와 연결된다.
예시적인 지시 시퀀스에 대해, 상기한 어레이의 기능에 관한 모드는 다음과 같이 설명된다. 지시 시퀀스는 직접적으로 연속될 필요가 없는 지시(27, 28)로 구성되는데, 이는 레지스터(R2)에는 값 "1"이 놓여지는 1차 지시와 레지스터(R2)의 내용을 부르는 2차 지시로 이루어지며, 마지막으로 "최종 레지스터"로서 언급되는 레지스터에 내용을 다시 쓰게 한다.
1차 지시(27)는 다음과 같이 "MOV R2, #1"로 기호적으로 나타낼 수 있는데, 이때, MOV는 기능 Move이 수행되어지는 것을 표시하는 것이고, R2는 "#"에 의해 마크된 값 1 이 놓여질 경우 메모리(11)의 기억 셸(10)의 어드레스를 국부적으로 지정하는 것이다.
2차 지시(28)의 대응 기호 표시는 "MOV erg, R2"로서, "MOV"는 다시 기능 Move, 최종 레지스터의 "erg" 논리 어드레스(23)를 지정하고, R2는 메모리(11) 중의 기억 셸이 읽혀지도록 한다. 지시 시퀀스(27, 28)는 상세하게는 도시되지 않았지만 프로그램의 일부이거나 또는 지시 시퀀스(29)를 에워싸고 있으며, 이를테면, 마이크로 컴퓨터 또는 마이크로 컴퓨터에 의해 제어된 장치의 기능을 실현시키는 역할을 한다. 지시 시퀀스(29)는 아울러 지시(26)에 의해 사전처리된다. 상기 지시는 프로그램 처리될 수 있거나 또는 마이크로컨트롤러에 의해 기타 방도로 자동적으로 형성될 수 있다.
지시 시퀀스(29)를 실행하기 앞서, 마이크로 컨트롤러(25)는 출발 지시(26)를 실행하고 또한 스크램블링 장치를 시동하기 위해 제어라인(16)을 거쳐 신호의 전송을 야기시킨다.
출발신호는 스크램블링 프로세스를 시작하여 그에 의해 메모리(11)에서의 물질적인 어드레스들이 어드레스 버스(20)를 통해 전송된 논리어드레스에 할당되어진다.
스크램블링은 메모리(11)에 1 어드레스(13)를 각 케이스에 있는 모든 가능한 논리어드레스(23)에 편의적으로 할당되도록 야기시킨다. 스크램블링에 의해 얻은 할당은 프로그램 시퀀스(29)의 다음 실행을 위해 유지되고, 따라서 지시(27, 28)에 유효하게 남게 된다. 지시(27)가 실행되어 질때, 마이크로컨트롤러(25)는 어드레스 버스(20)를 통해 선택장치(14)에 논리 어드레스(R2)를 전송한다.
선택장치(14)는 그다음 메모리(11)에 할당된 기억셸(10)을 결정한다. 이때 스크램블링 장치(15)는 메모리(11)에 논리 어드레스(R2)에 대해 물리적으로 어드레스(R5)와 더불어 기억 셸(10)을 할당했다고 가정한다. 선택장치는 따라서 기억 셸이 논리 어드레스(R2)에 할당되었을 때 어드레스(R5)와 함께 셸(10)을 결정하고 그리고 그것에 이를테면 값 1의 지시(27)와 함께 전송된 데이타 컨텐츠를 쓰게 된다.
지시 시퀀스(29)의 실행이 지시(18)를 따를 때, 마이크로컨트롤러(25)는 목적 레지스터의 논리 어드레스(23)를 선택장치(14)에 전달하고, 이 경우 최종 레지스터의 어드레스 "erg" 및 기호적인 표현은 목적 레지스터에 레지스터(R2)의 컨텐트가 로딩되어진 것이다. 선택장치(14)는 그 다음 재차 논리 어드레스(23)에 상응하는 레지스터(R2), 이를테면 기억 셸(R5)을 메모리(11)에 물리적인 어드레스(13)를 결정하고, 그런 다음 데이터 버스(21)를 거쳐 그의 컨텐츠를 읽는다.
프로그램 시퀀스(29)가 실행되었을 때, 즉시 스크램블링 장치(15)에 의한 할당 스크램블링은 진행되고 출발지시(26)가 전달되어지게 된다.
동일한 프로그램 시퀀스(28)의 다증 실행은 그후 메모리(11)에 기억 셸(10)의 정규적인 변경 점유를 포함한다. 대안적으로, 스크램블링 장치(15)의 재개시는 몇몇 실행, 이를테면, 예정된 수의 프로그램 시퀀스(29) 후, 또는 단지 마이크로 컨트롤러(25)의 재개시 후에 단지 제공될 수 있다.
본 발명의 실현은 다양하게 변형가능한 바, 즉 스크램블링 장치를 통해 비예측적인 프로그램 지시에 이용된 논리 어드레스에 대해 메모리(11)에 어드레스(13)의 할당을 물리적으로 타겟되게끔 실행시킬 수도 있다. 따라서, 완전히 다른 구조를 갖는 다른 형식의 메모리도 선택될 수 있고, 또는 할당의 스크램블링도 기억 셸(10)의 그룹에 관련시킬 수 있다. 분리적인 어드레스 버스(20) 대신에, 선택장치(14)에 논리 어드레스(23)를 전송시키는 데 다른 방법도 선택가능하다. 스크램블링 장치(15)에 의한 반복된 스크램블링의 시간 및 주기도 아울러 다른 이벤트에 의해 실행될 수 있고 또한 다른 방도로 제어될 수 있다. 메모리 어레이 및 어드레스 스크램블링 방법은 또한 간소화 목적을 기본으로 취한 일면적인 지시 실행뿐 만 아니라 본 발명 개념에 따른 프로그램 지시 스퀀스와 같은 것에도 적합하다.

Claims (7)

  1. 다수의 기억 셸(10) 및 어드레스 버스(20)를 통해 공급된 논리 어드레스(23)에 의해 기억 셸(10)을 선택하는 선택장치(14)를 갖추고 있으며, 상기 셸은 그후 물리적으로 액세스되어지고, 선택장치(14)는 스크램블링이 시작되어졌을 때 선택장치(14)에 전송된 논리 어드레스(23)에 비예측적인 유형으로 기억 셸(10)을 할당하는 스크램블링 장치(15)를 포함하고, 할당된 기억 셸(10)은 그다음 물리적으로 액세스되어지는 메모리 어레이에 있어서, 상기 스크램블링 장치(15)가 비예측적인 유형으로 기억 셸(10)에 대해 논리 어드레스의 할당을 수행하는 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  2. 제1항에 있어서,
    상기 선택장치(14)는 스크램블링 장치(15)가 개시되는 제어입력(16)을 가지는 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  3. 제1항에 있어서,
    상기 선택장치(14)가 프로그램을 형성하는 지시 시퀀스(29)의 실행중에 스크램블링 프로세스에 의해 수행된 할당을 유지시키는 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  4. 제1항에 있어서,
    상기 스크램블링 장치(15)가 각 케이스마다의 출발신호(26)에 응하여 메모리(11)중에 있는 모든 셸(10)에 대해 논리 어드레스(13)의 할당을 수행하는 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  5. 제1항에 있어서,
    상기 메모리(11)가 랜덤-액세스 메모리인 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  6. 제1항에 있어서,
    상기 메모리(11)가 휘발성 메모리인 것을 특징으로 하는 어드레스 스크램블링을 갖는 메모리 어레이.
  7. 메모리(11)가 기억 셸(10)들로 분할되고 그리고 기억되는 데이타 각각은 데이타 컨텐츠 및 메모리(11)에 기억 셸(10)을 지정하는 논리 어드레스(23)를 포함하고, 스크램블링이 수행됨에 있어서는 기억 셸(10)의 어드레스(13)가 스크램블링에 의해 논리 어드레스(23)로부터 얻어지고 그리고 데이타 컨텐트는 스크램블링에 의해 발생된 어드레스(13)에서 메모리(11)에 기억되어지는, 메모리(11)에 데이타 컨텐츠를 기억시시키는 방법에 있어서, 상기 스크램블링이 정규적으로 또는 어떤 이벤트의 발생에 응하여 비예측적인 유형으로 수행되어지는 것을 특징으로 하는 메모리에 데이타 컨텐츠를 기억시키는 방법.
KR1020017014385A 1999-05-12 2000-05-11 스크램블링장치를 갖춘 메모리 어레이 및 이에 대한 데이타 컨텐츠 기억방법 KR100648325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19922155A DE19922155A1 (de) 1999-05-12 1999-05-12 Speicheranordnung mit Adreßverwürfelung
DE19922155.3 1999-05-12

Publications (2)

Publication Number Publication Date
KR20020001877A true KR20020001877A (ko) 2002-01-09
KR100648325B1 KR100648325B1 (ko) 2006-11-23

Family

ID=7908004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014385A KR100648325B1 (ko) 1999-05-12 2000-05-11 스크램블링장치를 갖춘 메모리 어레이 및 이에 대한 데이타 컨텐츠 기억방법

Country Status (10)

Country Link
US (1) US6572024B1 (ko)
EP (1) EP1183690B1 (ko)
JP (1) JP2003500786A (ko)
KR (1) KR100648325B1 (ko)
CN (1) CN1185658C (ko)
AT (1) ATE229219T1 (ko)
AU (1) AU4921100A (ko)
DE (2) DE19922155A1 (ko)
ES (1) ES2187475T3 (ko)
WO (1) WO2000070620A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813627B1 (ko) * 2007-01-04 2008-03-14 삼성전자주식회사 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치를제어하는 메모리 제어기와 그것을 포함한 메모리 시스템
KR101430087B1 (ko) * 2011-12-01 2014-08-13 후지쯔 가부시끼가이샤 메모리 모듈 및 반도체 기억 장치
US9064546B2 (en) 2013-02-26 2015-06-23 Samsung Electronics Co., Ltd. Memory device selecting different column selection lines based on different offset values and memory system including the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683442B2 (ja) * 2000-07-13 2011-05-18 富士通フロンテック株式会社 処理装置および集積回路
WO2002071231A1 (en) 2001-02-15 2002-09-12 Nokia Corporation Method and arrangement for protecting information
DE10127181A1 (de) * 2001-06-05 2002-12-19 Infineon Technologies Ag Sicherheitsmodul, Verfahren zum Konfigurieren desselben und Verfahren und Vorrichtung zum Herstellen desselben
DE10340405B3 (de) 2003-09-02 2004-12-23 Infineon Technologies Ag Integrierter Halbleiterspeicher
US20060161743A1 (en) * 2005-01-18 2006-07-20 Khaled Fekih-Romdhane Intelligent memory array switching logic
US20060171234A1 (en) * 2005-01-18 2006-08-03 Liu Skip S DDR II DRAM data path
US20060171233A1 (en) * 2005-01-18 2006-08-03 Khaled Fekih-Romdhane Near pad ordering logic
US20060245230A1 (en) * 2005-04-29 2006-11-02 Ambroggi Luca D Memory module and method for operating a memory module
JP4583305B2 (ja) * 2005-12-28 2010-11-17 シャープ株式会社 記録方法、記録装置及びｉｃカード
JP2008003976A (ja) * 2006-06-26 2008-01-10 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
JP2008027327A (ja) * 2006-07-25 2008-02-07 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
JP5571883B2 (ja) * 2007-06-18 2014-08-13 軒▲ソン▼科技有限公司 デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体
IL210169A0 (en) 2010-12-22 2011-03-31 Yehuda Binder System and method for routing-based internet security
JP5839659B2 (ja) * 2011-06-20 2016-01-06 ルネサスエレクトロニクス株式会社 半導体装置
US9236143B2 (en) * 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
JP5986279B2 (ja) * 2015-08-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
GB2544546B (en) * 2015-11-20 2020-07-15 Advanced Risc Mach Ltd Dynamic memory scrambling
DE102018128980A1 (de) 2018-11-19 2020-05-20 Technische Universität München Verfahren und vorrichtung zum betreiben einer speicheranordnung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332A (en) * 1976-06-23 1978-01-05 Fujitsu Ltd Memory redundance system
JPS6344242A (ja) * 1986-08-11 1988-02-25 Fujitsu Ltd マイクロプロセツサ
JPS63167588A (ja) * 1986-12-27 1988-07-11 Toshiba Corp 暗号情報伝送システム
US5603000A (en) * 1989-05-15 1997-02-11 Dallas Semiconductor Corporation Integrated circuit memory with verification unit which resets an address translation register upon failure to define one-to-one correspondences between addresses and memory cells
JPH0314147A (ja) * 1989-06-13 1991-01-22 Fujitsu Ltd プログラム暗号化回路
JP2685915B2 (ja) * 1989-08-22 1997-12-08 株式会社東芝 有料放送受信装置
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
JPH03168831A (ja) * 1989-11-29 1991-07-22 Nec Corp プログラム秘匿装置
GB2248702B (en) * 1990-10-11 1994-11-02 Viserge Limited Data-processing apparatus
JPH05189327A (ja) * 1992-01-17 1993-07-30 Fujitsu Ltd 集積回路の内蔵メモリ故障時の救済方法
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
JPH07235200A (ja) * 1994-02-24 1995-09-05 Toshiba Corp 半導体記憶装置
FR2723223B1 (fr) * 1994-07-29 1996-08-30 Sgs Thomson Microelectronics Procede de brouillage numerique et application a un circuit programmable
JP3935515B2 (ja) * 1994-08-03 2007-06-27 富士通株式会社 コピー防止機能付半導体集積回路装置
JPH08227588A (ja) * 1995-02-21 1996-09-03 Hitachi Ltd 情報保護機能付き不揮発性半導体記憶装置
JPH08234709A (ja) * 1995-02-23 1996-09-13 Sony Corp 情報表示方法および装置
US5815572A (en) * 1995-08-31 1998-09-29 Lucent Technologies Inc. Video scrambling
JP3747520B2 (ja) * 1996-01-30 2006-02-22 富士ゼロックス株式会社 情報処理装置及び情報処理方法
JPH10187543A (ja) * 1996-12-24 1998-07-21 Toshiba Corp メモリアクセス方法および情報処理装置およびカード処理装置
GB2321728B (en) * 1997-01-30 2001-12-19 Motorola Inc Apparatus and method for accessing secured data stored in a portable data carrier
JPH1145212A (ja) * 1997-07-29 1999-02-16 Matsushita Electric Ind Co Ltd 秘密情報の解読攻撃対抗方法
JPH11167526A (ja) * 1997-12-03 1999-06-22 Tamura Electric Works Ltd メモリリード・ライト方法及びメモリリード・ライト装置
US5943283A (en) * 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
JP2000029790A (ja) * 1998-07-15 2000-01-28 Matsushita Electric Ind Co Ltd データセキュリティシステム
JP4174326B2 (ja) * 2003-01-15 2008-10-29 日本放送協会 セキュリティモジュール、限定受信装置、限定受信方法および限定受信プログラム
JP4791741B2 (ja) * 2005-03-16 2011-10-12 株式会社リコー データ処理装置とデータ処理方法
JP4349389B2 (ja) * 2006-07-28 2009-10-21 ソニー株式会社 データ記憶装置、および、通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813627B1 (ko) * 2007-01-04 2008-03-14 삼성전자주식회사 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치를제어하는 메모리 제어기와 그것을 포함한 메모리 시스템
KR101430087B1 (ko) * 2011-12-01 2014-08-13 후지쯔 가부시끼가이샤 메모리 모듈 및 반도체 기억 장치
US8972822B2 (en) 2011-12-01 2015-03-03 Fujitsu Limited Memory module and semiconductor storage device
US9064546B2 (en) 2013-02-26 2015-06-23 Samsung Electronics Co., Ltd. Memory device selecting different column selection lines based on different offset values and memory system including the same

Also Published As

Publication number Publication date
AU4921100A (en) 2000-12-05
ES2187475T3 (es) 2003-06-16
DE50000882D1 (de) 2003-01-16
EP1183690A1 (de) 2002-03-06
DE19922155A1 (de) 2000-11-23
CN1185658C (zh) 2005-01-19
US6572024B1 (en) 2003-06-03
EP1183690B1 (de) 2002-12-04
WO2000070620A1 (de) 2000-11-23
KR100648325B1 (ko) 2006-11-23
CN1355922A (zh) 2002-06-26
ATE229219T1 (de) 2002-12-15
JP2003500786A (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
KR100648325B1 (ko) 스크램블링장치를 갖춘 메모리 어레이 및 이에 대한 데이타 컨텐츠 기억방법
US6296191B1 (en) Storing data objects in a smart card memory
EP0985202B1 (en) Multi-application ic card with delegation feature
EP0991081B1 (en) Emulated EEPROM memory device and corresponding method
US5767504A (en) Smart card with plurality of zones for verification and validation
KR960701414A (ko) 복수의 마이크로 프로세서들간에 애플리케이션 데이터 및 절차들을 공유하기 위한 보안성 애플리케이션 카드
UA44303C2 (uk) Портативна чіп-картка
EP0636998A1 (en) High-security ic card
US8417902B2 (en) One-time-programmable memory emulation
KR100262030B1 (ko) 메모리시스템및이시스템에이용되는반도체기억장치
JPH11203204A (ja) 読出しおよび／または書込み保護可能領域を含む電気的に消去再書込み可能な不揮発性メモリ、ならびにこのメモリを内蔵した電子システム
EP0526221A1 (en) Data processing system with progressively programmable nonvolatile memory and method therefor
CN1320465C (zh) 数据载体的微处理器电路及组织存取内存数据的方法
CN116661910B (zh) 一种应用调用的方法及装置
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
EP1607984B1 (en) Method for managing bad memory blocks in a nonvolatile memory device, and nonvolatile memory device implementing the management method
JPH01219982A (ja) Ｉｃカード
EP0403124A2 (en) Overlay swapping
JP3073920B2 (ja) メモリワードへのアクセスの保護装置
CN107291377A (zh) 数据储存装置及其数据维护方法
US20010034818A1 (en) Method for linking program modules reloaded into a main memory of a processor on a smart card
JP3771904B2 (ja) 補助レジスタバンクを有するマイクロプロセッサ回路
EP1050819A1 (en) Computer memory access
JP4703753B2 (ja) 情報処理装置、半導体記憶装置、及びプログラム
US20040215913A1 (en) Method for dynamically allocating memory workspace by elementary memory blocks to a data structure, and corresponding onboard system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161110

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171106

Year of fee payment: 12