JPH0314147A

JPH0314147A - プログラム暗号化回路

Info

Publication number: JPH0314147A
Application number: JP1150053A
Authority: JP
Inventors: Tokunori Maeda; 前田　徳則
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-06-13
Filing date: 1989-06-13
Publication date: 1991-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の概要〕プログラムを必要とするＬＳＩにおけるプログラム暗号
化回路に関し、半導体回路などを付加する必要がなく、アドレスとプロ
グラム・データの両方にスクランブル、しをかけて、多
様な暗号化を簡単に施すことができる暗号化回路を提供
することを目的とし、プログラム・データを格納する半
導体メモリ部に対するプログラム暗号化回路において、
該半導体メモリ部のアドレスを決定するプログラムカウ
ンタの出力アドレスを入力とし、そのアドレスのビット
構成をスクランブルして出力するアドレススクランブル
回路と、プログラム・データをスクランブルして、かつ
アドレスをスクランブルして書込まれており、前記アド
レススクランブル回路の出力を受ける半導体メモリ部と
、該半導体メモリ部の読出し出力を受け、これをスクラ
ンブルして元に戻すデータスクランブル回路とを備え、
半導体メモリ部はチップ内蔵及び又は外付けであり、ア
ドレススクランブル回路とデータスクランブル回路はチ
ップ内蔵である構成とする。

〔産業上の利用分野〕

本発明は、プログラムを必要とするＬＳＩにおけるプロ
グラム暗号化回路に関する。

汎用のマイコンやＤＳＰ　（ディジタル・シグナル・プ
ロセッサ）においてその動作を決定するプログラム・デ
ータは必要不可欠であるが、そのプログラムはＬＳＩの
内部ＲＯＭ又は外付けのメモリに格納される。しかし、
外付けＲＯＭは勿論のこと、ＬＳＩ内部のＲＯＭもＬＳ
Ｉの信頼性向上の為、プログラム・データをＬＳＩ外部
に出力出来る構成になっている為、第三者にもＲＯＭの
内容を解読することが可能となる。ごのため、プログラ
ム・データを暗号化し保護を行う必要がある。

〔従来の技術〕従来のプログラム暗号化保護方法としては、アドレス又
はデータを論理回路によって変更する事によりＬＳＩ内
部のプログラム・データを外部出力時に一暗号化するも
のや、外付けのメモリに書かれた暗号化されたプログラ
ム・データをＲＯＭのアドレスとし、ＲＯＭに暗号の解
読方法を書き込んでおき、正しいプログラムを内部に取
り込むものや、アドレスのスクランブルによってプログ
ラムの流れを暗号化するものなどがある。

〔発明が解決しようとする課題〕

従来技術では、暗号化回路部に論理回路やＲＯＭなどの
半導体回路を付加しなければならず、ＬＳＩの回路規模
を大きくしてしまう。また、アドレスのスクランブルの
みでは暗号化の種類も少ない。

本発明は以上の点に鑑みてなされたもので、半導体回路
などを付加する必要がなく、アドレスとプログラム・デ
ータの両方にスクランブルをかけて、多様な暗号化を簡
単に施すことができる暗号化回路を提供することを目的
とするものである。

〔課題を解決するだめの手段〕

第１図〜第３図に本発明の暗号化回路を示し、第１図は
チップ（ＬＳＩ）内部にプログラムとデータ（これらは
単にデータともいう）を格納する半導体メモリ部を持つ
例、第２図はチップ外にこれを持つ例、第３図はこれを
チップ内、外に持つ例を示す。

これらは、通常のプログラムカウンタ１１、プログラム
・データを格納する半導体メモリ１２、デコーダ部１３
、内部バス■４の他に、アドレススクランブル回路部１
５、読出しデータのスクランブル回路部１６を備える。

アドレス／データスクランブル回路部１５／１６は、・
半導体回路ではなく、配線に対する結線で構成される。

アドレスとデータのスクランブルを行なうので、半導体
メモリ部１２に格納するプログラムとデータは、その格
納位置と内容を暗号化（スクランブル）し、プログラム
カウンタ１１が０．１，２．・・・・・・と通常通りイ
ンクリメントするとき、これをスクランブルしたアドレ
スで半導体メモリ部を読出し、読出データをスクランブ
ルすると正常データが得られる、ようにしておく。

〔作用〕

この構成では、スクランブルしたアドレスでチップ（Ｌ
ＳＩ）内部の半導体メモリ部１２及び／又はチップ外部
の外付は半導体メモリ部１２Ａを読出し、読出したデー
タをスクランブルすると正常なプログラム・データが得
られ、ＬＳＩを正常に動作させることができる。

例えば第１図でプログラムカウンタ１１が計数値をｏｏ
ｏ　ｉとすると、アドレススクランブル回路部１５はこ
れを０１００に変換し、これで半導体メモリ部１２を読
出す。メモリ部１２のアドレス０１００に、本来ならア
ドレス０００１に書込むべきデータを書込んでお（と、
上記アドレス変換で予定のデータが得られることになる
。但しこのデータはスクランブルされていて、例えば０
１１０が１０１０になっている。データスクランブル回
路部１６はこれを元に戻し、１０１０が入力すると０１
１０にして出力する。こうしてアドレスとデータが暗号
化されていても、これを復号して正常なプログラム・デ
ータを得ることができる。

ＬＳＩ内部の半導体メモリ部１２のアドレス入力部と読
出しデータ出力部にはボー１−１７，１８を付加してお
き、ボート１７を通して外部からアドレスを入力して、
ボート１８から読出しデータを外部へ取出すことができ
るようにしておく。アドレス／データスクランブル回路
部１５／１６と同し回路部を用いてアドレス／データス
クランブルを行なえば上記ルートで正常なプログラム・
データが得られるが、これらがないと、半導体メモリ部
１２に格納されている暗号化プログラム・データをアド
レススクランブルなしに取出すことになり、無意味デー
タが得られるだけである。こうして秘密保持が図られ、
しかもアドレスとデータの２重暗号化であるから解読は
一層困難である。

またアドレス／データのスクランブルは結線、ＬＳＩで
はコンタクト窓の位置、によって行なうので、極めて簡
単である。

〔実施例〕

第４図にスクランブル回路の基本構成を示す。

Ｍｌｌ〜Ｍｉｎは多数の縦方向配線、Ｍ２１〜Ｍ２ｎは
多数の横方向配線で、前者はアルミニうム（Ａｆｆｉ）
の第１Ｎ配線、後者は同第２層目配線である。Ｃ１ｌ〜
Ｃｎｎはこれらの縦、横配線の各交点にあるコンタクト
窓予定位置であり、ＭｌｌとＭ２１．Ｍ１２とＭｇ２．
・・・・・・を結線するのが正常なら第５図に示すよう
に、Ｃ１ｌ、Ｃ２２・・・・・・に実際にコンタクト窓
があけられ、金属蒸着とそのバターニングにより該Ｃ１
］、、Ｃ２２，・・・・・で結線が行なわれる。

スクランブルした場合は第６図のようになる。

プログラムカウンタ１１からの本例では５ビット出力Ａ
Ｏ〜Ａ４が、スクランブルなしなら半導体メモリ部１２
のアドレスａｏ−ａ４になるとして、本例のようにスク
ランブルするとＡ２がａＯ１Ａ４がａｌ、Ａ１がａ２、
ＡＯがａ３、Ａ３がａ４になり、コンタクト窓は図示の
ＣＡＯ−ＣＡ４にあけられる。また読出しデータはスク
ランブルなしならｄＯ〜ｄ４がＤｏ〜Ｄ４になるとして
、これが本例のようにスクランブルされているとｄＯが
Ｄ２、ｄｌがＤ３、ｄ２がＤｌ、ｄ３がＤ４、（］　４
がＤｏになり、コンタクト窓はＣＤ０−ＣＤ４にあげら
れ、これで正常になる。即ち読出しデータはｄＯがＤ２
、ｄｌがＤ３、・・・・・・になっており、ごれをｄＯ
Ｄ２に、ｄｌをＤ３に、・・・・・・導くことで正常に
なる（復号される）。

次表１に実アドレスと実データに対する暗号化アドレス
と暗号化データの例を示し、また表２に本例における半
導体メモリ部のアドレスとデータを示す。

表１０表２表１では簡単化のため実アドレスＡ　Ｏ−Ａ　４と実デ
ータＤＯ〜Ｄ４は同じ数値構成としており、暗号化アド
レスａＯ〜ａ４はａＯがＡ２、ａｌがＡ４、・・・・・
・暗号化データｄＯ−Ｑｄ　４はｄＯがＤ２、ｄｌがＤ
３、・・・・・・つまり第６図と同じスクランブル要領
としている。表２に示すように半導体メモリ部ではスク
ランブルされたアドレスにスクランブルされたデータを
格納する。例えば実アドレス００００１はスクランブル
後は０１０００になるから、この０１０００のメモリア
ドレスに、実データ００００１に対す名スクランブルデ
ータ１００００を格納する。他も同様である。このメモ
リを、アドレス００００１を０１０００として読出し、
その読出しデータ１ｏｏｏｏを回路部１６でｏｏｏｏｉ
に復号することにより、アドレス、データをスクランブ
ルしない時と同じプログラム・データが得られる。勿論
、半導体メモリ部をスクランブルなしで読出しただけで
は、無意味データが得られるだけである。

第７図に、アドレス／データのスクランブルに１２加えて、アドレス／データのビットの一部を反転する例
を示す。１５Ａがそのアドレススクランブル回路部及び
アドレス反転回路部、１６Ａがデータ反転回路部及びデ
ータスクランブル回路部である。

第′８図は第７図のメモリ装置が外付はメモリ部を有す
る例を示し、第３図に対応する。

第９図は回路部１５Ａ、’１６Ａの具体例を示す図で、
第６図に対応する。第６図と異なる点はアドレス／デー
タビットにインバータが挿入されている点である。本例
ではプログラムカウンタ１１からのアドレスのＡ１ビッ
トとＡ４ビットにインバータが入っており、メモリをア
クセスするアドレスはＡ４．Ａ３．Ａ２．ＡＩ、ＡＯを
スクランブルしたＡ３．ＡＯ，Ａｔ、Ａ４．Ａ２になる
。

データにはＤ３とＤＯにインバータが挿入され、半導体
メモリ部１２が記憶しているデータはスクランブルとビ
ット反転されたＤＯ，Ｄ４．ＤＩ。

Ｄ３．Ｄ２にされる。これがデスクランブルされてＤ４
．Ｄ３．Ｄ２．Ｄｉ、ＤＯになり、インバータによりビ
ット反転されてＤ４．Ｄ３．Ｄ２Ｄｉ、ＤＯになり、こ
れがデコーダ１３へ送られる。次表３に実アドレスと実
データに対する暗号化アドレスと暗号化データの例を示
し、また表４に半導体メモリ部のアドレスとデータの例
を示す。

３４表３表　　４５０この表３から明らかなように実アドレスＡ４〜ＡＯは暗
号化でＡ４がａｌ、、Ａ３がａ４．Ａ２がａＯ，ＡＩが
ａ２．ＡＯがａ３に変えられ、データＤ４〜ＤＯばＤｉ
がＤ３．Ｄ３がｄｉ、Ｄ２がｄｏ、Ｄｉがｄ２．Ｄｏが
ｄｉに変えられる。今、半導体メモリ部のＲＯＭアドレ
スが０１０１０を考えるとこれは実アドレス１０１１１
に対応し、このＲＯＭアドレスのデータは０１１１１、
これが回路部１６Ａにより実データ１０１１１に変換さ
れる。

〔発明の効果〕

以上説明したように本発明ではメモリアドレスとメモリ
データが暗号化されるので解読が一層困難であり、暗号
化は結線で即ちコンタクト窓で行なうので、論理回路を
構成する場合より這かに簡単容易であり、スペースを必
要としない利点がある。

【図面の簡単な説明】

第１図〜第３図は本発明の原理説明図、第４図はスクラ
ンブル回路の基本構成を示す説明図、第５図はスクランブルなしの結線状態を示す説明図、第６図は本発明の実施例を示す回路図、第７図〜第９図
は本発明の他の実施例の説明図である。第１図で１７は外部アドレス入力端子、１８は外部への
読出しデータ出力端子、１７Ａは外部への暗号化アドレ
ス出力端子、Ｌ８Ａは内部への暗号化データ入力端子で
ある。

Claims

【特許請求の範囲】１、プログラム・データを格納する半導体メモリ部に対
するプログラム暗号化回路において、該半導体メモリ部
のアドレスを決定するプログラムカウンタの出力アドレ
スを入力とし、そのアドレスのビット構成をスクランブ
ルして出力するアドレススクランブル回路（１５）と、プログラム・データをスクランブルして、かつアドレス
をスクランブルして書込まれており、前記アドレススク
ランブル回路の出力を受ける半導体メモリ部（１２）と
、該半導体メモリ部の読出し出力を受け、これをスクラン
ブルして元に戻すデータスクランブル回路（１６）とを
備え、半導体メモリ部はチップ内蔵及び又は外付けであり、ア
ドレススクランブル回路とデータスクランブル回路はチ
ップ内蔵であることを特徴とするプログラム暗号化回路
。