JPS62107352A - 暗号化ｒｏｍ装置 - Google Patents
暗号化ｒｏｍ装置Info
- Publication number
- JPS62107352A JPS62107352A JP60247498A JP24749885A JPS62107352A JP S62107352 A JPS62107352 A JP S62107352A JP 60247498 A JP60247498 A JP 60247498A JP 24749885 A JP24749885 A JP 24749885A JP S62107352 A JPS62107352 A JP S62107352A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- written
- volatile memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＲＯＭ装置において、揮発性記憶回路を設け、該回路に
その都度書込まれる暗号鍵によりＲＯＭへの書込若しく
は読出を可能とする構成により容易には解析されない暗
号化ＲＯＭ装置を提供する。
その都度書込まれる暗号鍵によりＲＯＭへの書込若しく
は読出を可能とする構成により容易には解析されない暗
号化ＲＯＭ装置を提供する。
本発明は暗号化ＲＯＭ装置の改良に関する。
ＲＯＭ装置は書込まれたデータを持続的に保持し、随時
に必要なデータを読出せるので、記憶装置として有用で
ある。しかし書込まれたデータが秘密を要する場合、自
由に読出され使用されることは好ましくない。
に必要なデータを読出せるので、記憶装置として有用で
ある。しかし書込まれたデータが秘密を要する場合、自
由に読出され使用されることは好ましくない。
そのため、データを暗号化して記憶させ、暗号化の鍵に
よってのみ正しいデータが読出し出来るようにすること
が望まれる。
よってのみ正しいデータが読出し出来るようにすること
が望まれる。
従来ＲＯＭ装置に書込んだデータの読出しを制限する暗
号化方式として、ＲＯＭ装置へ接続されるデータバスま
たはアドレスバスのビット配列を変更したものがある。
号化方式として、ＲＯＭ装置へ接続されるデータバスま
たはアドレスバスのビット配列を変更したものがある。
第５図はこの従来の暗号化ＲＯＭ装置の接続構成図を示
す。
す。
即ちＲＯＭ ５１とＭＰＵ ５２を接続するアドレス八
〇−４４およびデータＤｏ−Ｄｌはプリント配線板上に
おいて接続が入換えられている。従って、ＲＯＭのみを
解析したときは内容が不明となる。
〇−４４およびデータＤｏ−Ｄｌはプリント配線板上に
おいて接続が入換えられている。従って、ＲＯＭのみを
解析したときは内容が不明となる。
この場合データをＲＯＭに書込む際、システムにＲ０Ｈ
を実装したとき正常なデータが読出せる様に予めデータ
とアドレスを変換して書込む手段が必要である。
を実装したとき正常なデータが読出せる様に予めデータ
とアドレスを変換して書込む手段が必要である。
従来方式はプリント配線板上のパターンから、暗号が容
易に解析解明されてしまう欠点がある。
易に解析解明されてしまう欠点がある。
またＲＯＭ装置の外に設けたハード構成によってのみ暗
号化が可能であり、ＲＯＭへデータを書込む際、データ
及びアドレスの変換手段が別に必要であり、従ってＲＯ
Ｍデータの作成が難しくなる欠点がある。
号化が可能であり、ＲＯＭへデータを書込む際、データ
及びアドレスの変換手段が別に必要であり、従ってＲＯ
Ｍデータの作成が難しくなる欠点がある。
上記、従来の欠点は、
暗号鍵を書込可能な揮発性メモリ若しくは揮発性レジス
タ（２）と、該暗号鍵により変換されるデータを記憶す
るＲＯＭ（１）とを備えてなる、本発明の暗号化ＲＯＭ
装置により解決される。
タ（２）と、該暗号鍵により変換されるデータを記憶す
るＲＯＭ（１）とを備えてなる、本発明の暗号化ＲＯＭ
装置により解決される。
本発明においては、ＲＯＭ０書込時、まず暗号鍵書込可
能な揮発性メモリ若しくは揮発性レジスフは暗号鍵が書
込まれことにより、ＲＯＭ書込内容が正しく暗号化され
たデータとして書込まれ、またＲＯＭの読出し時、暗号
鍵書込可能な揮発性メモリ若しくは揮発性レジスタに暗
号鍵を書込むことによりはじめて正しいデータを暗号化
されたデータから読出すことが可能となるようにする。
能な揮発性メモリ若しくは揮発性レジスフは暗号鍵が書
込まれことにより、ＲＯＭ書込内容が正しく暗号化され
たデータとして書込まれ、またＲＯＭの読出し時、暗号
鍵書込可能な揮発性メモリ若しくは揮発性レジスタに暗
号鍵を書込むことによりはじめて正しいデータを暗号化
されたデータから読出すことが可能となるようにする。
図示実施例により本発明の詳細な説明をする。
第１図は本発明による暗号化ＲＯＭ装置の一実施例号化
回路のそれぞれ一実施例を示す。
回路のそれぞれ一実施例を示す。
図において、１はＲＯＭ 、２は揮発性メモリ、３は暗
号化回路、４は復号化回路である。 第１図において、
データを暗号化してＲＯＭに書込むときは、先ず暗号鍵
を揮発性メモリ２へ書込みしかる後にデータを暗号化回
路３を介しＲＯＭ １へ書込む。
号化回路、４は復号化回路である。 第１図において、
データを暗号化してＲＯＭに書込むときは、先ず暗号鍵
を揮発性メモリ２へ書込みしかる後にデータを暗号化回
路３を介しＲＯＭ １へ書込む。
この動作原理は第２図により示される。第２図の実施例
は６４ビツトのＲＯＭ １を使用する場合を示す。
は６４ビツトのＲＯＭ １を使用する場合を示す。
ＲＯＭ １はＤＯＯからＤ７７迄６４ビットの記憶位置
を持つ・揮発性メモリ２は図示実施例では、６４ビ、７
トの記憶位置に対応し、ＢＯ〜ＢＴ 、Ａ７〜ＡＵ（７
）暗号鍵の記憶位置をもつ。
を持つ・揮発性メモリ２は図示実施例では、６４ビ、７
トの記憶位置に対応し、ＢＯ〜ＢＴ 、Ａ７〜ＡＵ（７
）暗号鍵の記憶位置をもつ。
書込アドレスの指定された原データＤＩ７０をＲＯＭの
Ｄ７０の位置に書込む場合、揮発性メモリ２は暗号鍵Ａ
Ｏと８７が使用され、原データＤＩ７０はＤ７０に暗号
化される。
Ｄ７０の位置に書込む場合、揮発性メモリ２は暗号鍵Ａ
Ｏと８７が使用され、原データＤＩ７０はＤ７０に暗号
化される。
このとき使用される暗号化回路３の一実施例が第３図に
示される。書込まれるべき原データＤ １７０は排他的
論理和回路３１により、揮発性メモリに記憶されたＢ７
との排他的論理和がとられ、さらにその結果が排他的論
理和回路３２においてＡＯとの排他的論理和がつくられ
、その結果がＤ７０としてＲＯＭに書込まれる。
示される。書込まれるべき原データＤ １７０は排他的
論理和回路３１により、揮発性メモリに記憶されたＢ７
との排他的論理和がとられ、さらにその結果が排他的論
理和回路３２においてＡＯとの排他的論理和がつくられ
、その結果がＤ７０としてＲＯＭに書込まれる。
暗号鍵は揮発性のメモリに記憶されているから容易に消
去することができる。例えば電源を断にすれば即座に暗
号鍵を消滅させることが出来、電源を再投入してもその
ままでは正しくデータを読出すことは不可能であり、デ
ータの秘密保持が容易である。
去することができる。例えば電源を断にすれば即座に暗
号鍵を消滅させることが出来、電源を再投入してもその
ままでは正しくデータを読出すことは不可能であり、デ
ータの秘密保持が容易である。
ＲＯＭに書込まれたデータを正しく読出すためには揮発
性のメモリに暗号鍵を書込む必要がある。
性のメモリに暗号鍵を書込む必要がある。
しかもこの書込みは正しく行わなくてはならない。
図示実施例は６４ビツトのＲＯＭの暗号鍵として１６ビ
ツトを必要とすことを示しているが、組合せの数は２の
１６乗となり、また図示例は暗号化回路として、２段の
排他的論理和回路を使用するものを示したが、暗号化回
路は更に複雑化させることが可能であるから、ＲＯＭ内
容の解析を不可能にするこが出来る。
ツトを必要とすことを示しているが、組合せの数は２の
１６乗となり、また図示例は暗号化回路として、２段の
排他的論理和回路を使用するものを示したが、暗号化回
路は更に複雑化させることが可能であるから、ＲＯＭ内
容の解析を不可能にするこが出来る。
本発明によれば、暗号化ＲＯＭ内容の続出し書込みが容
易でしかも確実なＲＯＭ内容読出し保護を備えた暗号化
ＲＯＭ装置を提供するものであり、その作用効果は極め
て大きい。
易でしかも確実なＲＯＭ内容読出し保護を備えた暗号化
ＲＯＭ装置を提供するものであり、その作用効果は極め
て大きい。
第１図は本発明による暗号化ＲＯＭ装置の一実施例を示
すブロック構成図、 第２図は暗号化と復号化の原理を示すデータ配列図、 第３図は暗号化回路の一実施例の回路図、第４図は復号
化回路の一実施例の回路図、第５図は従来の暗号化ＲＯ
Ｍ装置の接続図を示す。 図において、 １．５１は１２０Ｍ、 ２は揮発性メモリ、 ３は暗号化回路、 ４は復号化回路、 ３１．３２．４１．４２は排他的論理和回路、５２はＣ
ＰＵである。 暗号化回路の一実施１９すの回路図 第３図 復号化回路の一実７ｉｌ！！ｌｆｌ＋の回路図第４図
すブロック構成図、 第２図は暗号化と復号化の原理を示すデータ配列図、 第３図は暗号化回路の一実施例の回路図、第４図は復号
化回路の一実施例の回路図、第５図は従来の暗号化ＲＯ
Ｍ装置の接続図を示す。 図において、 １．５１は１２０Ｍ、 ２は揮発性メモリ、 ３は暗号化回路、 ４は復号化回路、 ３１．３２．４１．４２は排他的論理和回路、５２はＣ
ＰＵである。 暗号化回路の一実施１９すの回路図 第３図 復号化回路の一実７ｉｌ！！ｌｆｌ＋の回路図第４図
Claims (1)
- 暗号鍵を書込可能な揮発性メモリ若しくは揮発性レジス
タ（２）と、該暗号鍵により変換されるデータを記憶す
るＲＯＭ（１）とを備えてなることを特徴とする暗号化
ＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247498A JPS62107352A (ja) | 1985-11-05 | 1985-11-05 | 暗号化ｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60247498A JPS62107352A (ja) | 1985-11-05 | 1985-11-05 | 暗号化ｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107352A true JPS62107352A (ja) | 1987-05-18 |
Family
ID=17164357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60247498A Pending JPS62107352A (ja) | 1985-11-05 | 1985-11-05 | 暗号化ｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002268947A (ja) * | 2001-03-12 | 2002-09-20 | Toppan Printing Co Ltd | 暗号化メモリ装置及びｌｓｉ装置 |
| US7392401B2 (en) | 2001-03-09 | 2008-06-24 | Sharp Kabushiki Kaisha | Data storage apparatus |
| US8832458B2 (en) | 2005-03-22 | 2014-09-09 | Seagate Technology Llc | Data transcription in a data storage device |
-
1985
- 1985-11-05 JP JP60247498A patent/JPS62107352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7392401B2 (en) | 2001-03-09 | 2008-06-24 | Sharp Kabushiki Kaisha | Data storage apparatus |
| JP2002268947A (ja) * | 2001-03-12 | 2002-09-20 | Toppan Printing Co Ltd | 暗号化メモリ装置及びｌｓｉ装置 |
| US8832458B2 (en) | 2005-03-22 | 2014-09-09 | Seagate Technology Llc | Data transcription in a data storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797928A (en) | Encryption printed circuit board | |
| KR930008041B1 (ko) | 마이크로 콘트롤러 | |
| EP0536943B1 (en) | Data security arrangements for semiconductor programmable logic devices | |
| US4888802A (en) | System and method for providing for secure encryptor key management | |
| US7092400B2 (en) | Method of transmitting data through a data bus | |
| US11308241B2 (en) | Security data generation based upon software unreadable registers | |
| CN103824032A (zh) | 在微控制器中用于数据安全性处理的方法和装置 | |
| KR970063006A (ko) | 통신시스템 및 통신방법 | |
| KR910020560A (ko) | 프로그램 코드를 보호하는데 사용되는 어드레스 정보스트림을 암호화하는 방법 및 장치 | |
| JP2001005731A5 (ja) | ||
| JPH11109856A (ja) | 復号装置 | |
| ATE382897T1 (de) | Mikroprozessoranordnung und verfahren zum betreiben einer mikroprozessoranordnung | |
| EP0820017A2 (en) | Secondary storage data protection apparatus placing encryption circuit in I/O subsystem | |
| US20040117639A1 (en) | Secure driver | |
| JPS63293637A (ja) | デ−タ保護用マイコン | |
| GB2319705A (en) | Data encryption/decryption using DES | |
| JPH06243046A (ja) | 情報保護方法及び情報メディア | |
| JPS62107352A (ja) | 暗号化ｒｏｍ装置 | |
| US4488001A (en) | Intellectual properties protection device | |
| JPS63182758A (ja) | 情報記憶装置 | |
| EP0403456B1 (en) | Encryption circuit | |
| KR20020071274A (ko) | Ｐｃ기반의 암호칩 및 플래시 메모리를 이용한 유.에스.비보안보조기억장치 | |
| JP2000076144A (ja) | 論理回路、マイクロコンピュータ、および論理回路・記憶回路間の通信方法 | |
| JP3797531B2 (ja) | ディジタルデータの不正コピー防止システム | |
| JP4247311B2 (ja) | マイクロプロセッサとそのプログラム作成装置及びプログラムデバック装置 |