JPH08227588A

JPH08227588A - 情報保護機能付き不揮発性半導体記憶装置

Info

Publication number: JPH08227588A
Application number: JP3203995A
Authority: JP
Inventors: Takayuki Kawahara; 尊之河原; Katsutaka Kimura; 勝高木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-02-21
Filing date: 1995-02-21
Publication date: 1996-09-03

Abstract

(57)【要約】【目的】使用者の情報を第３者に対して確実に保護で
きる不揮発性半導体記憶装置を提供すること。【構成】半導体記憶装置に入力する外部アドレス信号
Ａ１〜Ａｎに対して、使用者（指紋、声紋、顔つき、脳
波など）または使用条件（使用するソフトウエアのＩＤ
番号など）に応じて内部アドレスを変換するアドレス変
換回路ＳＣと、そのアドレス変換方法を前記使用者また
は使用条件に応じて決定する回路ＳＧを設け、メモリセ
ルＭＣにデータを書き込んだ使用者または使用条件以外
ではそのデータを読み出すことができないようにしてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性半導体記憶装
置に関し、特に、ユーザの情報を第３者に対して確実に
保護することが可能な記憶情報保護機能付き不揮発性半
導体記憶装置に関する。

【０００２】

【従来の技術】従来の不揮発性半導体記憶装置の一例を
図１０に示す。この例は不揮発性半導体記憶装置が１チ
ップに搭載されている状態を想定している。同図におい
て、まず、入出力用の端子について説明すると、Ａ１〜
Ａｎはアドレス入力端子、ＣＣはコントロール信号等を
まとめて示したもの、Ｄｉｎはデータ入力端子、Ｄｏは
データ出力端子である。また、図には示していないが他
に電源端子がある。なお、誤解のおそれのない場合はそ
の端子に関連する信号名も表わす（例えば、Ａ１〜Ａｎ
を入力アドレスとして使用する）。次にチップの内部構
成を説明すると、ＣＡは内部制御信号発生回路、ＤＩＢ
は入力バッファ、ＤＢは出力バッファ、ＡＢ１〜ＡＢｎ
は入力されたアドレス信号Ａ１〜Ａｎから差動信号Ｂ
１，Ｂ１Ｂ〜Ｂｎ，ＢｎＢを発生するアドレスバッファ
回路（なお、本明細書においてはある信号の最後にＢを
付加してその信号の相補信号を表わす。例えば、信号Ｂ
１の相補信号をＢ１Ｂで表わす）、ＸＰＤ／ＹＰＤは、
これらの差動信号をデコードしてワードドライバＷＤお
よびＹドライバＹＤ中の所望のドライバを選択するＸ系
およびＹ系のデコード回路、ＡＲは複数のワード線Ｗと
複数のビット線Ｄの各交点にメモリセルＭＣが設けられ
たメモリアレー（簡単のためにワード線Ｗ、ビット線
Ｄ、メモリセルＭＣを１個のみ図示する）、ＳＬはセン
ス回路である。本構成において、デコード回路ＸＰＤ／
ＹＰＤによって、入力されたアドレスＡ１〜Ａｎに対応
したワード線Ｗおよびビット線Ｄが選択され、メモリア
レーＡＲ中の特定のメモリセルＭＣが選択される。メモ
リセルＭＣが選択されると、そのメモリセルの情報がビ
ット線Ｄを介して読み出されセンス回路ＳＬで増幅され
た後、出力バッファＤＢを介して上記出力端子Ｄｏに出
力される。

【０００３】

【発明が解決しようとする課題】上記従来の半導体記憶
装置では、該半導体記憶装置に格納された情報の読み出
しを何ら制限することができず、第３者に対する記憶保
護が不可能である。例えば、ある人Ｘが情報を格納した
後、この半導体記憶装置をＸとは別の第３者Ｙが入手し
た場合、この半導体記憶装置に情報を格納した装置とソ
フトウエアがあればその内容を自由に読み出すことがで
きてしまう。このことは、格納された内容がＸに不利益
を発生させるような秘密を要する情報であった場合に特
に問題となる。秘密を要する情報の例としては、例え
ば、Ｘが属する組織の利益を得るための情報（会社の機
密情報など）や、Ｘの健康状態の情報、Ｘの財産情報等
である。本発明の目的は、上記問題を解消し、第３者に
対して記憶情報が確実に保護できるように構成された不
揮発性半導体記憶装置を提供することにある。

【０００４】

【課題を解決するための手段】本発明は、上記目的を達
成するために、複数のワード線（Ｗ）と、複数のワード
線に交差して設けられた複数のビット線（Ｄ）と、ワー
ド線とビット線の各交点に設けられた不揮発性メモリセ
ル（ＭＣ）からなるメモリセルアレー（ＡＲ）を有し、
入力アドレス信号（Ａ１〜Ａｎ）の組合せによって特定
のワード線を選択するように構成された不揮発性半導体
記憶装置において、入力アドレス信号を複数種類の変換
方法で変換するアドレス変換手段（アドレス変換回路Ｓ
Ｃ）と、アドレス変換手段における複数種類の変換方法
のうちの１つを選択し決定する変換方法決定手段（変換
方法決定回路ＳＧ）とを設けたことを特徴としている。
また、アドレス変換手段（ＳＣ）は、入力アドレス信号
（Ａ１〜Ａｎ）と内部アドレス信号との間に設けられた
複数のスイッチ手段と、該複数のスイッチ手段の接続を
制御することにより外部アドレス信号と内部アドレス信
号との対応関係を複数種類設定する手段とを有すること
を特徴としている。また、変換方法決定手段（ＳＧ）
は、半導体記憶装置の使用者によって与えられる情報
（ソフトウエアのＩＤ番号，使用者の指紋，言葉，声
紋，脳波）によってアドレス変換手段（ＳＣ）における
複数種類の変換方法のうちの１つを選択して決定するも
のであり、また、決定した結果を格納する揮発性の記憶
手段（ラッチ回路ＬＬ；図３）を有することを特徴とし
ている（以上、図１，２，８参照）。

【０００５】また、本発明は、入力データ列の配列を複
数種類のデータ配列変換方法で変換して前記メモリセル
アレーに格納するデータ配列変換手段（ＳＣ）と、メモ
リセルアレー（ＡＲ）から読み出したデータ列をデータ
格納時とは逆のデータ配列変換方法で変換して出力する
データ配列逆変換手段（ＲＳＣ）と、複数種類のデータ
配列変換方法のうちの１つを選択し決定するデータ配列
変換方法決定手段（ＳＧ）とを具備することを特徴とし
ている（以上、図５参照）。また、使用者によって与え
られる情報は、該情報を入力するモードであることを指
定する指定手段（ＥＸＨ）と、指定手段（ＥＸＨ）によ
って該情報が入力されるモードであることが指定された
場合、アドレスピンまたは入出力データピンからのデー
タを該情報として入力することを特徴としている（以
上、図２参照）。さらに、本発明の不揮発性半導体記憶
装置は、パッケージに封入された複数の半導体記憶装置
（Ｍ11〜Ｍkj:このパッケージ化された半導体記憶装置
自体が上記構成を有していることもある）を搭載し、上
記構成を有するるメモリカードであることを特徴として
いる（以上、図６参照）。

【０００６】

【作用】本発明は、上述したように、入力アドレス信号
（またはデータ信号）をソフトウエアのＩＤ番号，使用
者の指紋，言葉，声紋，脳波などを用いて複数種類の変
換方法で変換する変換手段と、該変換手段における複数
種類の変換方法のうちの１つを選択し決定する変換方法
決定手段とを設けたこと、変換方法を揮発性のラッチ回
路に保持するようにしたことなどによって、第３者が半
導体記憶装置から正しい情報を読み取ることが実質的に
不可能になり、記憶情報の保護を確実に行なうことがで
きる。また、この技術をメモリカードに適用することで
確実に記憶保護が行えるメモリカードを得ることができ
る。

【０００７】

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明の第１の実施例を示す図であ
る。同図において、図１０と同じ記号は同じ端子や回路
ブロックを示している。本実施例は、アドレスバッファ
ＡＢ１〜ＡＢｎとデコーダ回路ＸＰＤ，ＹＰＤとの間に
外部アドレス（入力アドレス）と内部アドレスを変換す
るアドレス変換回路ＳＣ（スクランブル回路）を設ける
とともに、この回路ＳＧにおけるアドレスの変換方法を
決定する変換方法決定回路ＳＧを設けたことを特徴とし
ている。同図において、ＳＳは変換方法決定回路ＳＧに
使用者または使用条件を示すデータをロードする時の起
動信号である。この信号は専用のピンを設けてもよい
し、他の目的のためのピン、例えばチップ選択信号ピン
やアドレス信号ピンの信号の入力電圧値や信号の組合せ
としてもよい。その場合には、各々の目的に応じた回路
が付加される。これによって、例えば、使用者が使用者
または使用条件を示すデータを入力すると、これによっ
て、外部アドレス空間と内部アドレス空間との変換の方
法が変換方法決定回路ＳＧで規定され、これによって、
アドレス変換回路ＳＣでアドレスを変換する。すなわ
ち、アドレスバッファの出力Ｂ１，Ｂ１Ｂ〜Ｂｎ，Ｂｎ
Ｂを変換回路ＳＣによってＣ１，Ｃ１Ｂ〜Ｃｎ，ＣｎＢ
に変換する。

【０００８】図１０で説明した従来例では、Ｂ１，Ｂ１
Ｂ〜Ｂｎ，ＢｎＢをそのままデコード回路ＸＰＤ／ＹＰ
Ｄに入力しているが、本発明では図１に示したように、
変換後のＣ１，Ｃ１Ｂ〜Ｃｎ，ＣｎＢをＸＰＤ／ＹＰＤ
に入力する。このようにすれば、他の人がこの半導体記
憶装置を情報を読み出そうとした場合、入力したアドレ
スにおける外部アドレス空間と記憶装置内部におけるア
ドレス空間の対応は全く異なったものとなるため、たと
え情報を読み出しても全く意味をなさないデータとな
る。このため、記憶情報を第３者に対して確実に保護す
ることができる。また、本実施例では、チップ内部にこ
の変換回路を設けているため、メモリアレーＡＲの特性
に適合したアドレス変換方式を採用することができる。
例えば、フラッシュメモリでは書換えの単位がチップご
とに決まっているため、この制限の中で変換を行なうこ
とができる。

【０００９】なお、アドレス変換回路ＳＣは図１ではア
ドレスバッファの出力を入力としたが、デコード回路Ｘ
ＰＤ，ＹＰＤの出力を部分的に入力するようにすること
もできる。このようにすれば、書換え単位の範囲のデコ
ード信号を変換することが容易にできる。また、使用者
または使用条件を示すデータは、使用者が意図的に操作
を行なう必要はなく、この半導体記憶装置を用いたシス
テムから、例えば電源をオンすると自動的に適切なデー
タをロードするようにするのがよい。このようなデータ
としてはその使用者が所有するソフトウエアのＩＤ番号
等が考えられる。

【００１０】図２に本発明におけるアドレスの変換例を
示す。ここでは、簡単のために入力アドレスとしてＡ１
〜Ａ４の４ビットからなる場合を示す。アドレスバッフ
ァの出力は、Ａ１に対してＢ１およびＢ１Ｂであり、Ａ
２に対してＢ２およびＢ２Ｂ、Ａ３に対してＢ３および
Ｂ３Ｂ、Ａ４に対してＢ４およびそのＢ４Ｂである。一
方アドレス変換回路ＳＣの出力Ｃ１，Ｃ１Ｂ〜Ｃ４，Ｃ
４Ｂとして、Ｂ１，Ｂ１Ｂ〜Ｂ４，Ｂ４Ｂに対して、Ｃ
１，Ｃ１ＢにＢ２，Ｂ２Ｂを対応させ、Ｃ２，Ｃ２Ｂに
Ｂ３，Ｂ３Ｂを対応させ、Ｃ３，Ｃ３ＢにＢ１，Ｂ１Ｂ
を対応させ、Ｃ４，Ｃ４ＢにＢ４，Ｂ４Ｂを対応させて
いる。このため、外部アドレス空間でＡ１とＡ２とで指
定される部分は、図１０の従来例ではＢ１，Ｂ１ＢとＢ
２，Ｂ２Ｂとで指定される内部アドレス空間の部分であ
ったのに対して、本実施例ではＢ２，Ｂ２ＢとＢ３，Ｂ
３Ｂとで指定される内部アドレス空間の部分に変換され
る。この関係を、使用者や使用条件に応じて設定するよ
うにすれば、他の使用者や他の使用条件のもとでこの半
導体記憶装置を読み出そうとすれば偶然に一致する場合
（偶然に一致する確率は入力アドレスビット数が増加す
るに伴って急速に減少する）を除けば実質的に不可能で
ある。

【００１１】次に、本発明のアドレス変換回路ＳＣの具
体的構成例を説明する。図３は、本発明に用いるアドレ
ス変換回路ＳＣの一例を示した図であり、図１の実施例
の構成を例にし、かつ起動信号ＳＳを特定のアドレス信
号ピンの信号の入力電圧値や信号の組合せとしたもので
ある。図３においては、アドレスバッファＡＢ１〜ＡＢ
３の差動出力のうち片方のＢ１〜Ｂ３のみを示し、図１
に示したＢ１Ｂ〜Ｂ３Ｂは示していないが、同様の回路
をＢ１Ｂ〜Ｂ３Ｂでも用いることによってＣ１Ｂ〜Ｃ３
Ｂを発生する。本構成例では、図１の起動信号ＳＳの代
わりに、アドレス信号Ａｎが通常の動作状態より高い電
圧であることを検知する回路ＥＸＨを設け、この回路Ｅ
ＸＨによってアドレス信号Ａｎが通常の動作状態よりも
高い電圧を検知された場合に、アドレスＡ１〜Ａ３の信
号を用いてアドレス変換方法を設定するようにしてい
る。なお、図３の実施例ではアドレスピンの信号を用い
てアドレス変換方法を設定しているが、データの入出力
ピンの信号を用いてアドレス変換方法を設定してもよ
い。この構成によって専用の起動信号用のピンを別途設
けることなしにアドレス変換方法を設定することができ
る。また、外部アドレスに対応したＢ１〜Ｂ３を内部ア
ドレスＣ１〜Ｃ３に変換するアドレス変換回路ＳＣは、
各Ｂ１〜Ｂ３それぞれをＣ１〜Ｃ３に選択的に接続でき
るスイッチからなり、その制御信号がＳＤ１〜ＳＤ９で
ある。このＳＤ１〜ＳＤ９の値を使用者または使用条件
に応じて異なるように設定することによって、Ｂ１〜Ｂ
３とＣ１〜Ｃ３の対応を変えることができる。これによ
って、特定の使用者または使用条件でのみ意味のあるデ
ータを読み出すことができる。

【００１２】この制御信号ＳＤ１〜ＳＤ９のレベルは変
換方法決定回路ＳＧによって決定される。変換方法決定
回路ＳＧでは回路ＥＸＨの出力信号Ｅ１（アドレス信号
Ａｎが通常の動作状態よりも高い電圧であることを意味
する）によってその時のアドレス信号Ａ１〜Ａ３の値を
デコーダＤＤに取り込み、デコーダＤＤはこれらの値Ａ
１，Ａ２，Ａ３に基づいて信号ＳＷ１〜ＳＷ６のうちの
一つを選択する。このときプリチャージ信号Ｆ２によっ
てＲＤ１〜ＲＤ９をプリチャージしておくと、信号ＳＷ
１〜ＳＷ９のうち選択された信号、例えば、ＳＷ１がゲ
ートに接続されている接地用トランジスタを有するＲＤ
線のみが接地され、それ以外のＲＤ線はプリチャージ電
位を保ち、データ転送信号Ｆ１の印加により各ＲＤ線の
電位レベルをラッチ回路ＬＬに保持するとともに、その
電位レベルを信号ＳＤ１〜ＳＤ９に発生する。この場
合、ラッチ回路ＬＬを揮発性記憶素子で構成しておくこ
とにより、このラッチ回路ＬＬに格納された情報は電源
を切ると消失してしまう。従って、このように構成され
た変換方法決定回路ＳＧを搭載した本発明の半導体記憶
装置を、例えばメモリカードを組み込んだ場合、このメ
モリカードの所有者がメモリカードを紛失した場合であ
っても、それを拾った第３者によってはこのメモリカー
ドの記憶内容を読み取ることは不可能である。

【００１３】次に、図４の信号タイムチャートを用いて
図３に示した回路の動作を詳細に説明する。今、アドレ
ス信号Ａ１〜Ａ３がすべて高レベルということが、ある
使用者または使用条件を示すものと仮定する。他の使用
者または使用条件では例えばＡ１は低レベルであり、Ａ
２，Ａ３は高レベルとなる。Ａ１〜Ａ３がすべて高レベ
ルの時、Ｂ１〜Ｂ３もすべて高レベルであり、この状態
で、アドレス信号Ａｎが通常動作の高レベルよりも高い
レベルであるＶＨとなったとする。すると、図３のＥＸ
Ｈ回路が動作し、信号Ｅ１が高レベルとなる。これによ
って、Ｂ１〜Ｂ３の信号がトランジスタを介してデコー
ダ回路ＤＤに入力されてデコードされる。この場合はＳ
Ｗ１が高レベルとなり、ＳＷ２〜ＳＷ６は低レベルとな
る。また、信号Ｅ１が高レベルとなったタイミングを受
けてＦ２が低レベルとなり、ＲＤ１〜ＲＤ９を高レベル
ＶＣにプリチャージする。しかし、ＳＷ１が高レベルで
あるため、ＲＤ１，ＲＤ５，ＲＤ９はＭＯＳトランジス
タによってグラウンドとショートしている。このため、
Ｆ２が高レベルに戻ると、ＲＤ１，ＲＤ５，ＲＤ９は低
レベル（接地レベル）となり、他は高レベルのままであ
る。ここで、Ｆ１が高レベルに切り替わると、信号ＳＤ
１，ＳＤ５，ＳＤ９のみが高レベルとなり、他の信号Ｓ
Ｄ２，ＳＤ３，ＳＤ４，ＳＤ６，ＳＤ７，ＳＤ８は低レ
ベルとなる。

【００１４】アドレス変換回路ＳＣにおいては、信号Ｓ
Ｄ１が高レベルになるため、Ｂ１とＣ１〜Ｃ３とを接続
する３つのスイッチのうち、Ｂ１とＣ１とを接続するス
イッチのみがオンする。また同様に、信号ＳＤ５が高レ
ベルになるため、Ｂ２とＣ１〜Ｃ３とを接続する３つの
スイッチのうち、Ｂ２とＣ２とを接続するスイッチのみ
が、さらにＢ３とＣ１〜Ｃ３とを接続する３つのスイッ
チのうち、Ｂ３とＣ３とを接続するスイッチのみがそれ
ぞれオンする。これによって、この使用者または使用条
件では、内部アドレスが外部アドレスと一致するように
変換されたことになる。他の場合、例えばＡ１が低レベ
ル、Ａ２，Ａ３が高レベルでは、ＳＷ２のみが高レベル
となり、Ｂ１がＣ１に、Ｂ２がＣ３に、Ｂ３がＣ２に自
動的に変換される。

【００１５】なお、上記実施例では、変換方法決定回路
ＳＧに入力するデータとして特定のアドレス信号を用い
ているが、この半導体記憶装置を用いたシステムに指
紋，声紋，顔つきなどを読み取る手段を設け、読み取っ
た指紋，声紋，顔つきなどの図形情報から作成した数列
を用いたり、脳波を読み取る手段を設け、読み取った脳
波の波形データから作成した数列を用いるようにしても
よい。また、使用者の発声する特定の言葉から数列を作
成してもよい。指紋，顔つきなどのパタンを利用した例
を図８（第５の実施例）および図９（ｂ）および（ｃ）
において後述する。

【００１６】また、これらの手段は、チップ上に設けて
もよいし、このチップを組み込んだメモリカードに設け
てもよい。チップまたはメモリカードにＳＱＵＩＤ素子
と信号処理装置を組み込めば、使用者の脳波を検知する
ことが可能である。これによって、使用者が脳波を検知
できる範囲以内にいないと正しいデータを読み取れない
半導体記憶装置を実現することができる。また、使用者
の健康状態の時のみ変化が現れる脳波の部分を用いるこ
とにより、健康状態でない限り正しいデータを読み取る
ことができない半導体記憶装置を実現することができ
る。これによって、仕事に熱中して自分でも気付かない
うちに健康がむしばまれた場合、半導体記憶装置を正し
く読み出せないことから健康が異常になったことを知る
ことができ、病院へ行くなど必要な処置を迅速に行なう
ことができる。

【００１７】図５は、本発明の第２の実施例を示す図で
ある。上述した図１ではアドレスを変換するものであっ
たが、本実施例ではデータを変換するものである。すな
わち、ｍビットからなるデータＤ１〜Ｄｍがこのチップ
に入力する時、入力バッファＤＩ１〜ＤＩｍの出力ＩＳ
１，ＩＳ１Ｂ〜ＩＳｍ，ＩＳｍＢをデータ配列の変換回
路ＳＣによって、ＩＤ１，ＩＤ１Ｂ〜ＩＤｍ，ＩＤｍＢ
に変換する。このデータ配列の変換回路ＳＣでの変換方
法は変換方法決定回路ＳＧで決定し、例えば図３で説明
したのと同様の方法によって行なう。この変換された信
号ＩＤ１，ＩＤ１Ｂ〜ＩＤｍ，ＩＤｍＢはセンス回路Ｓ
Ｌ内の書き込み回路によってメモリセルＭＣに書き込ま
れる。データの読み出し時には、センス回路ＳＬを介し
て読み出されたデータＯＤ１，ＯＤ１Ｂ〜ＯＤｍ，ＯＤ
ｍＢを逆変換回路ＲＳＣによって再変換する。このデー
タ配列の逆変換回路ＲＳＣでは、データ配列の変換回路
ＲＣにおける変換の逆変換を行なう。この場合の変換方
法は、変換方法決定回路ＳＧによって、データ配列の変
換回路ＲＣと同時に設定しておく。これによって、この
使用者が使用している限りは、入力時のデータの並びと
出力時のデータの並びは一致している。しかしながら、
他の使用者がこのデータを読み出そうとしても、逆変換
回路ＲＳＣの変換方法はデータを書き込んだときの変換
回路ＳＣでの変換方法と一般に異なってしまうので意味
のあるデータを得ることは不可能となるため情報の機密
を確実に保護することができる。

【００１８】図６は、本発明の第３の実施例を示す図で
ある。本実施例はメモリカードに適用したものである。
同図において、Ｍ１１〜Ｍｋｊはパッケージに格納され
た半導体記憶素子であり、ＡＳＩＣは半導体記憶素子Ｍ
１１〜Ｍｋｊの制御信号発生部分であり、ＣＶは電源電
圧発生部分である。制御信号発生部分ＡＳＩＣには、外
部アドレス信号Ａ１〜Ａｎ、アドレス変換方法設定起動
信号ＳＳ、およびその他の制御信号をまとめて示したＣ
Ｓが入力する。電源電圧発生部分ＣＶには、メモリカー
ドの電源ＶＡが入力する。電源ＶＡとしては２電源以上
ある場合がある。電源電圧発生部分ＣＶの出力電圧ＶＢ
が各半導体記憶素子に電源電圧として入力する。この電
圧ＶＢも複数種類ある場合がある。本実施例の特徴は、
制御信号発生部分ＡＳＩＣ中に外部アドレス空間と内部
アドレス空間の変換回路ＳＣとその変換方法を決定する
変換方法決定回路ＳＧを設けたことである。なお、図６
中、ＣＫはその他の回路群を示し、また、図３には示し
ていないがバッファ回路等も制御信号発生部分ＡＳＩＣ
上に含まれる。

【００１９】本実施例では、メモリカード中の複数の半
導体記憶素子のアドレス信号ＢＳ１〜ＢＳｍと外部アド
レス信号Ａ１〜Ａｎとの変換を使用者や使用条件に応じ
て異なるように制御信号発生部分ＡＳＩＣ内の変換方法
決定回路ＳＧで設定し、変換回路ＳＣで変換する。この
ため、このメモリカードに格納された情報は特定の使用
者および使用条件でしか読み出すことができない。ま
た、本実施例の場合は、メモリカードとして閉じたシス
テムであるので、あまり使用されていない記憶部分を優
先し、その制限の中で変換方法を決定することが容易に
できるという利点がある。このため、フラッシュメモリ
のように書換え回数に制限がある半導体記憶素子の各メ
モリセルの使用頻度を均等にする方式と両立させること
ができるという利点もある。なお、各半導体記憶素子Ｍ
１１〜Ｍｋｊの各々に対して図１に示した如き変換回路
を用いた構成を採用することも可能である。この場合の
変換は、半導体記憶素子内部での変換と該半導体記憶素
子を複数搭載したメモリカード全体での変換との２段階
になる。なお、上記実施例の方式とＩＤ番号を入力しな
いとメモリカードが外部入力の受付けを拒否する方式と
併用することもできる。この場合、ＩＤ番号とアドレス
を変換するための情報とは異なっていてもよい。また、
前述したように、指紋，声紋，脳波，顔つき，脳波など
を利用してもよい。

【００２０】図７は、本発明の第４の実施例を示す図で
ある。本実施例は情報処理を行なう端末を例にしたもの
である。同図において、ＭＰＵはこの端末を制御してい
るマイクロプロセッサであり、ひとつの端末に複数個あ
る場合もある。マイクロプロセッサＭＰＵ内におけるＭ
ＭＵはメモリを管理している部分であり、ＳＣは本発明
におけるアドレスを使用者や使用条件に応じて変換する
部分である。本実施例は、マイクロプロセッサＭＰＵに
接続されているメモリに対して、使用者や使用条件に応
じてアドレスの割り付けを変更することを特徴としてい
る。また、ＰＵはＭＰＵの他の部分、例えばレジスタ、
キャッシュメモリ、数値演算プロセッサ等をまとめて示
したものである。さらに、ＭはＭＰＵに接続されている
メモリ、Ｋはキイボード、マウス、ペンなどの入力装置
であり、本実施例のＳＣで使用する使用者や使用条件の
情報を得るために、端末の前にいる使用者の顔つきを読
み取ったり、声紋を判別したり、目の動きや体温、気
温、湿度を検知する装置を含む。もちろん、キイボード
から入力してもよい。ＣＲＴはディスプレイであり、Ｃ
Ｃは外部との通信手段である。これには、通信回線の他
に、電波や光による無線手段も含まれる。

【００２１】本実施例によれば、端末そのものが特定の
使用者や使用条件ごとに内部アドレス空間の割付けを変
えるので、ある使用者が使用した後で、他の者がその情
報を読み取ろうとしても不可能になり、情報の機密の保
護が確実に行えるという特徴がある。また、本実施例の
一部分である、端末の前にいる使用者の顔つきを読み取
ったり、声紋を判別したり、目の動きや体温、気温、湿
度を検知する装置を用いれば、使用者の疲れ具合をチェ
ックしたり、作業環境が適切であるかどうかをチェック
し、使用者に知らせることもできる。また、使用者が離
れると自動的に消費電力の極めて小さいスリープモード
に入ることもできる。また、使用者が端末の側にいなが
ら入力が一定時間以上無い場合に、注意を促したり、そ
の時間を記憶したり、通信回線で他の端末に送ったり、
或いは、バックグランドミュージックなどの音楽を流し
たり、気分を変える映像を流したりすることも可能であ
る。

【００２２】図８は、本発明の第５の実施例を示す図で
ある。指紋，声紋，顔つき，脳波などによって使用者を
識別し、その識別結果によってアドレスを変換する手段
の例を示したものである。図８のアドレス変換方法決定
手段ＳＧにおいて、Ｗ１〜Ｗｎは指紋，声紋，顔つき，
脳波などのパタン情報の組であり、Ｎ１〜Ｎｎはパタン
情報の組Ｗ１〜Ｗｎそれぞれに対応して予め決められた
異なる数列である。例えば、Ｗ１のパタンに数列１１０
１というＮ１が対応し、Ｗ２のパタンには数列１００１
というＮ２が対応する。Ｊから指紋，声紋，顔つき，脳
波などのパタン情報が入力する。ＣＭはＪから入力され
たパタン情報と近いパタンをＷ１〜Ｗｎから選択するパ
タン選択手段である。このパタン選択手段ＣＭは、例え
ば指紋の場合を例にとると、指紋情報をフーリエ変換し
た値をＪから取り込み、同じく代表的な指紋のパタン
（渦巻き型、流れ型など）のフーリエ変換の組をパタン
Ｗ１〜Ｗｎとして蓄えておき、それらの相関をとるなど
して、類似パタンを選択する周知の回路で実現すること
ができる。ここでは、パタン選択手段ＣＭでＪから入力
されたパタン情報と比較して、最も類似したパタンの上
位３つを選ぶ構成とし、ある使用者ではこの結果がパタ
ンＷ３，Ｗ２，Ｗ８だったと仮定する。この選択が終わ
ると、パタン選択手段ＣＭは線ＲＳを介して選択した結
果を数列決定回路ＮＧに送出し、数列決定回路ＮＧを動
作させる。数列決定回路ＮＧでは選択されたパタンＷ
３，Ｗ２，Ｗ８に対応した数列Ｎ３，Ｎ２，Ｎ８を取り
込み、この数列に対応したアドレス変換方法の設定をア
ドレス変換方法決定回路ＳＧに対して行なう。

【００２３】以上が本実施例の構成と動作である。この
方法では、パタンＷ１〜Ｗ１５の組を用意したとする
と、これから３つの順番を付けて選ぶのであるから、２
７３０通りのアドレス変換の方法が実現できることにな
る。よって、本発明の目的通りに使用者以外のものがこ
の半導体装置から情報を読み出すことは実質的に困難と
なる。なお、上述した例はＪからは指紋情報をフーリエ
変換したものと取り込み、またパタンＷ１〜Ｗｎとして
代表的な指紋のパタンのフーリエ変換した情報を用いた
が、パタンＷ１〜Ｗｎとして代表的な指紋パタンそのも
のを用いるとともに、指紋の図形パタンのビット情報を
Ｊから直接取り込んでチップ上に別個に設けた変換手段
で変換を行い、変換された情報と前記パタンＷ１〜Ｗｎ
とを比較するようにしてもよい。

【００２４】次に、図９を用いて図６の実施例を例にし
て本発明の半導体記憶装置を用いた３種類のアドレス変
換の作業フローを説明する。データ端末に図６の実施例
に示したメモリカードを用いた場合である。データ端末
としては、電話回線や無線回線を利用することを含んだ
通信手段を有する携帯用のものが考えられる。図９にお
いて、（ａ）はソフトウエアのＩＤ番号を用いてアドレ
ス変換をするシステムの作業フローチャートであり、
（ｂ）は作業者の顔つきなどの映像を用いてアドレス変
換をするシステムの作業フローチャートであり、（ｃ）
は作業者の指紋を用いてアドレス変換をするシステムの
作業フローチャートである。

【００２５】（ａ）のソフトウエアのＩＤ番号を用いる
システムでは、端末内の普段は取外さないハードディス
ク装置に存在するソフトウエアのＩＤ番号をこのシステ
ムのＯＳによって読み取り、メモリカードが挿入される
とこのメモリカードにアクセスを行なう時に、本発明に
必要な動作を読み取ったＩＤ番号を用いて自動的に行な
う機能が備わっていることを想定している。本システム
における作業フローでは、まず、端末の電源をオンする
（ステップ１００）。次に、メモリカードを挿入する
（ステップ１０１）。この後、使用者がソフトウエアを
起動すると（ステップ１０２）、図６の実施例に示した
アドレス変換方法設定起動信号ＳＳが挿入されたメモリ
カードに入力され、これと同時にソフトウエアのＩＤ番
号がこのメモリカードにロードされる（ステップ１０
３）。これによってアドレス変換方法決定回路ＳＧが動
作し（ステップ１０４）、ロードされたＩＤ番号を基に
して前述したようにアドレスを変換し、以後内部ではこ
の変換後のアドレスを用いてメモリ動作を行なう。ソフ
トウエアを起動してから後の上記の動作は、データ端末
が自動的に行なう構成にしておくことにより使用者は次
の作業開始に移ることができる（ステップ１０５）。

【００２６】本発明の半導体記憶装置中では、図６で説
明したように、外部アドレス信号を変換して用いてい
る。作業が終わり、このメモリカードを端末から引き抜
くと、メモリカードへ供給されている電源が切断される
ためにこの時のアドレス変換設定方法は解除される。従
って、使用者がこのメモリカードを紛失した場合、この
メモリカードを取得した者がこのデータを読み取ろうと
しても、アドレス変換方法が分からないために読み取る
ことは不可能である。

【００２７】次に図９（ｂ）の作業者の顔つきなどの映
像を用いるシステムにおける動作フローチャートを説明
する。なお、本システムは、端末に作業者の映像を入力
するカメラが備わっている場合を想定している。まず、
電源をオンし（ステップ１１０）、メモリカードを端末
に挿入すると（ステップ１１１）、端末のカメラから作
業者の顔つきなどの映像を入力する（ステップ１１
２）。端末内ではこの映像入力データをコード化し（ス
テップ１１３）、このコードをアドレス変換方法決定回
路に入力する（ステップ１１４）。これによって、アド
レス変換方法決定回路が動作し（ステップ１１５）、ロ
ードされたＩＤ番号を基にして前述したようにアドレス
を変換し、以後内部ではこの変換したアドレスを用いて
メモリ動作を行なう。ソフトウエアを起動してから後の
上記の動作は、上記（ａ）の場合と同様に、端末が自動
的に行なう構成にすることにより使用者は次の作業開始
に移ることができる（ステップ１１６）。

【００２８】次に図９（ｃ）の作業者の指紋を用いるシ
ステムにおける動作フローチャートを説明する。なお、
本システムは、データ端末に作業者の指紋を入力する装
置が備わっている場合を想定している。まず、電源をオ
ンし（ステップ１２０）、メモリカードを端末に挿入す
ると（ステップ１２１）、データ端末の指紋読み取り装
置から指紋を入力する（ステップ１２２）。データ端末
内ではこの指紋データをコード化し（ステップ１２
３）、このコードをアドレス変換設定回路に入力する
（ステップ１２４）。これによって、アドレス変換方法
決定回路が動作し（ステップ１２５）、ロードされたＩ
Ｄ番号を基にして前述したようにアドレスを変換し、以
後内部ではこの変換したアドレスを用いてメモリ動作を
行なう。ソフトウエアを起動してから後の上記の動作
は、上記（ａ）（ｂ）の場合と同様に、端末が自動的に
行なう構成にすることにより使用者は次の作業開始に移
ることができる（ステップ１２６）。

【００２９】上記実施例の構成によると、ソフトウエア
のＩＤ番号や、作業者の指紋，声紋，顔つき等のコード
化信号を用いてアドレス変換を行なうようにしており、
また、これらのＩＤ番号やコード化信号は不揮発性記憶
素子に格納するようにしたので、記憶情報を確実に保護
することができる。なお、図９（ｂ）および（ｃ）で
は、作業者の顔つきおよび指紋を利用したアドレス変換
を例にしたが、これらの代わりに、声紋，脳波など、コ
ード化可能な作業者を特徴付ける如何なる情報を用いて
もよいことは明らかである。

【００３０】

【発明の効果】本発明によれば、外部アドレス信号に対
して、使用者（指紋，声紋，顔つき，脳波など）または
使用条件（使用ソフトウエアのＩＤ番号など）に応じて
内部アドレスの変換方法を異ならせる手段を設けたた
め、第３者がこの半導体記憶装置の情報を読み取ること
は実質的に不可能になり、情報の機密を確実に保護する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図である。

【図２】本発明の動作を説明する図である。

【図３】アドレス変換回路例を示す図である。

【図４】図３の回路の動作例を示す図である。

【図５】本発明の第２の実施例を示す図である。

【図６】本発明の第３の実施例を示す図である。

【図７】本発明の第４の実施例を示す図である。

【図８】本発明の第５の実施例を示す図である。

【図９】本発明を用いた場合の作業フローを示す図であ
る。

【図１０】従来例を示す図である。

【符号の説明】

Ａ１〜Ａｎ：アドレス信号、ＡＢ１〜ＡＢｎ：アドレス
バッファ、Ｄｉｎ，Ｄ１，Ｄ２，Ｄｍ：入力データ信
号、ＡＲ：メモリアレー、ＭＣ：メモリセル、Ｗ：ワー
ド線、Ｄ：ビット線、ＳＣ：アドレス変換回路、ＳＧ：
アドレス変換方法決定回路、ＳＳ：アドレス変換方法決
定起動信号、ＸＰＤ／ＹＰＤ：デコード回路、ＷＤ：ワ
ードドライバ、ＹＤ：Ｙドライバ、ＳＬ：センス回路、
ＤＢ：出力バッファ、Ｄｏ，Ｄｏ１，Ｄｏ２，Ｄｏｍ：
出力データ信号

Claims

【特許請求の範囲】

【請求項１】複数のワード線と、該複数のワード線に
交差して設けられた複数のビット線と、該ワード線と該
ビット線の各交点に設けられた不揮発性メモリセルから
なるメモリセルアレーを有し、入力アドレス信号の組合
せによって特定のワード線を選択するように構成された
不揮発性半導体記憶装置において、前記入力アドレス信
号を複数種類の変換方法で変換するアドレス変換手段
と、該アドレス変換手段における複数種類の変換方法の
うちの１つを選択し決定する変換方法決定手段とを具備
することを特徴とする情報保護機能付き不揮発性半導体
記憶装置。
【請求項２】前記アドレス変換手段は、外部アドレス
信号と内部アドレス信号との間に設けられた複数のスイ
ッチ手段と、該複数のスイッチ手段の接続を制御するこ
とにより外部アドレス信号と内部アドレス信号との対応
関係を複数種類設定する手段とを有することを特徴とす
る請求項１記載の情報保護機能付き不揮発性半導体記憶
装置。
【請求項３】前記変換方法決定手段は、当該半導体記
憶装置の使用者によって与えられる情報によって前記ア
ドレス変換手段における複数種類の変換方法のうちの１
つを選択して決定するものであることを特徴とする請求
項１または２記載の情報保護機能付き不揮発性半導体記
憶装置。
【請求項４】前記変換方法決定手段は、アドレス変換
手段における複数種類の変換方法のうちの１つを選択し
て決定した後、その決定した結果を格納する揮発性の記
憶手段を有することを特徴とする請求項１〜３のいずれ
か１項に記載の情報保護機能付き不揮発性半導体記憶装
置。
【請求項５】複数のワード線と、該複数のワード線に
交差して設けられた複数のビット線と、該ワード線と該
ビット線の各交点に設けられた不揮発性メモリセルから
なるメモリセルアレーを有し、入力アドレス信号の組合
せによって特定のワード線を選択するように構成された
不揮発性半導体記憶装置において、入力データ列の配列
を複数種類のデータ配列変換方法で変換して前記メモリ
セルアレーに格納するデータ配列変換手段と、前記メモ
リセルアレーから読み出したデータ列をデータ格納時と
は逆のデータ配列変換方法で変換して出力するデータ配
列逆変換手段と、前記複数種類のデータ配列変換方法の
うちの１つを選択し決定するデータ配列変換方法決定手
段とを具備することを特徴とする情報保護機能付き不揮
発性半導体記憶装置。
【請求項６】半導体記憶装置の使用者によって与えら
れる前記情報は、該情報を入力するモードであることを
指定する指定手段と、該指定手段によって該情報が入力
されるモードであることが指定された場合、アドレスピ
ンまたは入出力データピンからのデータを該情報として
入力することを特徴とする請求項１〜５のいずれか１項
に記載の情報保護機能付き不揮発性半導体記憶装置。
【請求項７】前記不揮発性半導体記憶装置は、パッケ
ージに封入された複数の半導体記憶装置を搭載したメモ
リカードであることを特徴とする請求項１〜６のいずれ
か１項に記載の情報保護機能付き不揮発性半導体記憶装
置。
【請求項８】前記パッケージに封入された半導体記憶
装置各々は、請求項１〜６のいずれか１項に記載の不揮
発性半導体記憶装置であることを特徴とする請求項７記
載の情報保護機能付き不揮発性半導体記憶装置。
【請求項９】半導体記憶装置の使用者によって与えら
れる前記情報は、ソフトウエアのＩＤ番号であり、当該
半導体記憶装置の使用開始時に該ＩＤ番号が自動的に半
導体記憶装置に与えられる手段をさらに有することを特
徴とする請求項１〜８のいずれか１項に記載の情報保護
機能付き不揮発性半導体記憶装置。
【請求項１０】半導体記憶装置の使用者によって与え
られる前記情報は、半導体記憶装置の使用者の指紋，言
葉，声紋、または脳波を検知することによって得られる
情報であることを特徴とする請求項１〜９のいずれか１
項に記載の情報保護機能付き不揮発性半導体記憶装置。