KR20020001379A - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR20020001379A
KR20020001379A KR1020000036054A KR20000036054A KR20020001379A KR 20020001379 A KR20020001379 A KR 20020001379A KR 1020000036054 A KR1020000036054 A KR 1020000036054A KR 20000036054 A KR20000036054 A KR 20000036054A KR 20020001379 A KR20020001379 A KR 20020001379A
Authority
KR
South Korea
Prior art keywords
film
capacitor
dielectric
semiconductor device
manufacturing
Prior art date
Application number
KR1020000036054A
Other languages
English (en)
Other versions
KR100680464B1 (ko
Inventor
길덕신
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036054A priority Critical patent/KR100680464B1/ko
Publication of KR20020001379A publication Critical patent/KR20020001379A/ko
Application granted granted Critical
Publication of KR100680464B1 publication Critical patent/KR100680464B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 하부 전극을 형성한 후 제 1 유전체막 및 제 2 유전체막을 순서적으로 형성하되, 제 1 유전체막과 제 2 유전체막은 동일한 물질로 형성하고 상부 전극을 형성함으로써 다성분계 산화물을 유전체막으로 적용할 때 하부 전극의 영향을 받지 않아 조성을 화학 양론적 조성에서 벗어나지 않게 제어할 수 있어 유전체막의 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 하부 전극을 형성한 후 유전체막을 형성하기 전에 유전체막과 동일한 물질로 또하나의 유전체막을 형성하고 상부 전극을 형성함으로써 다성분계 산화물을 유전체막으로 적용할 때 하부 전극의 영향을 받지 않아 조성을 화학 양론적 조성에서 벗어나지 않게 제어할 수 있어 유전체막의 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
FeRAM 소자 및 1G bit DRAM급 이상의 메모리 반도체 소자에서 캐패시터의 유전체막의 형성 방법으로 사용되는 유기금속 화학 기상 증착법은 매우 중요한 기술 중의 하나이다. 그러나 이 방법은 기본적으로 화학 반응에 의하여 이루어지기 때문에 하부 전극의 영향을 민감하게 받는다. 특히 고유전체막으로 가장 관심을 받고 있는 BST막, PZT막등과 같이 다성분계로 이루어진 산화물 박막의 경우는 더욱더 하부 기판의 영향을 민감하게 받는다.
종래의 캐패시터 제조 공정에서 BST막, PZT막등의 유전체막을 형성하기 위하여 사용하고 있는 CVD 방법은 하부 전극에 따른 민감한 영향 때문에 화학 양론적 조성(Stoichiometrical Composition)이 잘맞는 박막을 형성하기가 어렵다. 따라서 조성 변화에 따른 특성의 변화가 민감한 BST막, PZT막등의 다성분계 산화물을 CVD 방법으로 형성하여 DRAM 또는 FeRAM의 캐패시터로 적용하는데 한계가 있다.
본 발명은 다성분계 산화물 유전체막을 형성할 때 하부 전극의 영향을 받지 않아 유전체막의 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 다성분계 산화물 유전체막의 조성을 화학 양론적 조성에서 벗어나지 않게 제어함으로써 다성분계 산화물 유전체막을 용이하게 형성할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다.
본 발명에서는 하부 전극을 형성한 후 유전체막으로 BST막등과 같은 다성분계 산화물을 화학적 방법에 의하여 형성할 경우, 각 원소들의 하부 전극에 대한 반응성의 차이를 줄이고, 조성이 화학 양론적 조성에서 벗어나는 것을 막기 위하여 유전체막과 동일한 구조 및 성분을 갖는 BST막을 하부 전극의 영향을 받지 않는 스퍼터링 방법에 의하여 제 2 유전체막 형성전에 형성한다.
제 2 유전체막을 형성하기 전에 형성되고 제 2 유전체막과 동일한 구조 및 성분을 갖는 제 1 유전체막은 제 2 유전체막을 형성할 때 시드층으로 작용함으로써 화학 양론적 조성이 잘 맞는 신뢰성 있는 BST막 또는 PZT막을 형성할 수 있어 고집적 DRAM 소자 및 FeRAM 소자를 제조할 수 있다.
또한, 본 발명에서는 페로브스카이트형 구조를 갖는 산화물 유전체막을 시드층으로 적용함으로써 고유전체막의 하부 전극으로 많이 사용되고 있는 Pt막, Ir막과 같은 하부 전극의 영향을 줄이면서 증착되는 박막내 성분들이 시드층에 대한 반응성을 자기 조절함으로써 조성이 스스로 조절되는 박막을 얻을 수 있다.
도 1(a) 내지 도 1(c)은 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 절연막
13 : 플러그 14 : 오믹 콘택층
15 : 확산 방지막 16 : 산화막
17 : 제 1 도전층 18 : 제 1 유전체막
19 : 제 2 유전체막 20 : 제 2 도전층
본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 제 1 도전층을 형성한 후 패터닝하여 하부 전극을 형성하는 단계와, 상기 하부 전극을 포함한 전체 구조 상부에 제 1 유전체막을 형성하고 열처리 공정을 실시한 후 제 2 유전체막을 형성하되, 상기 제 1 유전체막 및 제 2 유전체막은 동일한 물질로 형성하는 단계와, 전체 구조 상부에 제 2 도전층을 형성한 후 패터닝하여 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 실린더형 캐패시터의 제조 방법을 예를들어 설명한다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 절연막 (12)을 형성한 후 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀 내부가 플러그(13), 오믹 콘택층(14) 및 확산 방지막(15)이 적층되어 매립되도록 한다. 플러그(13)로는 폴리실리콘막을 사용하고, 확산 방지막(15)으로는 TiN막을 주로 사용한다. 전체 구조 상부에 산화막(16)을 형성한 후 소정 영역을 식각하여 콘택홀 부분이 노출되도록 패터닝한다. 전체 구조 상부에 제 1 도전층(17)을 형성한 후 패터닝하여 하부 전극을 형성한다. 제 1 도전층(17)으로는 Pt막, Ru막, Ir막과 같이 전기 전도성을 갖는 금속막 또는 SrRu03막, BaRu03막, (Ba, Sr)Ru03막, LaNi03막, LaSrCo03막 등의 페로브스카이트 구조를 갖는 산화물 전도체를 스퍼터링 방법, CVD 방법, 레이져 어블레이션 방법(LASER ablation), 열증착 방법(Thermal Evaporation)을 이용하여 형성한다.
도 1(b)를 참조하면, 산화막(16)을 제거한 후 전체 구조 상부에 제 1 유전체막(18)을 형성한다. 제 1 유전체막(18)을 결정화시키기 위해 600∼800℃의 온도에서 열처리 공정을 실시한 후 제 2 유전체막(19)을 형성한다. 제 1 유전체막(18)은 50∼100Å의 두께로 형성하며, 제 2 유전체막(19)은 200∼500Å의 두께로 형성한다. 제 1 유전체막(18)은 제 2 유전체막(19)으로 BST막등의 다성분계 산화물을 유기 화학 증착법과 같은 화학적 방법에 의하여 형성할 경우 각 원소들의 하부 전극에 대한 반응성의 차이를 줄이고, 조성이 화학 양론적 조성에서 벗어나는 것을 막기 위하여 제 2 유전체막(19)과 동일 구조 및 성분의 BST막등의 다성분계 산화물을 기판의 영향을 받지 않는 스퍼터링 방법에 의하여 형성하는 것이다. 따라서, 제 1 유전체막(18)은 제 2 유전체막 (19)과 같은 성분의 물질로 형성한다. 예를 들어 제 2 유전체막(19)은 SrTi03막, BaTi03막, (Ba, Sr)Ti03막등의 산화물 유전체 또는 SrBi2(Ta, Nb)209막, PbTi03막, Pb(Zr, Ti)03막등의 강유전체를 스퍼터링 방법, CVD 방법, 레이져 어블레이션법(LASER ablation), 열층착법(Thermal Evaporation)을 이용하여 형성하기 때문에 제 1 유전체막(18)도 이와 동일한 구조 및 성분의 물질로 형성한다.
도 1(c)를 참조하면, 전체 구조 상부에 제 2 도전층(20)을 형성한 후 패터닝하여 상부 전극을 형성한다. 제 2 도전층(20)은 Pt막, Ir막, Ru막등의 금속 또는 SrRu03막, BaRu03막, (Ba, Sr)Ru03막, LaNi03막, LaSrCo03막등의 페로브스카이트 구조를 갖는 산화물 전도체로 형성한다.
상술한 바와 같이 본 발명에 의하면 FeRAM 및 DRAM 소자의 캐패시터 제조 공정에서 유전체막으로 사용되는 다성분계 산화물 박막의 조성을 화학 양론적 조성에서 벗어나지 않게 제어함으로써 조성이 잘 맞지 않는 BST막 또는 PZT막을 유기화학 증착법에 의해 제조할 수 있어 특성이 우수한 산화물 유전체막을 형성할 수 있다.

Claims (12)

  1. 소정의 구조가 형성된 반도체 기판 상부에 제 1 도전층을 형성한 후 패터닝하여 하부 전극을 형성하는 단계와,
    전체 구조 상부에 제 1 유전체막을 형성하고 열처리 공정을 실시한 후 제 2 유전체막을 형성하는 단계와,
    전체 구조 상부에 제 2 도전층을 형성한 후 패터닝하여 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 도전층은 Pt막, Ru막, Ir막, SrRu03막, BaRu03막, (Ba, Sr)Ru03막, LaNi03막 및 LaSrCo03막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 도전층은 스퍼터링 방법, CVD 방법, 레이져 어블레이션 방법 및 열증착 방법중 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 제 1 유전체막은 SrTi03막, BaTi03막, (Ba, Sr)Ti03막, SrBi2(Ta, Nb)209막, PbTi03막 및 Pb(Zr, Ti)03막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 제 1 유전체막은 스퍼터링 방법, CVD 방법, 레이져 어블레이션법, 열층착 방법중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 1 항에 있어서, 상기 제 1 유전체막은 50 내지 100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 1 항에 있어서, 상기 열처리 공정은 600 내지 800℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1 항에 있어서, 상기 제 2 유전체막은 SrTi03막, BaTi03막, (Ba, Sr)Ti03막, SrBi2(Ta, Nb)209막, PbTi03막 및 Pb(Zr, Ti)03막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 1 항 또는 제 8 항에 있어서, 상기 제 2 유전체막은 스퍼터링 방법, CVD 방법, 레이져 어블레이션법, 열층착 방법중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 1 항에 있어서, 상기 제 2 유전체막은 200 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1 항에 있어서, 상기 제 1 유전체막은 상기 제 2 유전체막과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  12. 제 1 항에 있어서, 상기 제 2 도전층은 Pt막, Ir막, Ru막, SrRu03막, BaRu03막, (Ba, Sr)Ru03막, LaNi03막 및 LaSrCo03막중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR1020000036054A 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법 KR100680464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036054A KR100680464B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036054A KR100680464B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020001379A true KR20020001379A (ko) 2002-01-09
KR100680464B1 KR100680464B1 (ko) 2007-02-08

Family

ID=19674494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036054A KR100680464B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100680464B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875663B1 (ko) * 2002-06-29 2008-12-24 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190025B1 (ko) * 1996-03-07 1999-06-01 윤종용 반도체장치의 커패시터 형성방법
CA2265824C (en) * 1996-09-12 2004-11-09 Merck & Co., Inc. Antifungal combination therapy
KR100243275B1 (ko) * 1996-12-31 2000-02-01 윤종용 반도체장치의 커패시터 및 그 제조방법
KR100425827B1 (ko) * 1996-12-31 2004-06-04 주식회사 하이닉스반도체 반도체소자의캐패시터제조방법
KR100269332B1 (ko) * 1998-07-07 2000-10-16 윤종용 반도체장치의 커패시터 및 그 제조방법
KR100518518B1 (ko) * 1998-07-16 2006-04-28 삼성전자주식회사 반도체장치의 커패시터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875663B1 (ko) * 2002-06-29 2008-12-24 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR100680464B1 (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
KR100335977B1 (ko) 반도체 장치의 제조방법
KR100436059B1 (ko) 강유전체 캐패시터 형성 방법
KR20030025671A (ko) 커패시터의 제조방법
KR100680464B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR100422594B1 (ko) 반도체 소자의 커패시터 및 제조방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
KR100349687B1 (ko) 강유전체 캐패시터 및 그의 제조 방법
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
US6218231B1 (en) Methods for fabricating high dielectric capacitors of semiconductor devices
KR100475024B1 (ko) 반도체소자의캐패시터형성방법
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100284077B1 (ko) 강유전체막을 구비하는 반도체소자 및 그 제조방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR20010061110A (ko) 비휘발성 강유전체 메모리 소자의 제조 방법
KR100321691B1 (ko) 백금전극을가진반도체소자의캐패시터형성방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100448235B1 (ko) 강유전체 캐패시터의 제조방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100680491B1 (ko) 커패시터 제조 방법
KR20000042388A (ko) 반도체 소자의 강유전체 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee