KR20020001160A - Method for forming gate oxide of semiconductor device - Google Patents
Method for forming gate oxide of semiconductor device Download PDFInfo
- Publication number
- KR20020001160A KR20020001160A KR1020000035402A KR20000035402A KR20020001160A KR 20020001160 A KR20020001160 A KR 20020001160A KR 1020000035402 A KR1020000035402 A KR 1020000035402A KR 20000035402 A KR20000035402 A KR 20000035402A KR 20020001160 A KR20020001160 A KR 20020001160A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- pad oxide
- semiconductor substrate
- layer
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 78
- 238000005530 etching Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000280 densification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀더 구체적으로는 반도체 장치의 게이트 산화막 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gate oxide film of a semiconductor device.
반도체 소자에서 활성 영역 및 비활성 영역을 한정하기 위해 소자분리막을 형성한다. 소자분리막을 형성하는 방법으로는 LOCOS(local oxidation of silicon) 공정 및 얕은 트렌치 소자분리(shallow trench isolation; STI)공정이 사용되며, 최근에는 반도체 소자의 고집적화되어 디자인 룰이 감소하면서 트렌치 소자분리 공정이 주로 사용되고 있다.An isolation layer is formed to define an active region and an inactive region in a semiconductor device. Local isolation of silicon (LOCOS) and shallow trench isolation (STI) processes are used to form the device isolation layer. Recently, the trench isolation process is performed due to the high integration of semiconductor devices and the reduction of design rules. Mainly used.
트렌치 소자분리막은 반도체 기판을 식각하여 트렌치를 형성한 후 트렌치 내부를 절연막으로 채우는 방법으로 형성된다. 트렌치 소자분리막을 형성한 후 게이트 산화막을 형성할 때까지 여러 번의 열산화 공정 및 식각 공정을 거치게 되는데, 이러한 산화 및 식각 공정은 소자의 특성을 저하시키는 원인이 된다. 즉, 여러 번의 식각 공정은 트렌치 소자분리막의 가장자리에 덴트(dent) 현상을 유발하고, 산화 공정은 트렌치 내벽을 산화시켜 반도체 기판에 응력을 가하고 이로 인해 기판 결함을 발생시킨다.The trench isolation layer is formed by etching a semiconductor substrate to form a trench, and then filling the trench with an insulating layer. After forming the trench isolation layer, a plurality of thermal oxidation and etching processes are performed until the gate oxide layer is formed. Such oxidation and etching processes cause deterioration of device characteristics. That is, several etching processes cause a dent phenomenon at the edge of the trench isolation layer, and an oxidation process oxidizes the trench inner wall to stress the semiconductor substrate, thereby generating a substrate defect.
이하, 도 1을 참조하여 종래 기술의 문제점을 설명한다.Hereinafter, the problems of the prior art will be described with reference to FIG. 1.
도 1a 내지 도 1h는 종래 기술에 의한 게이트 산화막의 형성 방법을 설명하기 위한 단면도들이다.1A to 1H are cross-sectional views illustrating a method of forming a gate oxide film according to the prior art.
도 1a 및 도 1b를 참조하면, 반도체 기판(10)에 패드 산화막(12) 및 실리콘 질화막(13)을 차례로 형성한다. 포토레지스트 패턴을 식각 마스크로 트렌치 형성 영역의 실리콘 질화막(13) 및 패드 산화막(12)을 차례로 건식 식각하여 반도체 기판(10)의 소정 영역을 노출시킨다. 포토레지스트 패턴을 제거한 후 실리콘 질화막 패턴을 식각 마스크로 반도체 기판(10)을 건식 식각하여 트렌치(15)를 형성한다.1A and 1B, a pad oxide film 12 and a silicon nitride film 13 are sequentially formed on the semiconductor substrate 10. The silicon nitride film 13 and the pad oxide film 12 in the trench formation region are sequentially dry-etched using the photoresist pattern as an etching mask to expose a predetermined region of the semiconductor substrate 10. After removing the photoresist pattern, the trench 15 is formed by dry etching the semiconductor substrate 10 using the silicon nitride film pattern as an etching mask.
도 1c 및 도 1d를 참조하면, 트렌치(15) 내측벽에 열산화막(16)을 형성한다. 열산화막(16)이 형성된 결과물 전면에 CVD 산화막(17)을 형성한 후 CMP(chemical mechanical polishing) 공정으로 실리콘 질화막(13)이 노출될 때까지 평탄화 식각한다.1C and 1D, a thermal oxide layer 16 is formed on the inner wall of the trench 15. After the CVD oxide film 17 is formed on the entire surface of the resultant thermal oxide film 16, the planarization etching is performed until the silicon nitride film 13 is exposed by a chemical mechanical polishing (CMP) process.
도 1e를 참조하면, 실리콘 질화막(13) 및 패드 산화막(12)을 습식 식각으로 제거하면 트렌치 소자분리막(17a)이 형성된다. 이때, 패드 산화막(12)을 식각하는 공정이 과다하게 진행되면, 트렌치(15) 내측벽에 형성된 열산화막(16)의 상부가 식각되어 활성 영역과 트렌치 소자분리막(17a)의 경계 부분이 움푹 파이는 덴트(dent) 현상이 발생하게 된다(19).Referring to FIG. 1E, when the silicon nitride layer 13 and the pad oxide layer 12 are removed by wet etching, a trench isolation layer 17a is formed. At this time, when the process of etching the pad oxide film 12 is excessively performed, the upper portion of the thermal oxide film 16 formed on the inner wall of the trench 15 is etched to pit the boundary between the active region and the trench isolation layer 17a. The dent phenomenon occurs (19).
도 1f 및 도 1g를 참조하면, 트렌치 소자분리막(17a)이 형성된 반도체 기판(10) 전면에 희생 산화막(20)을 형성한다. 희생 산화막(20)이 형성된 반도체 기판(10) 전면에 웰 형성, 채널 정지층 형성 및 문턱 전압 조절 등을 위한 이온 주입 공정을 실시한다. 이때, 희생 산화막(20)은 반도체 기판(10)에 이온 주입으로 인한 데미지(damage)가 가해지는 것을 감소시키는 버퍼(buffer)층 역할을 한다.1F and 1G, the sacrificial oxide film 20 is formed on the entire surface of the semiconductor substrate 10 on which the trench device isolation layer 17a is formed. An ion implantation process is performed on the entire surface of the semiconductor substrate 10 on which the sacrificial oxide film 20 is formed to form a well, a channel stop layer, and adjust a threshold voltage. In this case, the sacrificial oxide layer 20 serves as a buffer layer to reduce damage caused by ion implantation to the semiconductor substrate 10.
이온 주입 공정이 끝나면, 습식 식각으로 희생 산화막(20)을 제거한다. 이때, 패드 산화막(12) 식각에서 덴트 현상이 발생한 부분(19)은 희생 산화막(20)을 식각할 때 추가 식각되므로 초기에 비해 덴트 현상이 더욱 심해지게 된다(19a).After the ion implantation process, the sacrificial oxide film 20 is removed by wet etching. In this case, the portion 19 where the dent phenomenon occurs in the pad oxide layer 12 is additionally etched when the sacrificial oxide layer 20 is etched, so that the dent phenomenon becomes more severe than the initial stage (19a).
도 1h를 참조하면, 반도체 기판(10) 전면에 게이트 산화막(22)을 형성한다. 이때, 덴트 현상이 심화된 부분(19a)에서는 반도체 기판(10)의 모서리 부분이 돌출된 프로파일을 갖게 되며, 이에 따라 게이트 산화막(22)도 동일한 프로파일을 갖게된다. 이와 같은 부분에 게이트 전극이 형성되면, 동일한 전압이 인가되었을 때 다른 부위에 비해 더 큰 전계가 형성되므로 다른 게이트 전극들에 비해 빨리 턴온(turn on)되는 현상이 발생하게 된다.Referring to FIG. 1H, a gate oxide film 22 is formed over the semiconductor substrate 10. At this time, in the portion 19a where the dent phenomenon is intensified, the edge portion of the semiconductor substrate 10 has a protruding profile, and thus the gate oxide layer 22 also has the same profile. When the gate electrode is formed in such a portion, when the same voltage is applied, a larger electric field is formed compared to other portions, so that the gate electrode is turned on faster than other gate electrodes.
또한, 트렌치 소자분리막(17)을 형성한 후 여러 번의 산화 공정을 거치게 되면서, 트렌치(15) 내측벽을 이루는 실리콘이 산화되는 현상이 발생한다. 트렌치(15) 내측벽이 산화되면 부피 팽창으로 인한 압축 응력이 발생하여 실리콘 기판(10)에 결함이 발생하게 된다.In addition, as the trench isolation layer 17 is formed and subjected to several oxidation processes, silicon constituting the inner wall of the trench 15 is oxidized. When the inner wall of the trench 15 is oxidized, compressive stress due to volume expansion occurs to cause defects in the silicon substrate 10.
이를 해결하기 위해 최근에는 트렌치 내측벽에 실리콘 질화막 라이너(liner)을 형성하여 트렌치 내측벽이 산화되는 것을 방지하는 방법을 사용하고 있다. 그러나, 여러 번의 산화 공정이 반복되면 산소 기체들이 실리콘 질화막을 뚫고 트렌치 내벽으로 확산하게 된다. 실제 0.15 ㎛ 급의 소자에서는 트렌치 내부에 실리콘 질화막 라이너를 형성한 경우에도 실리콘 기판에 가해진 응력에 기인한 것으로 보이는 리텐션 타임(retention time) 특성의 열화가 관찰되고 있다.In order to solve this problem, recently, a silicon nitride film liner is formed on the inner wall of the trench to prevent the trench inner wall from being oxidized. However, after several oxidation processes, oxygen gases diffuse through the silicon nitride film and diffuse into the trench inner wall. In fact, in the device of the 0.15 탆 class, even when a silicon nitride film liner is formed inside the trench, deterioration of retention time characteristics, which may be attributed to the stress applied to the silicon substrate, have been observed.
따라서, 반도체 기판에 가해지는 응력을 감소시키기 위해서는 응력을 유발시키는 원인이 되는 산화 공정을 감소시키는 것이 요구되고 있다.Therefore, in order to reduce the stress applied to the semiconductor substrate, it is required to reduce the oxidation process that causes the stress.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, 트렌치 소자분리막을 형성한 후 게이트 산화막을 형성하는 공정에서 산화 공정의 회수를 최소화할 수 있는 반도체 장치의 제조 방법을 제공하는 데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems, and an object thereof is to provide a method of manufacturing a semiconductor device capable of minimizing the number of oxidation processes in a process of forming a gate device after forming a trench isolation layer. have.
도 1a 내지 도 1h는 종래 기술에 의한 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.1A to 1H are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.
도 2a 내지 도 2g는 본 발명의 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10, 100 : 반도체 기판 12, 102 : 패드 산화막10, 100: semiconductor substrate 12, 102: pad oxide film
13, 103 : 실리콘 질화막 15, 105 : 트렌치13, 103: silicon nitride film 15, 105: trench
16, 106 : 열산화막 17, 107 : 절연막16, 106: thermal oxide film 17, 107: insulating film
17a, 107a : 소자분리막 20 : 희생 산화막17a, 107a: device isolation film 20: sacrificial oxide film
22, 102a : 게이트 산화막 112 : 질화물22, 102a: gate oxide film 112: nitride
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 제조 방법은, 반도체 기판에 패드 산화막을 형성하는 단계; 상기 패드 산화막 상에 실리콘 질화막을 형성하는 단계; 패터닝 공정으로 상기 실리콘 질화막, 상기 패드 산화막 및 상기 반도체 기판을 차례로 건식 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내측벽 및 바닥에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 상기 트렌치 내부를 채우는 소자분리막을 형성하는 단계; 상기 반도체 기판 상에 잔류하는 상기 실리콘 질화막을 제거하여 상기 패드 산화막을 노출시키는 단계; 상기 패드 산화막을 버퍼층으로 하여 상기 반도체 기판 전면에 이온을 주입하는 단계; 및 상기 이온 주입으로 인해 상기 패드 산화막에 형성된 결함을 제거하는 단계를 포함하는 것을 특징으로 한다.According to the present invention for achieving the above object, a manufacturing method of a semiconductor device comprises the steps of: forming a pad oxide film on a semiconductor substrate; Forming a silicon nitride film on the pad oxide film; Forming a trench by dry etching the silicon nitride film, the pad oxide film, and the semiconductor substrate in sequence by a patterning process; Forming a thermal oxide film on the inner walls and the bottom of the trench; Forming an isolation layer filling the inside of the trench in which the thermal oxide film is formed; Removing the silicon nitride film remaining on the semiconductor substrate to expose the pad oxide film; Implanting ions into the entire surface of the semiconductor substrate using the pad oxide layer as a buffer layer; And removing a defect formed in the pad oxide layer due to the ion implantation.
본 발명의 바람직한 실시예에 의하면, 상기 패드 산화막에 형성된 결함을 제거하는 단계는 N2O 또는 N0 기체를 사용하되 상기 패드 산화막의 결함 부위를 국부적으로 질화시키되, 상기 기체들이 상기 산화막을 통하여 상기 반도체 기판으로 확산되지 못하도록 낮은 온도와 낮은 기체 농도 하에서 실시하는 것이 적합하다.According to a preferred embodiment of the present invention, the step of removing the defects formed in the pad oxide layer may be performed by using N 2 O or NO gas, but locally nitriding a defect portion of the pad oxide layer, wherein the gases are formed through the semiconductor layer. It is suitable to carry out under low temperatures and low gas concentrations to prevent diffusion into the substrate.
또한, 상기 패드 산화막에 형성된 결함을 제거하는 단계는 ALD(atomic layer deposition) 공정에 의하여 상기 패드 산화막 상에 실리콘 질화막 또는 실리콘 산화막을 형성하는 것이 바람직하다.In addition, the step of removing the defect formed in the pad oxide film may be to form a silicon nitride film or a silicon oxide film on the pad oxide film by an ALD (atomic layer deposition) process.
(실시예)(Example)
이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 2.
도 2a 내지 도 2g는 본 발명의 실시예에 의한 게이트 산화막의 형성 방법을 설명하기 위한 단면도들이다.2A to 2G are cross-sectional views illustrating a method of forming a gate oxide film according to an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(100) 전면에 패드 산화막(102) 및 실리콘 질화막(103)을 차례로 형성한다. 패드 산화막(102)은 실리콘 질화막(103)이 반도체 기판(100)에 형성될 때 반도체 기판(100)에 가해지는 응력을 완화시키기 위한 버퍼층으로 사용되고, 실리콘 질화막(103)은 트렌치를 형성하기 위한 식각 공정시 식각 마스크로 사용된다. 패드 산화막(102)은 산소 기체를 주입한 후 열처리하는 건식 산화 공정으로 형성하고, 20 내지 100 Å의 두께로 형성하는 것이 바람직하다. 또한, 실리콘 질화막(103)은 LPCVD(low pressure chemical vapor deposition) 공정으로 형성하고, 1000 Å 정도의 두께로 형성하는 것이 바람직하다.Referring to FIG. 2A, a pad oxide film 102 and a silicon nitride film 103 are sequentially formed on the entire surface of the semiconductor substrate 100. The pad oxide film 102 is used as a buffer layer to relieve stress applied to the semiconductor substrate 100 when the silicon nitride film 103 is formed on the semiconductor substrate 100, and the silicon nitride film 103 is etched to form trenches. It is used as an etching mask in the process. The pad oxide film 102 is preferably formed by a dry oxidation process in which oxygen gas is injected and then heat treated, and formed to a thickness of 20 to 100 kPa. In addition, the silicon nitride film 103 is formed by a low pressure chemical vapor deposition (LPCVD) process, and is preferably formed to a thickness of about 1000 GPa.
도 2b를 참조하면, 도면에는 도시하지 않았지만, 실리콘 질화막(103) 상에 트렌치 영역을 정의하는 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각 마스크로 실리콘 질화막(103) 및 패드 산화막(102)을 차례로 식각하여 반도체 기판(100)의 소정 영역을 노출시킨다. 포토레지스트 패턴을 산소 플라즈마 애싱(O2 plasma ashing) 공정에 의하여 제거한다. 패터닝된 실리콘 질화막(103) 및 패드 산화막(102)을 식각 마스크로 반도체 기판(100)을 건식 식각하여 트렌치(105)를 형성한다.Referring to FIG. 2B, a photoresist pattern defining a trench region is formed on the silicon nitride film 103 although not shown in the drawing. The silicon nitride film 103 and the pad oxide film 102 are sequentially etched using the photoresist pattern as an etching mask to expose a predetermined region of the semiconductor substrate 100. The photoresist pattern is removed by an oxygen plasma ashing process. The trench 105 is formed by dry etching the semiconductor substrate 100 using the patterned silicon nitride film 103 and the pad oxide film 102 as an etching mask.
도 2c 및 2d를 참조하면, 트렌치(105)를 형성하기 위한 식각 공정에 의해 반도체 기판(100)에 생성된 결함을 제거하기 위하여 트렌치(100) 내측벽 및 바닥에열산화막(106)을 형성한다. 열산화막(106)이 형성된 결과물 전면에 트렌치(105) 내부를 채우도록 CVD 산화막(107)을 형성한다.Referring to FIGS. 2C and 2D, a thermal oxide film 106 is formed on the inner wall and the bottom of the trench 100 to remove defects generated in the semiconductor substrate 100 by an etching process for forming the trench 105. . The CVD oxide film 107 is formed to fill the trench 105 in the entire surface of the resultant product on which the thermal oxide film 106 is formed.
후속 공정으로 진행되는 습식 식각에 대한 CVD 산화막(107)의 내성을 증가시키기 위하여 치밀화(densification) 공정을 실시한다. 치밀화 공정은 불활성 기체 분위기에서 1000 ℃ 정도의 고온으로 1 시간 정도 열처리하여 진행하는 것이 바람직하다. 치밀화 공정이 종료된 후, 실리콘 질화막(103)이 노출되도록 반도체 기판(100) 전면을 CMP(chemical mechanical polishing) 공정에 의해 평탄화 식각하여A densification process is performed to increase the resistance of the CVD oxide film 107 to wet etching that proceeds to subsequent processes. The densification step is preferably carried out by heat treatment for about 1 hour at a high temperature of about 1000 ℃ in an inert gas atmosphere. After the densification process is completed, the entire surface of the semiconductor substrate 100 is planarized by a CMP (chemical mechanical polishing) process so as to expose the silicon nitride film 103.
도 2e를 참조하면, 반도체 기판(100)에 잔류하는 실리콘 질화막(103)을 습식 식각으로 제거하여 패드 산화막(102)을 노출시킨다. 실리콘 질화막(103)은 예를 들어, 인산 용액을 사용하여 제거한다. 그러면, 트렌치 소자분리막(107a)이 형성된다.Referring to FIG. 2E, the silicon nitride film 103 remaining on the semiconductor substrate 100 is removed by wet etching to expose the pad oxide film 102. The silicon nitride film 103 is removed using, for example, a phosphoric acid solution. As a result, a trench isolation layer 107a is formed.
도 2f를 참조하면, 패드 산화막(102)이 노출된 반도체 기판(100)의 전면에 웰 형성, 채널 정치층 형성 및 문턱 전압 조절을 위한 이온 주입 공정을 실시한다. 이때, 반도체 기판(100) 상에 남아있는 패드 산화막(102)이 이온 주입시 반도체 기판(100)에 가해지는 충격을 완화시켜주는 버퍼(buffer)층의 역할을 한다.Referring to FIG. 2F, an ion implantation process is performed on the entire surface of the semiconductor substrate 100 where the pad oxide layer 102 is exposed to form a well, a channel standing layer, and a threshold voltage. In this case, the pad oxide layer 102 remaining on the semiconductor substrate 100 serves as a buffer layer to mitigate the impact applied to the semiconductor substrate 100 during ion implantation.
도 2g를 참조하면, 이온 주입 공정이 완료되면, 이온들과의 충돌로 인해 손상된 패드 산화막(102)의 결함 부위를 치유하기 위한 질화 공정을 진행한다. 질화 공정은 예를 들어, NO 또는 N2O 기체를 사용한다. 이때, 질소 기체가 패드산화막(102)을 통하여 반도체 기판(100)으로 확산하지 못하도록 낮은 온도와 낮은 기체 농도 하에서 질화 공정을 진행한다. 그러면, 실리콘 질화막을 제거하기 위한 식각 공정시 손상된 부분 및 이온 주입 공정에서 이온들과 충돌에 의해 파괴된 부분의 실리콘 입자들이 질소 기체들과 반응하게 되어 패드 산화막(102) 내에 국부적으로 질화물들(112)이 형성된다. 질화 공정에 의해 손상된 패드 산화막(102)의 결함이 치유되면, 게이트 산화막(102a)이 완성된다.Referring to FIG. 2G, when the ion implantation process is completed, a nitriding process is performed to heal the defect site of the pad oxide film 102 damaged by the collision with the ions. The nitriding process uses, for example, NO or N 2 O gas. In this case, the nitriding process is performed under low temperature and low gas concentration so that nitrogen gas does not diffuse into the semiconductor substrate 100 through the pad oxide film 102. Then, the silicon particles in the damaged portion during the etching process for removing the silicon nitride film and the portion destroyed by the collision with the ions in the ion implantation process react with the nitrogen gas, thereby locally forming the nitrides 112 in the pad oxide film 102. ) Is formed. When the defect of the pad oxide film 102 damaged by the nitriding process is cured, the gate oxide film 102a is completed.
본 발명의 또 다른 실시예에 의하면, 패드 산화막(102)의 손상된 부분을 치유하기 위하여 원자 한개 정도의 두께를 갖는 박막을 형성할 수 있는 ALD(atomic layer depostion) 공정을 사용할 수도 있다. 즉, ALD 장비를 사용하여 손상된 패드 산화막(102) 상에 ALD 실리콘 질화막 또는 ALD 실리콘 산화막을 형성한다. 그러면, 패드 산화막(102)의 손상된 부위가 실리콘 질화막 또는 실리콘 산화막에 의해 채워지게 되므로, 패드 산화막(102) 상에 형성된 결함을 제거할 수 있게 된다.According to another embodiment of the present invention, an ALD (atomic layer depostion) process that can form a thin film having a thickness of about one atom may be used to heal the damaged portion of the pad oxide film 102. That is, an ALD silicon nitride film or an ALD silicon oxide film is formed on the damaged pad oxide film 102 using ALD equipment. Then, since the damaged portion of the pad oxide film 102 is filled with the silicon nitride film or the silicon oxide film, defects formed on the pad oxide film 102 can be removed.
이와 같은 본 발명에 의하면, 반도체 기판(100)에 가해지는 응력을 완화시키기 위해 형성된 패드 산화막(102)의 결함을 제거하여 게이트 산화막(102a)으로 사용한다. 따라서, 종래 기술에 비해 패드 산화막을 습식 식각하는 공정, 희생 산화막을 형성하고 식각하는 공정 및 게이트 산화막을 형성하는 공정 등과 같은 여러 번의 식각 및 산화 공정 생략할 수 있게 된다. 결국, 종래 기술에서 과도한 식각에 의해 덴트 현상이 발생하고, 여러 번의 산화 공정에 의해 반도체 기판에 응력이 가해져 결함이 발생하는 것을 개선할 수 있게 된다.According to the present invention as described above, the defect of the pad oxide film 102 formed in order to alleviate the stress applied to the semiconductor substrate 100 is removed and used as the gate oxide film 102a. Therefore, compared to the prior art, a plurality of etching and oxidation processes, such as wet etching the pad oxide layer, forming and etching the sacrificial oxide layer, and forming the gate oxide layer, may be omitted. As a result, in the prior art, a dent phenomenon occurs due to excessive etching, and stresses are applied to the semiconductor substrate by several oxidation processes, thereby improving defects.
본 발명은 트렌치 소자분리막을 형성할 때 응력 완화용으로 형성하는 패드 산화막을 게이트 산화막으로 사용함으로써, 공정 단계를 단축시키는 효과가 있다.The present invention has the effect of shortening the process step by using the pad oxide film formed for stress relaxation when forming the trench isolation layer as a gate oxide film.
또한, 트렌치 소자분리막을 형성한 후 추가의 산화 및 식각 공정을 사용하지 않고 게이트 산화막을 형성할 수 있게 되므로, 트렌치 소자분리막의 가장자리에 덴트 현상이 발생하고 반도체 기판에 응력으로 인한 결함이 생성되는 것을 개선할 수 있다.In addition, since the gate oxide layer can be formed after the trench isolation layer is formed without using an additional oxidation and etching process, a dent phenomenon occurs at the edge of the trench isolation layer and a defect due to stress in the semiconductor substrate is generated. It can be improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035402A KR20020001160A (en) | 2000-06-26 | 2000-06-26 | Method for forming gate oxide of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035402A KR20020001160A (en) | 2000-06-26 | 2000-06-26 | Method for forming gate oxide of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020001160A true KR20020001160A (en) | 2002-01-09 |
Family
ID=19673976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000035402A KR20020001160A (en) | 2000-06-26 | 2000-06-26 | Method for forming gate oxide of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020001160A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609047B1 (en) * | 2004-10-30 | 2006-08-09 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
-
2000
- 2000-06-26 KR KR1020000035402A patent/KR20020001160A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609047B1 (en) * | 2004-10-30 | 2006-08-09 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100428768B1 (en) | Sti type semiconductor device and method of forming the same | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR100427782B1 (en) | Semiconductor device and manufacturing method therefor | |
| KR20010065186A (en) | Method of manufacturing a flash memory device | |
| KR20040005575A (en) | Semiconductor device and fabrication method therefor | |
| KR20000003352A (en) | Semiconductor device production method | |
| KR100381849B1 (en) | Trench isolation method | |
| KR20020001160A (en) | Method for forming gate oxide of semiconductor device | |
| KR100268907B1 (en) | Isolation film of semiconductor device and method for forming the same | |
| KR100532963B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100431065B1 (en) | Method of preventing bending of soi layer and semiconductor device formed by the same | |
| KR20080002613A (en) | Method for fabricating isolation layer of semiconductor device | |
| JP4170612B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100336567B1 (en) | Isolation method of semiconductor device | |
| KR20030027743A (en) | Semiconductor device | |
| KR100955677B1 (en) | Method for forming device isolation layer in semiconductor memory device | |
| KR100672769B1 (en) | Method for forming isolation in semiconductor device | |
| KR100545207B1 (en) | A method for isolating a semiconductor device | |
| KR100675879B1 (en) | Method for forming STI type Isolation layer of semiconductor device | |
| KR20000045299A (en) | Method for manufacturing semiconductor device | |
| KR20030088235A (en) | Method for forming isolation layer of semiconductor device | |
| JPH11297814A (en) | Semiconductor device and manufacture thereof | |
| KR20100011212A (en) | Method of forming a gate in semiconductor device | |
| KR20030052663A (en) | method for isolating semiconductor device | |
| KR20080002614A (en) | Method for fabricating isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |