KR20030052663A - method for isolating semiconductor device - Google Patents
method for isolating semiconductor device Download PDFInfo
- Publication number
- KR20030052663A KR20030052663A KR1020010082686A KR20010082686A KR20030052663A KR 20030052663 A KR20030052663 A KR 20030052663A KR 1020010082686 A KR1020010082686 A KR 1020010082686A KR 20010082686 A KR20010082686 A KR 20010082686A KR 20030052663 A KR20030052663 A KR 20030052663A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- oxide layer
- silicon nitride
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체소자의 분리 방법에 관한 것으로, 보다 상세하게는 기판의 분리영역에 STI(Shallow Trench Isolation) 공정을 적용하여 소자분리막을 형성할 수 있는 반도체소자의 분리 방법에 관한 것이다.The present invention relates to a method for separating a semiconductor device, and more particularly, to a method for separating a semiconductor device capable of forming a device isolation film by applying a shallow trench isolation (STI) process to a separation region of a substrate.
실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로분리하기 위한 소자 분리 영역을 포함한다. 상기 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문에 반도체 장치가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다.Semiconductor devices formed on silicon wafers include device isolation regions for electrically separating individual circuit patterns. The formation of the device isolation region is an initial step in all manufacturing steps, and depends on the size of the active area and the process margin of the post-process step. As the semiconductor device becomes highly integrated and miniaturized, the size of each individual device is increased. In addition to miniaturization, research on the reduction of device isolation regions is being actively conducted.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird's Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.In general, the Locos device isolation method widely used in the manufacture of semiconductor devices has the advantage of simple process, but in the case of highly integrated semiconductor devices of 256M DRAM or higher, the width of the device isolation region decreases due to the Bird's Beak. Punch-through and the thickness reduction of device isolation layers are reaching their limits.
이에따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트랜치를 이용한 소자 분리 방법, 예컨대 샬로우 트렌치 분리 방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.Accordingly, a device isolation method using a trench, such as a shallow trench isolation method (STI), has been proposed as a technique suitable for device isolation of highly integrated semiconductor devices.
도 1a 내지 도 1e는 종래기술에 따른 반도체소자의 분리 방법을 보인 공정순서도이다.1A to 1E are process flowcharts showing a method of separating a semiconductor device according to the prior art.
종래 기술에 따른 반도체 소자의 분리 방법은, 도 1a에 도시된 바와 같이, 소자영역(Ⅱ)과 분리영역(Ⅰ)이 정의된 반도체기판(100) 전면에 완충 역할을 하는 패드 산화막(102)과 산화를 억제하는 실리콘 질화막(104)을 차례로 형성한다.As shown in FIG. 1A, the semiconductor device isolation method according to the related art includes a pad oxide film 102 that acts as a buffer for the entire surface of the semiconductor substrate 100 in which the device region II and the isolation region I are defined. A silicon nitride film 104 that suppresses oxidation is formed in turn.
이어서, 상기 실리콘 질화막(104) 상에 감광막(photoresist)을 도포한 후, 노광 및 현상하여 분리영역(Ⅰ)을 노출시키는 감광막 패턴(미도시)을 형성한다.Subsequently, a photoresist is applied on the silicon nitride film 104, and then exposed and developed to form a photoresist pattern (not shown) exposing the separation region I.
그 다음, 도 1b에 도시된 바와 같이, 상기 감광막 패턴을 식각마스크로 하고, 상기 실리콘 질화막, 패드 산화막 및 기판의 소정 깊이만큼 식각하여 샬로우 트렌치(110)를 형성한다. 그리고 감광막 패턴을 제거한다.Next, as shown in FIG. 1B, the photoresist pattern is used as an etching mask, and the shallow trench 110 is formed by etching the silicon nitride layer, the pad oxide layer, and the substrate by a predetermined depth. Then, the photoresist pattern is removed.
이 후, 도 1c에 도시된 바와 같이, 트렌치 식각시 유발되는 표면 디펙트(defect)를 회복하고 트렌치 상단 가장자리 부위를 라운딩처리하기 위해, 트렌치(110)가 형성된 실리콘 기판(100)에 열산화 공정을 진행시키어 열산화막(111)을 형성한다. 점선 처리된 부분은 트렌치(110)를 도시한 것이다.Thereafter, as illustrated in FIG. 1C, a thermal oxidation process is performed on the silicon substrate 100 having the trench 110 formed thereon to recover the surface defects caused by the trench etching and to round the trench upper edge. To proceed to form a thermal oxide film 111. The dashed portion shows the trench 110.
이어서, 상기 열산화막(111)을 포함한 트렌치 내부를 매립하는 갭필옥사이드막(120)을 형성한 후, 도 1d에 도시된 바와 같이, 상기 갭필옥사이드막을 화학기계연마(Chemical Mechanical Polishing: 이하,CMP라 칭함)공정에 의해 식각하여 실리콘 질화막(104)이 노출되도록 평탄화한다.Subsequently, after the gap fill oxide film 120 is formed to fill the trench including the thermal oxide film 111, the gap fill oxide film is chemical mechanical polishing (CMP) as shown in FIG. 1D. By etching) to planarize the silicon nitride film 104 to be exposed.
그 다음, 도 1 e에 도시된 바와 같이, 잔류된 실리콘 질화막을 제거하고 나서, 도 1f에 도시된 바와 같이, 불산 등의 케미컬을 이용하여 상기 결과물을 습식 세정 처리한다. 이때, 상기 트렌치 (110) 내부에 잔류된 갭필옥사이드막이 소자분리막(120)이 된다.Then, as shown in FIG. 1E, the remaining silicon nitride film is removed, and then the resultant is subjected to wet cleaning using chemicals such as hydrofluoric acid as shown in FIG. 1F. In this case, the gap fill oxide film remaining in the trench 110 becomes the device isolation film 120.
그러나, 종래의 기술에서는 불산 등의 케미컬에 의한 습식 세정 공정 시, 소자분리막의 상단 가장자리 부위가 과다 식각되어 리세스(recess)되고 오히려 소자의 활성영역보다 표면이 낮게 됨으로써 소자의 비정상적인 동작을 유발하였다.However, in the prior art, during the wet cleaning process using a chemical such as hydrofluoric acid, the upper edge portion of the isolation layer is excessively etched and recessed, and the surface is lower than the active region of the device, thereby causing abnormal operation of the device. .
또한, 트렌치 라운딩처리를 위한 퍼니스(furnace)내에서 열산화 공정 진행시, 트렌치의 측면이 가장자리(edge)부분보다 산화가 더욱 빠르게 나타나므로 만족할 만한 라운드 형상을 가질 수 없는 문제점이 있었다.In addition, when a thermal oxidation process is performed in a furnace for trench rounding, oxidation occurs more quickly than an edge part, and thus there is a problem in that it cannot have a satisfactory round shape.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 트렌치 상단 가장자리 부위의 리세스를 해결하면서 라운드 형상을 가질 수 있는 반도체소자의 분리 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of separating a semiconductor device having a round shape while solving a recess in an upper edge portion of a trench.
도 1a 내지 도 1f는 종래 기술에 따른 반도체소자의 분리 방법을 보인 공정단면도.1A to 1F are cross-sectional views illustrating a method of separating a semiconductor device according to the related art.
도 2a 내지 도 2g 본 발명에 따른 반도체소자의 분리 방법을 보인 공정단면도.2A to 2G are cross-sectional views illustrating a method of separating a semiconductor device in accordance with the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
200. 반도체기판 202. 패드 산화막200. Semiconductor substrate 202. Pad oxide film
204. 실리콘 질화막 221. 절연 스페이서204. Silicon nitride film 221. Insulation spacer
210. 트렌치 211. 열산화막210.Trench 211. Thermal Oxidation
220, 224. 갭필옥사이드막 a. 열산화막220, 224. Gap Fill Oxide a. Thermal oxide
상기 목적을 달성하기 위한 본 발명의 반도체소자의 분리 방법은 소자의 분리영역이 정의된 반도체기판을 제공하는 단계와, 기판에 분리영역을 노출시키는 각각의 패드 산화막 및 실리콘 질화막을 형성하고 이를 이용하여 트렌치를 형성하는 단계와, 트렌치 측벽에 절연 스페이서를 형성하는 단계와, 절연 스페이서를 포함한 트렌치 내부에 열처리를 진행하여 실리콘 질화막 가장자리 부분에 버즈비크 형상의 열산화막을 형성하는 단계와, 열산화막을 포함한 트렌치 내부를 채우는 갭필옥사이드막을 형성하는 단계를 포함한 것을 특징으로 한다.The semiconductor device separation method of the present invention for achieving the above object is to provide a semiconductor substrate having a region defined by the separation of the device, and to form a pad oxide film and silicon nitride film to expose the separation region on the substrate and using Forming a trench, forming an insulating spacer on the sidewalls of the trench, and performing a heat treatment inside the trench including the insulating spacer to form a thermal oxide film having a Buzzbee shape at the edge of the silicon nitride film, and a thermal oxide film. And forming a gap fill oxide film filling the inside of the trench.
상기 절연 스페이서는 트렌치를 포함한 기판 상에 HDP 산화막을 증착한 후, 상기 HDP 산화막을 연마하여 형성하는 것을 특징으로 한다.The insulating spacer is formed by depositing an HDP oxide film on a substrate including a trench, and then polishing the HDP oxide film.
또한, 상기 열처리 공정은 산소 분위기 하에서 진행하며, 1100℃의 온도를 유지하는 것을 특징으로 한다.In addition, the heat treatment process is performed under an oxygen atmosphere, characterized in that to maintain a temperature of 1100 ℃.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명에 따른 반도체소자의 분리 방법을 보인 공정단면도이다.2A to 2G are cross-sectional views illustrating a method of separating a semiconductor device in accordance with the present invention.
본 발명의 반도체장치의 분리 방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체기판(200) 전면에 열산화 공정에 의해 완충역할을 하는 패드산화막(202)을 형성하고 나서 상기 패드 산화막(202) 상에 화학기상증착 공정에 의해 산화되지 않는 실리콘 질화막(204)을 차례로 형성한다. 상기 반도체기판(200)은 소자영역(Ⅳ)과 분리영역(Ⅲ)이 정의되어져 있다.In the method of separating a semiconductor device of the present invention, as shown in FIG. 2A, first, a pad oxide film 202 that functions as a buffer by a thermal oxidation process is formed on an entire surface of a semiconductor substrate 200, and then the pad oxide film 202 is formed. The silicon nitride film 204 which is not oxidized by the chemical vapor deposition process is formed in order on (). In the semiconductor substrate 200, an element region IV and an isolation region III are defined.
이어서, 상기 실리콘 질화막(204) 상에 감광막을 도포하고 노광 및 현상하여 소자영역(Ⅳ)을 덮고 분리영역(Ⅲ)을 노출시키는 감광막 패턴(미도시)을 형성한다.Subsequently, a photoresist film is coated on the silicon nitride film 204, and the photoresist film is exposed and developed to form a photoresist pattern (not shown) covering the device region IV and exposing the isolation region III.
그 다음, 도 2b에 도시된 바와 같이, 상기 감광막 등을 이용하여 상기 실리콘 질화막, 패드 산화막 및 기판의 소정 깊이까지 건식 식각하여 분리영역(Ⅲ)에 샬로우 트렌치(210)를 형성한다.Next, as illustrated in FIG. 2B, the shallow trench 210 is formed in the isolation region III by dry etching to a predetermined depth of the silicon nitride layer, the pad oxide layer, and the substrate using the photosensitive layer.
이어서, 상기 트렌치(210)가 형성된 기판에 열산화 공정을 진행하여 트렌치 측면 및 바닥면에 열산화막(211)을 형성한다. 이때, 상기 열산화 공정은 퍼니스 내에서 진행되며, 트렌치의 측면이 가장자리부분보다 산화가 더욱 빠르게 나타나므로 라운딩 효과가 미비하다.Subsequently, a thermal oxidation process is performed on the substrate on which the trench 210 is formed to form a thermal oxide film 211 on side and bottom surfaces of the trench. At this time, the thermal oxidation process is performed in the furnace, and the rounding effect is inferior since the side surface of the trench appears to be oxidized faster than the edge portion.
그 다음, 상기 열산화막(211)을 포함한 기판 상에 400∼600Å두께로 제 1갭필옥사이드막(220)을 증착하고 나서, 도 2c에 도시된 바와 같이, 상기 제 1갭필옥사이드막을 스페이서 에치(spacer etch)하여 열산화막(211)을 포함한 트렌치(210) 측벽에 절연 스페이서(221)을 형성한다. 이때, 상기 제 1갭필옥사이드막(220)으로는 HDP(High Density Plasma) 산화막을 이용한다.Next, the first gap fill oxide film 220 is deposited to a thickness of 400 to 600 kPa on the substrate including the thermal oxide film 211, and then, as shown in FIG. 2C, the first gap fill oxide film is spacer-etched. By etching, the insulating spacer 221 is formed on the sidewall of the trench 210 including the thermal oxide film 211. In this case, an HDP (High Density Plasma) oxide film is used as the first gap fill oxide film 220.
이 후, 도 2d에 도시된 바와 같이, 산소분위기 하에, 상기 절연 스페이서가 형성된 결과물에 1100℃의 온도로 열처리(230)를 진행하여 절연 스페이서(221)의 가장자리 부분이 산화한다.( 도면부호 222) 즉, 트렌치 내부에 실리콘 산화막 성분인 절연 스페이서에 있어서, 산소와 실리콘 성분이 서로 반응하여 산화할 수 있는 가장 가까운 부분은 가장자리 부분이다. 또한, 실리콘 질화막 하부가 버즈비크(bird`s beak)모양으로 라운딩이 형성되는데, 이 당시 성장된 산화막은 열산화막으로 식각비가 상당히 낮기 때문에 후속의 습식 케미컬에 의해 제거가 용이하지 않으며 아울러 절연 스페이서도 열처리 공정 중 식각비가 낮아진다.After that, as shown in FIG. 2D, the edge of the insulating spacer 221 is oxidized by performing a heat treatment 230 at a temperature of 1100 ° C. on the resultant product in which the insulating spacer is formed. In other words, in the insulating spacer which is a silicon oxide film component in the trench, the closest portion where oxygen and the silicon component can react with each other to oxidize is an edge portion. In addition, the lower part of the silicon nitride layer is rounded to form a bird's beak. At this time, the grown oxide layer is a thermal oxide layer, and since the etching ratio is very low, it is not easy to be removed by subsequent wet chemicals. The etching ratio is lowered during the heat treatment process.
이어서, 도 2e에 도시된 바와 같이, 열처리 공정이 진행된 결과물 상에 제 2갭필옥사이드막(224)을 증착한 후, 도 2f에 도시된 바와 같이, 상기 제 2갭필옥사이드막에 CMP처리하여 평탄화시킨다. 이때, 상기 제 2갭필옥사이드막(224)으로는 HDP 산화막을 이용한다.Subsequently, as illustrated in FIG. 2E, the second gap fill oxide film 224 is deposited on the resultant heat treatment process, and then, as illustrated in FIG. 2F, the second gap fill oxide film is flattened by CMP treatment. . In this case, an HDP oxide film is used as the second gap fill oxide film 224.
그 다음, 도 2g에 도시된 바와 같이, 실리콘 질화막을 제거한다. 이때, 상기 트렌치 양측 부위에는 상기 열처리 공정에 의해 버즈비크 모양으로 산화가 일어나서 열산화막(a)이 두껍게 형성되어 있으므로, 후속 습식 세정 공정에서 실리콘 산화막 성분이 어느 정도 제거된다할지라도 리세스가 발생되지 않는다.Then, as shown in Fig. 2G, the silicon nitride film is removed. At this time, since the thermal oxidation film (a) is formed thick in the burrs beak shape by the heat treatment process at both sides of the trench, no recess is generated even if the silicon oxide film component is removed to some extent in the subsequent wet cleaning process. Do not.
또한, 상기 트렌치 내부에 잔류된 열산화막, 절연 스페이서 및 제 2갭필옥사이드막은 소자분리막이 된다.In addition, the thermal oxide film, the insulating spacer, and the second gap fill oxide film remaining in the trench become an isolation layer.
이 후, 상기 결과물에 불산 등의 케미컬에 의해 습식 세정 처리한다.Thereafter, the resultant is subjected to a wet cleaning treatment with chemicals such as hydrofluoric acid.
그 다음, 도면에 도시되지 않았지만, 상기 세정 공정이 완료된 기판 상에 게이트 형성용 다결정 실리콘층을 증착한 후, 포토리소그라피 공정에 의해 상기 다결정 실리콘층을 식각하여 게이트를 형성한다.Subsequently, although not shown in the drawing, the polycrystalline silicon layer for gate formation is deposited on the substrate on which the cleaning process is completed, and then the polycrystalline silicon layer is etched by a photolithography process to form a gate.
이상에서와 같이, 본 발명의 방법에서는 상기 트렌치 양측 부위에는 상기 열처리 공정에 의해 버즈비크 모양의 열산화막이 두껍게 형성되어 있으므로, 후속 습식 세정 공정에서 실리콘 산화막 성분이 어느 정도 제거된다할지라도 리세스가 발생되지 않는다.As described above, in the method of the present invention, since the thermal oxidation film having a buzz beak is formed thickly in the trench on both sides of the trench, even if the silicon oxide film component is removed to some extent in the subsequent wet cleaning process, the recess is formed. It does not occur.
따라서, 샬로우 트렌치 구조 상 발생되는 소자의 비정상적인 동작을 제거하여 전기적 특성을 개선할 수 있다.Therefore, it is possible to remove the abnormal operation of the device generated on the shallow trench structure to improve the electrical characteristics.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010082686A KR20030052663A (en) | 2001-12-21 | 2001-12-21 | method for isolating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010082686A KR20030052663A (en) | 2001-12-21 | 2001-12-21 | method for isolating semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030052663A true KR20030052663A (en) | 2003-06-27 |
Family
ID=29577416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010082686A KR20030052663A (en) | 2001-12-21 | 2001-12-21 | method for isolating semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030052663A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100677766B1 (en) * | 2003-11-28 | 2007-02-05 | 주식회사 하이닉스반도체 | Semiconductor device with trench type isolation and method for making the same |
CN112086352A (en) * | 2020-08-06 | 2020-12-15 | 北京烁科精微电子装备有限公司 | Process for growing oxidation isolation layer by using Locos and preparing IGBT chip |
KR20220116097A (en) * | 2021-02-12 | 2022-08-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Nano-fet semiconductor device and method of forming |
-
2001
- 2001-12-21 KR KR1020010082686A patent/KR20030052663A/en not_active Application Discontinuation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100677766B1 (en) * | 2003-11-28 | 2007-02-05 | 주식회사 하이닉스반도체 | Semiconductor device with trench type isolation and method for making the same |
US7528052B2 (en) | 2003-11-28 | 2009-05-05 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with trench isolation structure |
US7902628B2 (en) | 2003-11-28 | 2011-03-08 | Hynix Semiconductor Inc. | Semiconductor device with trench isolation structure |
CN112086352A (en) * | 2020-08-06 | 2020-12-15 | 北京烁科精微电子装备有限公司 | Process for growing oxidation isolation layer by using Locos and preparing IGBT chip |
CN112086352B (en) * | 2020-08-06 | 2024-02-20 | 北京晶亦精微科技股份有限公司 | Technology for growing oxidation isolation layer and preparing IGBT chip by using Locos |
KR20220116097A (en) * | 2021-02-12 | 2022-08-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Nano-fet semiconductor device and method of forming |
TWI815159B (en) * | 2021-02-12 | 2023-09-11 | 台灣積體電路製造股份有限公司 | Semiconductor device, transistor and method of forming semiconductor device |
US12040382B2 (en) | 2021-02-12 | 2024-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a nano-FET semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
US7763523B2 (en) | Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer | |
KR100224700B1 (en) | Isolation method of semiconductor device | |
KR20010029799A (en) | Process for manufacturing semiconductor device | |
US6548373B2 (en) | Method for forming shallow trench isolation structure | |
KR20010046153A (en) | Method of manufacturing trench type isolation layer in semiconductor device | |
KR20030052663A (en) | method for isolating semiconductor device | |
KR100475025B1 (en) | Forming method for field oxide of semiconductor device | |
JP3844896B2 (en) | Semiconductor device isolation structure and method of forming the same | |
US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
KR100548571B1 (en) | Method for fabricating isolation layer of semiconductor device | |
KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
KR100521449B1 (en) | Isolation Layer of Semiconductor Device and manufacturing process thereof | |
KR100419873B1 (en) | method for isolating semiconductor device | |
KR20050012652A (en) | Method for forming element isolation layer of semiconductor device | |
KR101059810B1 (en) | Method of manufacturing semiconductor device | |
KR20040105980A (en) | The method for forming shallow trench isolation in semiconductor device | |
KR20020001353A (en) | manufacturing method of semiconductor device with shallow trench | |
KR20050118489A (en) | Method for isolation in semiconductor device | |
KR20080062560A (en) | Method for forming isolation to semiconductor device | |
KR20010066342A (en) | A method for forming a field oxide of a semiconductor device | |
KR20030057886A (en) | Method of forming a isolation layer in semiconductor device | |
KR19990055757A (en) | Device Separating Method of Semiconductor Device | |
KR20040001224A (en) | Method for manufacturing isolation layer in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |