JP4170612B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4170612B2 JP4170612B2 JP2001297040A JP2001297040A JP4170612B2 JP 4170612 B2 JP4170612 B2 JP 4170612B2 JP 2001297040 A JP2001297040 A JP 2001297040A JP 2001297040 A JP2001297040 A JP 2001297040A JP 4170612 B2 JP4170612 B2 JP 4170612B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- nitrogen
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、シリコン窒化膜からなる部材を含む半導体装置およびその製造方法に係わり、特にシリコン窒化膜からなる部材の側面におけるエッチングレートをシリコン酸化膜のエッチングレートよりも遅くなるように制御した半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、LSIにおいては、集積度を高めるために、多層配線が多く用いられている。この種の多層配線においては、集積度の高い配線を実現するために、上下に隣接する配線層のみでなく、2層以上離れた層を直接接続する技術が用いられている。
【0003】
このとき、2層以上離れた配線を接続するプラグと、2層以上離れた配線間に存在する配線(中間配線)とは絶縁されている必要がある。このため、2層以上離れた層を直接接続する多層配線においては、層間の合わせずれによって上記プラグが埋め込まれた接続孔が中間配線にかからないように、通常、十分な余裕をとった設計がなされている。
【0004】
一方、近年、さらなる高集積度の配線を形成するために、配線に対して自己整合的にプラグを形成する方法(SAC(Self-Aligned Contact)プロセス)が行われている。この方法を以下図5に従って説明する。
【0005】
まず、図5(a)に示すように、第1の配線81上に第1の層間絶縁膜としてのシリコン酸化膜82を形成し、その後シリコン窒化膜82上に第2の配線83および第1のシリコン窒化膜84を形成する。
【0006】
次に、図5(b)に示すように、第2の配線83および第1のシリコン窒化膜84の側壁に第2のシリコン窒化膜(側壁絶縁膜)85を形成し、続いて第2の層間絶縁膜としてのシリコン酸化膜86を全面に堆積し、その後シリコン酸化膜86上にフォトレジストからなるコンタクトパターン87を形成する。
【0007】
その後、RIE(Reactive Ion Etching)法を用い、シリコン酸化物のエッチングレートがシリコン窒化物のそれよりも速くなる条件で、図5(c)に示すように、コンタクトパターン87をマスクにして、シリコン酸化膜86,81をシリコン窒化膜84,85に対して選択的にエッチングし、第1の配線81に達する接続孔88を自己整合的に開口する。
【0008】
その後、図5(d)に示すように、コンタクトパターン87を剥離する。
【0009】
次に、図5(e)に示すように、第3の配線、および第3の配線と第1の配線81を接続するプラグ(第3の配線・プラグ)89となる金属膜を、接続孔88の内部およびシリコン酸化膜86上に堆積し、その後上記金属膜をパターニングすることで、第3の配線・プラグ89を形成する。
【0010】
このような方法によれば、図5(c)のエッチング工程において、シリコン窒化膜84,85が第2の配線83のマスクとして働いているので、コンタクトパターン87がずれても第2の配線83はエッチングされない。したがって、接続孔88と第2の配線83との間に余裕を持たせる必要がない。すなわち、図に示した2つの第2の配線83の間の距離を広くする必要はない。
【0011】
第2の配線83を被覆するシリコン窒化膜85の成膜方法としては、CVD法特にLP−CVD法が好ましい。シリコン窒化物を堆積する方法としては他に、PE−CVD法も一般的であるが、第2の配線83の側面における段差被覆性の点でLP−CVD法に大きく劣る。
【0012】
しかし、通常のSiH2 Cl2 (DCS)とNH3 を原料ガスとして用いるLP−CVD法では、700℃以上の高温熱工程を必要とする。このため、これ以前に形成する配線材料はAlなどの低融点の材料では無く、W等の高融点の材料が必要とされる。
【0013】
さらに、700℃以上の高温熱工程においては、図6に示すように、バリアメタル膜94で第1の配線81を構成する金属と不純物拡散層90との反応を防止することができないため、不純物拡散層90と第1の配線81との間のコンタクト抵抗上昇や、リーク電流増大などの問題が生じる。なお、図6において、91はシリコン基板、92は素子分離絶縁膜(STI)、93は層間絶縁膜、94はバリアメタル膜をそれぞれ示している。
【0014】
これらの問題を解決するために、原料ガスとしてSi2 Cl6 (HCD)を用いることが提案されている。このガス系を用いれば、650℃以下の成膜温度でも、シリコン窒化膜を堆積することができる。
【0015】
しかし、原料ガスとしてHCDを用いてLP−CVD法により形成したシリコン窒化膜は、LSIの製造工程において多用されるHFを含む液(HF溶液)によるエッチングレートが速い。
【0016】
そのため、例えば図5(c)の工程後に行う、HF溶液による自然酸化膜の除去工程において、シリコン窒化膜84,85がエッチングされ、シリコン窒化膜84,85の薄膜化もしくは消滅が生じる。その結果、第3の配線・プラグ89と第2の配線83との間の絶縁を保つことが困難になるという問題が生じる。
【0017】
【発明が解決しようとする課題】
上述の如く、従来のSACプロセスにおいては、段差被覆性、成膜温度の観点から、配線を覆うシリコン窒化膜の形成方法として、原料ガスとしてHCDを用いたLP−CVD法が採用されている。
【0018】
この種の方法で形成されたシリコン窒化膜は、自然酸化膜の除去に用いるHF溶液によるエッチングレートが速い。そのため、側壁絶縁膜としてのシリコン窒化膜が露出した状態で、自然酸化膜の除去を行う工程で、シリコン窒化膜の薄膜化もしくは消滅が生じる。その結果、第1の配線と第3の配線とを繋げるプラグと、第2の配線との間の絶縁を保つことが困難になるという問題が生じている。
【0019】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、HFによる薄膜化や消滅を防止できる、シリコン窒化膜からなる絶縁部材を備えた半導体装置およびその製造方法を提供することにある。
【0020】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【0021】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、基板と、前記基板上に形成され、側面の少なくとも一部が露出し、シリコン窒化膜からなる部材であって、該部材を前記側面を含む表面層と該表面層よりも深い層との二つに分けた場合、前記表面層における窒素の体積密度が深さ方向に分布を有し、かつ前記表面層よりも深い層における窒素の体積密度が深さ方向に実質的に一定であり、かつ前記表面層における窒素の体積密度から、前記表面層よりも深い層における窒素の体積密度を引いて得られる、前記表面層における窒素の体積密度分布を、前記表面層の深さ方向に積分して得られる前記表面層の面密度が、1×1014cm-2以上5×1015cm-2以下である部材とを備え、前記シリコン窒化膜からなる部材は、700℃以下の成膜温度で、ヘキサクロロジシランガスとNH 3 ガスを用いてLP−CVD法で形成されたものであることを特徴とする。
【0022】
本発明によれば、シリコン酸化膜からなる部材の側面の露出部分の窒素密度を1×1014cm-2以上5×1015cm-2以下に設定することにより、上記露出分におけるHFによるエッチング耐性を高くでき、これによりHFによる薄膜化や消滅を防止できる、シリコン窒化膜からなる部材を備えた半導体装置およびその製造方法を実現できるようになる。
【0023】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【0024】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態(以下、実施形態という)を説明する。
【0025】
(第1の実施形態)
HCDをシリコンのソースとして625℃のLP−CVD法で堆積したシリコン窒化膜を、HFを0.25%含む液でウエットエッチングした場合、シリコン窒化膜のエッチングレートは、堆積直後では熱酸化で形成されたシリコン酸化膜のそれとほぼ等しく、また900℃、20秒のN2 中RTAを行った後でも熱酸化膜に対するエッチングレート比は、0.45倍程度である。
【0026】
しかしながら、発明者等の実験によれば、上記シリコン窒化膜に所定量の窒素を導入することにより、エッチングレートを十分に低下させることが可能であることが明らかになった。
【0027】
図1は、HCDとNH3 ガスを用いて625℃のLP−CVD法で堆積したシリコン窒化膜に窒素イオンを注入し、900℃、20秒のN2 中RTAを施して得られたサンプルを0.25%HF水溶液でエッチングした場合の、窒素イオンのドーズ量とシリコン窒化膜のエッチングレートとの関係を示す図である。参考のため、図1には、窒素イオンを導入していないシリコン窒化膜のエッチングレートも載せてある。
【0028】
図1から分かるように、面密度で1×1014以上5×1015cm-2以下の窒素濃度になるように窒素イオンを注入すると、エッチングレートは遅くなる。1×1016cm-2の窒素濃度でエッチングレートは逆に早くなっているが、これは物理的なストレスによりシリコン窒化膜の構造が乱されたためと解釈される。
【0029】
しかし、イオン注入法を用いた場合、窒素イオンの指向性が極めて高いため、シリコン窒化膜の側面には窒素を効率よく導入することができない。また、シリコン窒化膜に物理的なダメージを与えやすい。側壁部分に効率よく窒素を導入するためには、指向性の低い窒素を含む粒子を用いることが必要である。
【0030】
このような指向性の低い窒素を含む粒子を用い、シリコン窒化膜の側面表面に窒素を効率よく導入する方法として、窒素を含むプラズマを用いる方法が考えられる。
【0031】
例えば、図5(a)〜図5(d)に示したのと同様の方法で、接続孔88を開口した後、図2に示すように、例えば、100mTorr程度の圧力下でN2 またはNH3 などの窒素を含むガスに500W程度の高周波を印加して発生させた窒素を含むプラズマ1中に、シリコン窒化膜85が形成された基板を曝する。
【0032】
これにより、シリコン窒化膜85の露出した側面には、イオン注入では困難である、窒素濃度が1×1014〜5×1015cm-2という高濃度窒素層2を形成することができる。高濃度窒素層2はシリコン窒化膜85の露出した上面にも形成される。また、図において、3は上記プラズマ処理によりシリコン酸化膜82の上面表面および側壁表面(接続孔側面)に形成された高濃度窒素層3(表面層)を示している。
【0033】
高濃度窒素層2よりも下の部分のシリコン窒化膜85の深さ方向の窒素濃度(cm-3)はほぼ一定となりる。何故なら、高濃度窒素層2よりも下の部分のシリコン窒化膜85には、プラズマドーピングによる窒素添加がほとんど無く、シリコン窒化膜本来が持っている窒素しか実質的に無いからである。
【0034】
また、高濃度窒素層2よりも下の部分のシリコン窒化膜85には、プラズマドーピングによる窒素添加がほとんどないことから、高濃度窒素層2よりも下の部分のシリコン窒化膜85の窒素濃度(cm-3)は、高濃度窒素層2のそれよりも低くなる。
【0035】
すなわち、本実施形態の方法を用いると、高濃度窒素層2が形成されたシリコン窒化膜85(シリコン窒化膜からなる部材)を高濃度窒素層2とそれよりも深い層との二つに分けた場合、高濃度窒素層2における窒素の体積密度が深さ方向に分布を有し、かつ高濃度窒素層2よりも深い層における窒素の体積密度が深さ方向に実質的に一定であり、かつ高濃度窒素層2における窒素の体積密度から、高濃度窒素層2よりも深い層における窒素の体積密度を引いて得られる、高濃度窒素層2における窒素の体積密度分布を、高濃度窒素層2の深さ方向に積分して得られる高濃度窒素層2の面密度が、1×1014cm-2以上5×1015cm-2以下となることが分かった。
【0036】
高濃度窒素層2を形成した後、必要に応じて600℃程度の比較的低い温度で30分〜60分程度の加熱を行うか、あるいは800℃程度の温度で20〜30秒程度の短時間の加熱を行うことで、更に効率よく窒素を導入することができるようになる。
【0037】
かくして本実施形態によれば、窒素プラズマ処理によりシリコン窒化膜85の露出面に高濃度窒素層2を形成することにより、例えば自然酸化膜等の除去を目的とする洗浄を行うために、HFを用いたウエットエッチングを行っても、第2の配線83の側壁を覆うシリコン窒化膜85の薄膜化を防止でき、第3の配線・プラグ89と第2の配線83との間の絶縁を保つことができるようになる。
【0038】
(第2の実施形態)
図3および図4は、本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図である。
【0039】
まず、図3(a)に示すように、シリコン基板21上にSiO2 などからなる厚さ5nm程度のゲート絶縁膜22、シリコンまたはシリコンゲルマニウムからなる厚さ70nmの半導体膜にB、As、P等の導電性不純物を1×1020cm-3以上添加してなる低抵抗の半導体膜23、厚さ5nm程度の薄いW窒化膜24、W膜25、厚さ200nm程度のシリコン窒化膜26を順次形成し、その後シリコン窒化膜26上にゲートパターンを有するフォトレジストパターン27を形成する。シリコン基板21の代わりに、SOI基板や、シリコンゲルマを含む基板を用いても良い。半導体膜23の結晶構造は例えば多結晶である。
【0040】
次に、図3(b)に示すように、フォトレジストパターン27をマスクにしてしシリコン窒化膜26をRIE法にてエッチングし、フォトレジストパターン27のパターンをシリコン窒化膜26に転写する。この結果、シリコン窒化膜26からなるハードマスクが得られる。
【0041】
次に、図3(c)に示すように、フォトレジストパターン27を剥離した後、100mTorr程度の圧力下でN2 またはNH3 などの窒素を含むガスに500W程度の高周波を印加して発生させた窒素を含むプラズマ中に、シリコン窒化膜26が形成されたシリコン基板21を曝し、シリコン窒化膜26の表面に面密度で1×1014〜5×1015cm-2の窒素濃度を有する高濃度窒素層28を形成する。高濃度窒素層28が形成されていない部分のシリコン窒化膜26の窒素濃度は1×1014よりも低い値となる。
【0042】
このとき、同時にW膜25の表面にも高濃度窒素層29が形成されるが、高濃度窒素層29はこの後行われるRIE等の工程に影響を与えずに同工程時に除去される。
【0043】
高濃度窒素層28,29の形成後、必要に応じて、600℃程度の比較的低い温度で30分〜60分程度の加熱を行うか、あるいは800℃程度の温度で20〜30秒程度の短時間の加熱を行うことで、更に効率よく窒素を導入することができる。
【0044】
次に、図3(d)に示すように、表面に高濃度窒素層28が形成されたシリコン窒化膜26(ハードマスク)をマスクにして、W膜25、W窒化膜24および半導体膜23をRIE法によりエッチングし、W膜25、W窒化膜24および半導体膜23からなるゲート電極30を形成する。このとき、W膜25の表面に形成された高濃度窒素層29は除去される。
【0045】
次に、例えば特開昭59−132136に開示されている方法を用いて、H2 とH2 Oの混合雰囲気中で800℃程度の加熱処理を行い、図3(e)に示すように、W膜25およびW窒化膜24を酸化せずに半導体膜23の側面(ゲート側壁)を酸化し、酸化膜31を形成する。このようにゲート側壁を酸化し、ゲート絶縁膜22に接する部分の酸化膜厚を厚くすることにより、ゲート絶縁膜22の信頼性を向上することができる。
【0046】
次に、図4(f)に示すように、ゲート電極30等をマスクにして不純物イオンを基板表面に注入し、ソース・ドレインエクステンションを構成する不純物拡散層32を自己整合的に形成する。
【0047】
図3(c)から図4(f)に至る全ての工程において、HFを含む溶液でウェットエッチングあるいはウェットクリーニングを行っても、高濃度窒素層29が形成されているので、ハードマスク26の厚さや幅が減ることは無い。
【0048】
次に、図4(g)に示すように、ゲート電極30等を含むゲート部を覆うように厚さ50nm程度のシリコン窒化膜33を全面に堆積する。
【0049】
次に、図4(h)に示すように、シリコン窒化膜33の全面をRIE法にてエッチングし、ゲート電極30およびシリコン窒化膜26の側壁にシリコン窒化膜33を選択的に残置させる。このとき、シリコン窒化膜(ハードマスク)26の上面に形成された高濃度窒素層28は除去される。
【0050】
次に、図4(i)に示すように、100mTorr程度の圧力下でN2 またはNH3 などの窒素を含むガスに500W程度の高周波を印加して発生させた窒素を含むプラズマに曝し、シリコン窒化膜(ゲート側壁絶縁膜)33およびシリコン窒化膜26(ハードマスク)の表面に面密度で1×1014〜5×1015cm-2の窒素濃度を有する高濃度窒素層34を形成する。
【0051】
高濃度窒素層34の形成後、必要に応じて、後600℃程度の比較的低い温度で30分〜60分程度の加熱を行うか、あるいは800℃程度の温度で20秒〜30秒程度の短時間の加熱を行うことで、更に効率よく窒素を導入することができる。
【0052】
この後、HFを含む溶液によるウェットエッチングあるいはウェットクリーニングを行う工程が続くが、シリコン窒化膜(ゲート側壁絶縁膜)35およびシリコン窒化膜(ハードマスク)26はそれらの表面に形成された高濃度窒素層34によって薄膜化や消滅が防止され、その結果としてゲート電極30と次工程で形成するソース/ドレイン電極との絶縁を保つことができるようになる。
【0053】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、SACプロセスやゲートプロセス中に使用するシリコン窒化膜の場合について説明したが、他のプロセス中に使用するシリコン窒化膜に対しても本発明は適用可能である。また、シリコン窒化膜の成膜温度は、700℃以下の低温であることが好ましい。このような低温の成膜温度は、原料ガスとしてHCDを用いたLP−CVD法を用いることにより容易に実現できる。
【0054】
また、上記実施形態では、シリコン窒化膜からなる絶縁部材の露出した側面に所定量の窒素を導入する方法として、窒素を含むプラズマ中に曝す方法、すなわち窒素の運動量分布が異方的にならないような環境下に、シリコン窒化膜からなる絶縁部材を曝したが、他の方法を用いて導入して良い。例えば斜めイオン注入を用いた方法が可能である。
【0055】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0056】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【0057】
【発明の効果】
以上詳説したように本発明によれば、HFによる薄膜化や消滅を防止できる、シリコン窒化膜からなる絶縁部材を備えた半導体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図1】HCDとNH3 ガスを用いてLP−CVD法で堆積したシリコン窒化膜に窒素イオンを注入し、RTAを施して得られたサンプルをHF水溶液でエッチングした場合の窒素イオンのドーズ量とエッチングレートとの関係を示す図
【図2】本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図
【図3】本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図
【図4】図3に続く同半導体装置の製造工程を示す断面図
【図5】従来のSACプロセスを示す断面図
【図6】従来の問題点を説明するための断面図
【符号の説明】
1…窒素を含むプラズマ
2,3…高濃度窒素層
21…シリコン基板
22…ゲート絶縁膜
23…低抵抗の半導体膜
24…W窒化膜
25…W膜
26…シリコン窒化膜(ハードマスク)
27…フォトレジストパターン
28,29…高濃度窒素層
30…ゲート電極
31…酸化膜
32…不純物拡散層
33…シリコン窒化膜(ゲート側壁絶縁膜)
34…高濃度窒素層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a member made of a silicon nitride film and a method for manufacturing the same, and more particularly, a semiconductor device in which an etching rate on a side surface of a member made of a silicon nitride film is controlled to be slower than an etching rate of a silicon oxide film. And a manufacturing method thereof.
[0002]
[Prior art]
In recent years, multi-layer wiring is often used in LSIs to increase the degree of integration. In this type of multilayer wiring, in order to realize wiring with a high degree of integration, a technique for directly connecting not only the wiring layers adjacent to each other up and down but also two or more layers apart is used.
[0003]
At this time, the plug that connects wirings separated by two or more layers and the wiring (intermediate wiring) existing between the wirings separated by two or more layers must be insulated. For this reason, multilayer wiring that directly connects two or more layers is usually designed with a sufficient margin so that the connection hole in which the plug is embedded does not reach the intermediate wiring due to misalignment between the layers. ing.
[0004]
On the other hand, in recent years, a method (SAC (Self-Aligned Contact) process) in which a plug is formed in a self-aligned manner with respect to the wiring has been performed in order to form a wiring with a higher degree of integration. This method will be described below with reference to FIG.
[0005]
First, as shown in FIG. 5A, a
[0006]
Next, as shown in FIG. 5B, a second silicon nitride film (sidewall insulating film) 85 is formed on the side walls of the
[0007]
Thereafter, using the RIE (Reactive Ion Etching) method, the silicon oxide etching rate is faster than that of silicon nitride, and the
[0008]
Thereafter, as shown in FIG. 5D, the
[0009]
Next, as shown in FIG. 5E, a metal film that becomes the third wiring and a plug (third wiring / plug) 89 that connects the third wiring and the
[0010]
According to such a method, since the
[0011]
As a method for forming the
[0012]
However, the LP-CVD method using ordinary SiH 2 Cl 2 (DCS) and NH 3 as source gases requires a high-temperature heat process of 700 ° C. or higher. For this reason, the wiring material formed before this is not a low melting point material such as Al, but a high melting point material such as W is required.
[0013]
Furthermore, in the high-temperature heat process at 700 ° C. or higher, as shown in FIG. 6, the reaction between the metal constituting the
[0014]
In order to solve these problems, it has been proposed to use Si 2 Cl 6 (HCD) as a source gas. If this gas system is used, a silicon nitride film can be deposited even at a film forming temperature of 650 ° C. or lower.
[0015]
However, a silicon nitride film formed by LP-CVD using HCD as a source gas has a high etching rate with a liquid containing HF (HF solution) frequently used in the LSI manufacturing process.
[0016]
Therefore, for example, in the step of removing the natural oxide film with the HF solution performed after the step of FIG. 5C, the
[0017]
[Problems to be solved by the invention]
As described above, in the conventional SAC process, the LP-CVD method using HCD as the source gas is employed as a method for forming the silicon nitride film covering the wiring from the viewpoint of step coverage and film formation temperature.
[0018]
The silicon nitride film formed by this kind of method has a high etching rate with the HF solution used for removing the natural oxide film. Therefore, the silicon nitride film is thinned or disappeared in the process of removing the natural oxide film with the silicon nitride film as the sidewall insulating film exposed. As a result, there arises a problem that it is difficult to maintain insulation between the plug that connects the first wiring and the third wiring and the second wiring.
[0019]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device including an insulating member made of a silicon nitride film, which can prevent thinning and disappearance due to HF, and a method for manufacturing the same. There is to do.
[0020]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
[0021]
That is, in order to achieve the above object, a semiconductor device according to the present invention includes a substrate and a member formed on the substrate, at least a part of the side surface of which is exposed, and formed of a silicon nitride film. When the surface layer including the side surface and the layer deeper than the surface layer are divided into two, the volume density of nitrogen in the surface layer has a distribution in the depth direction, and the layer deeper than the surface layer. The nitrogen in the surface layer is obtained by subtracting the volume density of nitrogen in a layer deeper than the surface layer from the volume density of nitrogen in the surface layer, wherein the volume density of nitrogen is substantially constant in the depth direction. A surface density of the surface layer obtained by integrating the volume density distribution of the surface layer in the depth direction of the surface layer is 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less , The member made of the silicon nitride film is 7 At 0 ℃ the following deposition temperature, characterized in that formed by the LP-CVD method using a hexachlorodisilane gas and NH 3 gas.
[0022]
According to the present invention, by setting the nitrogen density of the exposed portion of the side surface of the member made of the silicon oxide film to 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less, etching with HF in the exposed portion is performed. A semiconductor device including a member made of a silicon nitride film and a method of manufacturing the same can be realized that can increase resistance and thereby prevent thinning and disappearance due to HF.
[0023]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[0025]
(First embodiment)
When a silicon nitride film deposited by LP-CVD at 625 ° C. using HCD as a silicon source is wet etched with a liquid containing 0.25% HF, the etching rate of the silicon nitride film is formed by thermal oxidation immediately after deposition. The etching rate ratio to the thermal oxide film is about 0.45 times even after performing RTA in N 2 at 900 ° C. for 20 seconds.
[0026]
However, the inventors' experiments have revealed that the etching rate can be sufficiently reduced by introducing a predetermined amount of nitrogen into the silicon nitride film.
[0027]
FIG. 1 shows a sample obtained by implanting nitrogen ions into a silicon nitride film deposited by LP-CVD at 625 ° C. using HCD and NH 3 gas and performing RTA in N 2 at 900 ° C. for 20 seconds. It is a figure which shows the relationship between the dose amount of nitrogen ion at the time of etching with 0.25% HF aqueous solution, and the etching rate of a silicon nitride film. For reference, FIG. 1 also shows the etching rate of the silicon nitride film into which nitrogen ions are not introduced.
[0028]
As can be seen from FIG. 1, when nitrogen ions are implanted so that the surface density is 1 × 10 14 or more and 5 × 10 15 cm −2 or less, the etching rate is lowered. On the contrary, the etching rate becomes faster at a nitrogen concentration of 1 × 10 16 cm −2 , which is interpreted as the structure of the silicon nitride film being disturbed by physical stress.
[0029]
However, when the ion implantation method is used, the directivity of nitrogen ions is extremely high, so that nitrogen cannot be efficiently introduced into the side surface of the silicon nitride film. In addition, the silicon nitride film is easily damaged physically. In order to efficiently introduce nitrogen into the side wall portion, it is necessary to use particles containing nitrogen with low directivity.
[0030]
As a method for efficiently introducing nitrogen into the side surface of the silicon nitride film using such particles having low directivity, a method using plasma containing nitrogen is conceivable.
[0031]
For example, after opening the
[0032]
Thereby, a high
[0033]
The nitrogen concentration (cm −3 ) in the depth direction of the
[0034]
Further, since the
[0035]
That is, when the method of this embodiment is used, the silicon nitride film 85 (a member made of a silicon nitride film) on which the high-
[0036]
After the high
[0037]
Thus, according to the present embodiment, by forming the high-
[0038]
(Second Embodiment)
3 and 4 are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to the second embodiment of the present invention.
[0039]
First, as shown in FIG. 3A, a
[0040]
Next, as shown in FIG. 3B, the
[0041]
Next, as shown in FIG. 3C, after the
[0042]
At this time, a high-concentration nitrogen layer 29 is also formed on the surface of the
[0043]
After the formation of the high-concentration nitrogen layers 28 and 29, if necessary, heating is performed at a relatively low temperature of about 600 ° C. for about 30 minutes to 60 minutes, or at a temperature of about 800 ° C. for about 20 to 30 seconds. Nitrogen can be introduced more efficiently by heating for a short time.
[0044]
Next, as shown in FIG. 3D, the
[0045]
Next, for example, using a method disclosed in JP-A-59-132136, heat treatment is performed at about 800 ° C. in a mixed atmosphere of H 2 and H 2 O, and as shown in FIG. The side surfaces (gate sidewalls) of the
[0046]
Next, as shown in FIG. 4F, impurity ions are implanted into the substrate surface using the gate electrode 30 or the like as a mask to form an
[0047]
In all the steps from FIG. 3C to FIG. 4F, even if wet etching or wet cleaning is performed with a solution containing HF, the high-concentration nitrogen layer 29 is formed. The sheath width does not decrease.
[0048]
Next, as shown in FIG. 4G, a
[0049]
Next, as shown in FIG. 4H, the entire surface of the
[0050]
Next, as shown in FIG. 4 (i), the substrate is exposed to nitrogen-containing plasma generated by applying a high frequency of about 500 W to a gas containing nitrogen such as N 2 or NH 3 under a pressure of about 100 mTorr. A high-concentration nitrogen layer 34 having a surface density of 1 × 10 14 to 5 × 10 15 cm −2 is formed on the surfaces of the nitride film (gate sidewall insulating film) 33 and the silicon nitride film 26 (hard mask).
[0051]
After the formation of the high-concentration nitrogen layer 34, if necessary, heating is performed at a relatively low temperature of about 600 ° C. for about 30 minutes to 60 minutes, or at a temperature of about 800 ° C. for about 20 seconds to 30 seconds. Nitrogen can be introduced more efficiently by heating for a short time.
[0052]
Thereafter, a step of performing wet etching or wet cleaning with a solution containing HF continues, but the silicon nitride film (gate sidewall insulating film) 35 and the silicon nitride film (hard mask) 26 are formed with high-concentration nitrogen formed on the surfaces thereof. The layer 34 prevents thinning and disappearance, and as a result, insulation between the gate electrode 30 and the source / drain electrodes formed in the next process can be maintained.
[0053]
The present invention is not limited to the above embodiment. For example, in the above embodiment, the case of the silicon nitride film used during the SAC process or the gate process has been described. However, the present invention can be applied to a silicon nitride film used during other processes. Further, the deposition temperature of the silicon nitride film is preferably a low temperature of 700 ° C. or lower. Such a low film formation temperature can be easily realized by using an LP-CVD method using HCD as a source gas.
[0054]
Further, in the above embodiment, as a method of introducing a predetermined amount of nitrogen into the exposed side surface of the insulating member made of the silicon nitride film, a method of exposing to a plasma containing nitrogen, that is, the momentum distribution of nitrogen is not anisotropic. Although the insulating member made of a silicon nitride film was exposed to a rough environment, other methods may be used. For example, a method using oblique ion implantation is possible.
[0055]
Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, if the problem described in the column of the problem to be solved by the invention can be solved, the configuration in which this constituent requirement is deleted Can be extracted as an invention.
[0056]
In addition, various modifications can be made without departing from the scope of the present invention.
[0057]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to realize a semiconductor device including an insulating member made of a silicon nitride film and a manufacturing method thereof that can prevent thinning and disappearance due to HF.
[Brief description of the drawings]
FIG. 1 shows a dose amount of nitrogen ions when a sample obtained by implanting nitrogen ions into a silicon nitride film deposited by LP-CVD using HCD and NH 3 gas and etching RTA with an HF aqueous solution. FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention. FIG. 3 is a diagram of manufacturing a semiconductor device according to a second embodiment of the present invention. FIG. 4 is a sectional view showing a manufacturing process of the semiconductor device following FIG. 3. FIG. 5 is a sectional view showing a conventional SAC process. FIG. 6 is a sectional view for explaining a conventional problem. [Explanation of symbols]
DESCRIPTION OF
27 ...
34 ... High-concentration nitrogen layer
Claims (4)
前記基板上に形成され、側面の少なくとも一部が露出し、シリコン窒化膜からなる部材であって、該部材を前記側面を含む表面層と該表面層よりも深い層との二つに分けた場合、
前記表面層における窒素の体積密度が深さ方向に分布を有し、かつ前記表面層よりも深い層における窒素の体積密度が深さ方向に実質的に一定であり、かつ前記表面層における窒素の体積密度から、前記表面層よりも深い層における窒素の体積密度を引いて得られる、前記表面層における窒素の体積密度分布を、前記表面層の深さ方向に積分して得られる前記表面層の面密度が、1×1014cm-2以上5×1015cm-2以下である部材と
を具備し、前記シリコン窒化膜からなる部材は、700℃以下の成膜温度で、ヘキサクロロジシランガスとNH 3 ガスを用いてLP−CVD法で形成されたものであることを特徴とする半導体装置。A substrate,
A member made of a silicon nitride film, formed on the substrate, with at least a part of the side surface exposed, and the member divided into a surface layer including the side surface and a layer deeper than the surface layer If
The volume density of nitrogen in the surface layer has a distribution in the depth direction, and the volume density of nitrogen in the layer deeper than the surface layer is substantially constant in the depth direction, and the nitrogen density in the surface layer is substantially constant. The volume density of the surface layer obtained by integrating the volume density distribution of nitrogen in the surface layer obtained by subtracting the volume density of nitrogen in the layer deeper than the surface layer from the volume density in the depth direction of the surface layer. A member having a surface density of 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less, and the member made of the silicon nitride film is formed at a film formation temperature of 700 ° C. or less and hexachlorodisilane gas A semiconductor device formed by LP-CVD using NH 3 gas .
前記シリコン窒化膜をエッチングし、側面の少なくとも一部が露出した、前記シリコン窒化膜からなる部材を形成する工程と、
前記部材が形成された前記基板を窒素を含むプラズマに曝し、前記部材の露出した側面に1×1014cm-2以上5×1015cm-2以下の窒素を導入する工程と、
前記部材を含む領域上の酸化膜を除去する工程と
を有し、前記LP−CVD法はヘキサクロロジシランガスとNH 3 ガスを用いたものであることを特徴とする半導体装置の製造方法。Forming a silicon nitride film on the substrate at a film forming temperature of 700 ° C. or lower using LP-CVD;
Etching the silicon nitride film to form a member made of the silicon nitride film with at least a part of a side surface exposed;
Exposing the substrate on which the member is formed to plasma containing nitrogen, and introducing nitrogen of 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less into the exposed side surface of the member;
Have a step of removing the oxide film on the region including the member, a method of manufacturing a semiconductor device, characterized in that said the LP-CVD method is one using a hexachlorodisilane gas and NH 3 gas.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297040A JP4170612B2 (en) | 2001-09-27 | 2001-09-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297040A JP4170612B2 (en) | 2001-09-27 | 2001-09-27 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100868A JP2003100868A (en) | 2003-04-04 |
JP4170612B2 true JP4170612B2 (en) | 2008-10-22 |
Family
ID=19118183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001297040A Expired - Lifetime JP4170612B2 (en) | 2001-09-27 | 2001-09-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4170612B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4854245B2 (en) * | 2005-09-22 | 2012-01-18 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
JP4837965B2 (en) | 2005-09-28 | 2011-12-14 | ソニー株式会社 | Color adjustment device, display device, and printing device |
JP4299852B2 (en) | 2006-10-11 | 2009-07-22 | エルピーダメモリ株式会社 | Manufacturing method of semiconductor device |
-
2001
- 2001-09-27 JP JP2001297040A patent/JP4170612B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003100868A (en) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020006715A1 (en) | Method for forming an extended metal gate using a damascene process | |
JP4139586B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH08227938A (en) | Semiconductor device and fabrication thereof | |
US6228761B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
JP2002280452A (en) | Integrated circuit device preventing short circuit effectively and its fabricating method | |
JP2005019892A (en) | Semiconductor device and manufacturing method therefor | |
US6849521B2 (en) | Method for manufacturing a semiconductor device | |
JP2001007196A (en) | Manufacture for semiconductor device | |
US6236091B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
JP4170612B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH023244A (en) | Manufacture of semiconductor device | |
KR100753121B1 (en) | Method of fabricating transistor using trench gate | |
US20030006487A1 (en) | Semiconductor device having element isolation structure | |
JPH10242264A (en) | Manufacture of semiconductor device | |
JPH08264771A (en) | Semiconductor device and its manufacture | |
JP2009152392A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP2000031489A (en) | Manufacturing semiconductor device | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP2003110015A (en) | Method of fabricating semiconductor device | |
JP4467162B2 (en) | Manufacturing method of semiconductor device | |
JP2002100670A (en) | Semiconductor device and its manufacturing method | |
KR100209927B1 (en) | Method for isolating semiconductor device | |
JPH11354650A (en) | Semiconductor device and its manufacture | |
JPH07283300A (en) | Semiconductor device and manufacture thereof | |
KR100517348B1 (en) | Method for Fabricating semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080605 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4170612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140815 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |