KR20080002614A - Method for fabricating isolation layer of semiconductor device - Google Patents
Method for fabricating isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR20080002614A KR20080002614A KR1020060061518A KR20060061518A KR20080002614A KR 20080002614 A KR20080002614 A KR 20080002614A KR 1020060061518 A KR1020060061518 A KR 1020060061518A KR 20060061518 A KR20060061518 A KR 20060061518A KR 20080002614 A KR20080002614 A KR 20080002614A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- oxide layer
- layer
- sidewall
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
도 1 및 도 2는 종래의 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 and 2 are cross-sectional views schematically illustrating a method of forming a device isolation of a conventional semiconductor device.
도 3 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 3 to 7 are cross-sectional views schematically illustrating a device isolation forming method of a semiconductor device according to an embodiment of the present invention.
본 발명은 반도체 소자에 관한 것으로, 특히, 반도체 소자들 사이를 분리시키는 소자분리(isolation) 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method for forming isolation between semiconductor devices.
반도체 소자의 셀 크기(cell size)가 감소되고 고집적화 필요성이 요구되면서, 소자분리막을 형성시킬 소자와 소자 사이의 공간이 매우 협소해지고 있다. 이에 따라, 좁은 공간에 소자분리막을 효과적으로 형성시키기 위해서, 얕은트렌치소자분리(STI: Shallow Trench Isolation)가 도입되고 있고, 트렌치(trench) 채움(gap-fill) 능력이 우수한 고밀도플라즈마(HDP: High Density Plasma) 산화막을 이용하고 있다. 더욱이, 최근에는 HDP 산화막의 채움 능력을 더욱 증가시키기 위해 서, 1차 HDP 증착 + 습식 식각 + 2차 HDP 증착의 DWD 방법이 제시되고 있다. As the cell size of the semiconductor device is reduced and the necessity of high integration is required, the space between the device and the device for forming the device isolation film is very narrow. Accordingly, in order to effectively form a device isolation film in a narrow space, Shallow Trench Isolation (STI) is introduced, and high density plasma (HDP) having excellent trench fill capability is introduced. Plasma) oxide film is used. Moreover, recently, in order to further increase the filling capability of the HDP oxide, a DWD method of primary HDP deposition + wet etching + secondary HDP deposition has been proposed.
도 1 및 도 2는 종래의 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 and 2 are cross-sectional views schematically illustrating a method of forming a device isolation of a conventional semiconductor device.
도 1을 참조하면, 종래의 소자분리 형성방법은, 실리콘 반도체 기판(10)의 상부에 일정 두께의 버퍼(buffer) 산화막(21) 및 질화막패드(25)를 순차적으로 형성하고, 포토리소그래피 과정을 이용하여 패터닝한다. 이후에, 잔류 질화막패드(25)의 패턴을 식각 마스크로 사용하여 하부의 반도체 기판(10)을 건식 식각법을 이용해 식각하여 트렌치(11)를 형성한다. Referring to FIG. 1, in the conventional device isolation forming method, a
이후에, 트렌치(11) 측벽과 바닥의 실리콘 기판(10) 부분을 보호하기 위한 목적으로 사용되는 측벽 산화막(wall oxide: 31)을 열산화법 등을 이용해서 일정두께 이상 형성한다. 측벽 산화막(31) 상에 라이너 질화막(liner nitride: 33)을 화학기상증착(CVD)한다. 이러한 라이너 질화막(33)은 실리콘 기판(10)에 수반되는 스트레스(stress)를 완화시켜, 소자의 리프레시(refresh) 특성을 개선하는 중요한 역할을 하는 것으로 이해된다. Subsequently, a
이후에, 트렌치(11)를 채우는 제1HDP 산화막(41)을 증착한다. 이때, 트렌치(11)가 제1HDP 산화막(41)에 의해서 완전히 매립되지 않도록 증착 두께를 일정두께 이하로 적절히 조절한다. 제1HDP 산화막(41)을 불산(HF), 또는 버퍼산화물식각액(BOE) 등의 식각 용액을 이용한 습식 식각 방법으로 제1HDP 산화막(41)의 일부분을 제거한다. Thereafter, the first
습식 식각을 진행하는 목적은 트렌치(11) 측벽에 형성된 제1HDP 산화막(41) 부분을 완전히 제거하고 트렌치(11) 바닥에 매립된 일부 제1HDP 산화막(41) 부분만을 잔류시켜, 도 2에 제시된 바와 같이, 후속 제2HDP 산화막(43) 증착에 의해 트렌치(11)가 보다 양호하게 채워져 보이드(void) 등과 같은 채움 불량이 발생되는 것을 방지하기 위해서이다. The purpose of the wet etching is to completely remove the portion of the first
그런데, 습식 식각 공정이 진행되면서 HF 또는 BOE 용액에 의한 식각으로 인해 노출된 부분에서 라이너 질화막(33)의 부분적인 소모 또는 손실이 발생할 수 있다. 이러한 라이너 질화막(33)의 소모 또는 손실은, 라이너 질화막(33)이 제1HDP 산화막(41)의 습식 제거될 부분의 두께보다 매우 얇게 형성되고, 이에 따라, 제1HDP 산화막(41)의 제거를 위해 상당한 시간 동안 습식 식각을 수행하는 데 기인하는 것으로 이해될 수 있다. 이에 따라, 습식 식각 시간이 증가될수록 더 라이너 질화막(33)의 소모는 더욱 심화될 수 있다. However, during the wet etching process, partial consumption or loss of the
이러한 라이너 질화막(33)의 손실에 의해 하부의 측벽 산화막(31)이 노출되는 트렌치(11) 상층부의 활성 영역(active region)에는 제2HDP 산화막(43) 증착 과정에서 수반되는 플라즈마 이온(plasma ion) 등에 의한 플라즈마 손상(plasma damage: 15)이 발생될 수 있다. Plasma ions accompanying the deposition of the second
이러한 플라즈마 손상(15)은 반도체 소자의 각종 전기적 특성을 열화시키는 요인으로 이해될 수 있다. 특히, 트랜지스터에 도입되는 게이트 산화막의 누설전류를 증가시켜 게이트 산화막 집적 특성(GOI: Gate Oxide Integrity)을 열화시키는 요인으로 작용할 수 있다. 또한, 디램(DRAM) 소자의 커패시터(capacitor)가 형성되는 영역의 정션(junction) 부위에서의 누설전류를 증가시켜 리프레시(refresh) 특 성을 열화시키는 요인으로 작용할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 기판의 활성 영역에 플라즈마 손상을 방지하는 반도체 소자의 소자분리 형성방법을 제시하는 데 있다. An object of the present invention is to provide a method for forming a device isolation of a semiconductor device to prevent plasma damage in the active region of the semiconductor substrate.
상기 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 질화막패드를 형성하는 단계, 상기 패드 질화막패드를 식각 마스크로 상기 반도체 기판 부분을 선택적으로 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내에 측벽 산화막 및 라이너 질화막을 순차적으로 형성하는 단계, 상기 트렌치를 부분적으로 채우는 제1고밀도플라즈마(HDP) 산화막을 증착하는 단계, 상기 제1고밀도플라즈마 산화막을 습식 식각하는 단계, 상기 습식 식각에 의해 상기 트렌치의 상측 측벽 부분의 상기 라이너 질화막이 소실된 부분 상에 질소를 포함하는 분위기를 사용하는 열처리(annealing)를 수행하는 단계, 및 상기 식각된 제1고밀도플라즈마 산화막 상에 상기 트렌치를 채우는 제2고밀도플라즈마 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자분리 형성방법을 제시한다. An aspect of the present invention for achieving the technical problem, forming a nitride film pad on a semiconductor substrate, selectively etching the portion of the semiconductor substrate using the pad nitride film pad as an etching mask to form a trench, the trench Sequentially forming a sidewall oxide film and a liner nitride film therein, depositing a first high density plasma (HDP) oxide film partially filling the trench, wet etching the first high density plasma oxide film, the wet etching by the wet etching Performing annealing using an atmosphere containing nitrogen on a portion of the upper sidewall portion of the trench where the liner nitride film is lost, and a second high density filling the trench on the etched first high density plasma oxide film A device of a semiconductor device comprising the step of forming a plasma oxide film Propose a re-forming method.
상기 열처리의 분위기는 산화질소(NO) 가스 또는 삼수소화질소(NH3) 가스를 포함할 수 있다. The atmosphere of the heat treatment may include a nitrogen oxide (NO) gas or a nitrogen trihydride (NH 3 ) gas.
상기 열처리는 상기 라이너 질화막의 소실에 의해 드러나는 상기 측벽 산화막 부분을 질화(nitridation)시켜 실리콘 산질화막을 형성하게 수행될 수 있다. The heat treatment may be performed to nitride the sidewall oxide film portion exposed by the loss of the liner nitride film to form a silicon oxynitride film.
상기 열처리는 상기 실리콘 산질화막의 형성을 위해 대략 800℃ 내지 1000℃ 정도의 고온 퍼니스(furnace)에 적어도 30분 정도 수행될 수 있다. The heat treatment may be performed at a high temperature furnace of about 800 ° C. to 1000 ° C. for at least 30 minutes to form the silicon oxynitride film.
상기 열처리는 상기 실리콘 산질화막의 형성을 위해 대략 900℃ 내지 1100℃ 정도로 적어도 30초 정도 급속 열처리(RTP)로 수행될 수 있다. The heat treatment may be performed by rapid heat treatment (RTP) for at least 30 seconds to about 900 ℃ to 1100 ℃ to form the silicon oxynitride film.
본 발명에 따르면, 반도체 기판의 활성 영역에 플라즈마 손상을 방지하는 반도체 소자의 소자분리 형성방법을 제시할 수 있다. According to the present invention, it is possible to provide a device isolation formation method of a semiconductor device for preventing plasma damage in an active region of a semiconductor substrate.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 3 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 3 to 7 are cross-sectional views schematically illustrating a device isolation forming method of a semiconductor device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 따른 소자분리 형성방법은, 실리콘 반도체 기판(100)의 상부에 일정 두께의 버퍼(buffer) 산화막(210) 및 질화막패드(250), 포토레지스트 패턴(270)을 순차적으로 형성한다. 이후에, 포토레지스트 패턴(270)을 식각 마스크(etch mask)로 이용하는 선택적 식각 과정을 수행하여 질화막패드(250)를 패터닝한다. 이후 포토레지스트 패턴(270)을 제거한 후, 잔류 질 화막패드(250)의 패턴을 식각 마스크로 사용하여 노출된 하부의 반도체 기판(100)을 건식 식각법을 이용해 선택적으로 식각하여 STI를 위한 트렌치(101)를 형성한다. Referring to FIG. 3, in the device isolation forming method according to an embodiment of the present invention, a
도 4를 참조하면, 트렌치(101) 측벽과 바닥의 실리콘 기판(100) 부분을 보호하기 위한 목적으로 사용되는 측벽 산화막(310)을 열산화법 등을 이용해서 일정 두께 이상 형성한다. 측벽 산화막(310) 상에 라이너 질화막(liner nitride: 330)을 CVD 등으로 증착하여 형성한다. 이러한 라이너 질화막(330)은 실리콘 기판(100)에 수반되는 스트레스를 완화시켜, 소자의 리프레시(refresh) 특성을 개선하는 역할을 하는 것으로 이해될 수 있다. Referring to FIG. 4, the
이후에, 트렌치(101)를 채우는 제1HDP 산화막(410)을 증착한다. 이때, 트렌치(101)가 제1HDP 산화막(410)에 의해서 완전히 매립되지 않도록 증착 두께를 일정두께 이하로 적절히 조절한다. 즉, 트렌치(101)를 부분적으로 채우게 제1HDP 산화막(410)을 증착한다. Thereafter, the first
도 5를 참조하면, 제1HDP 산화막(410)을 불산(HF), 또는 버퍼산화물식각액(BOE) 등의 식각 용액을 이용한 습식 식각 방법으로 습식 식각한다. 이때, 습식 식각은 트렌치(101)의 상측 측벽 부분에 제1HDP 산화막(410)이 잔류하지 않게 수행된다. 이에 따라, 트렌치(101)의 상측 측벽 부분 상의 라이너 질화막(330) 부분이 노출되어 소실될 수 있다. 이에 따라, 트렌치(101) 상측 측벽 부분 상의 측벽 산화막(310) 부분이 노출되게 된다. Referring to FIG. 5, the first
이러한 습식 식각을 진행하는 목적은 트렌치(101) 측벽에 형성된 제1HDP 산 화막(410) 부분을 완전히 제거하고, 트렌치(101) 바닥에 매립된 일부 제1HDP 산화막(410) 부분만을 잔류시켜, 도 7에 제시된 바와 같이, 후속 제2HDP 산화막(430) 증착에 의해 트렌치(101)가 보다 양호하게 채워져 보이드 등과 같은 채움 불량이 발생되는 것을 방지하기 위해서이다. The purpose of the wet etching is to completely remove the portion of the first
습식 식각 공정이 진행되면서 HF 또는 BOE 용액에 의한 식각으로 인해 노출된 부분에서 라이너 질화막(330)의 부분적인 소모 또는 손실이 발생할 수 있다. 이러한 라이너 질화막(330)의 손실에 의해 활성 영역에는 제2HDP 산화막(430) 증착 과정에서 수반되는 플라즈마 이온 등에 의한 플라즈마 손상(도 2의 15)이 발생되는 것을 방지하기 위해서, 도 6에 제시된 바와 같이 질소를 포함하는 분위기에서 열처리를 수행한다. As the wet etching process proceeds, partial consumption or loss of the
도 6을 참조하면, 라이너 질화막(330)이 소실되어 노출되는 측벽 산화막(310) 상에 질소 분위기, 예컨대, 산화질소(NO) 가스 또는 삼수소화질소(NH3) 가스를 포함하는 분위기를 형성 도입하고, 이러한 질소를 포함하는 가스에 분해 반응이 일어나도록 열처리(annealing)를 수행한다. 이러한 분해 반응에 의해서 질소 이온이 발생되고, 이러한 이온은 노출된 측벽 산화막(310) 부분과 반응하여 실리콘 산질화물(SiON) 계열의 산화질화물 화합물의 막(311)을 형성하게 된다. Referring to FIG. 6, an atmosphere including a nitrogen atmosphere, for example, a nitrogen oxide (NO) gas or a nitrogen trihydride (NH 3 ) gas, is introduced on the
이를 위해서, 열처리는 실리콘 산질화막(311)의 형성을 위해 대략 800℃ 내지 1000℃ 정도의 고온 퍼니스(furnace)에 적어도 30분 정도 충분히 수행될 수 있다. 또는, 열처리는 실리콘 산질화막(311)의 형성을 위해 대략 900℃ 내지 1100℃ 정도로 적어도 30초 정도 급속 열처리(RTP)로 충분한 시간 동안 수행될 수 있다. To this end, the heat treatment may be sufficiently performed at a high temperature furnace of about 800 ° C. to 1000 ° C. for at least 30 minutes to form the
도 7을 참조하면, 질소 분위기 열처리를 수행한 후, 식각된 제1고밀도플라즈마 산화막(410) 상에 트렌치(101)를 완전히 채우는 제2고밀도플라즈마 산화막(430)을 형성한다. 이때, 라이너 질화막(330)이 소실된 부분에는 실리콘 산질화막(311)으로 변성되어 있으므로, 제2HDP 산화막(430)의 증착 시 수반되는 플라즈마 이온들에 의한 플라즈마 손상이 방지될 수 있다. 즉, 실리콘 산질화막(311)은 플라즈마 이온이 반도체 기판(100)의 활성 영역 부분으로 침투하는 것을 차단하여 막는 역할을 하는 것으로 이해될 수 있다. Referring to FIG. 7, after performing a nitrogen atmosphere heat treatment, a second high density
이후에, 제2고밀도플라즈마 산화막(430)을 화학기계적연마(CMP) 등으로 평탄화하여 트렌치(101) 별로 분리된 소자분리막을 형성한다. 연후에 노출된 질화막패드(250) 등을 선택적으로 제거하여 소자분리막 구조를 형성한다. Thereafter, the second high density
상술한 본 발명에 따르면, HDP 산화막을 이용해 소자분리막을 형성하는 과정, 특히 DWD 방식의 STI 구조 형성 과정에서 유발되는 라이너 질화막의 부분 손실에 따른 플라즈마 손상 발생을 방지할 수 있다. 즉, 고온 NH3 가스 분위기 또는 NO 가스 분위기의 열처리(anneal)에 의해서, 라이너 질화막이 소실되어 노출되는 측벽 산화막 부분을 질화시켜, 결국, 트렌치 측벽에 산질화막이 형성되도록 유도할 수 있다. According to the present invention described above, it is possible to prevent the plasma damage caused by the partial loss of the liner nitride film caused in the process of forming the device isolation layer using the HDP oxide film, in particular the process of forming the STI structure of the DWD method. In other words, by annealing in a high temperature NH 3 gas atmosphere or an NO gas atmosphere, the sidewall oxide film portion which is lost due to the loss of the liner nitride film may be nitrided, and eventually, the oxynitride film may be formed on the trench sidewall.
이에 따라, 후속 공정으로 진행되는 제2HDP 산화막 증착 과정에서 수반되는 플라즈마 이온의 침투가 상기한 산질화막에 의해서 효과적으로 억제된다. 이러한 활성 영역의 플라즈마 손상 억제 효과로 인해, 활성 영역에 형성되는 소자의 누설전류가 감소되며, 결국 GOI 특성과 리프레시 특성이 개선될 수 있다. 따라서, 반도체 소자 제조 수율이 증가되는 효과를 구현할 수 있다. Accordingly, the penetration of plasma ions involved in the second HDP oxide film deposition process proceeded to the subsequent process is effectively suppressed by the oxynitride film. Due to the plasma damage suppression effect of the active region, the leakage current of the device formed in the active region is reduced, and thus the GOI characteristic and the refresh characteristic can be improved. Therefore, the effect of increasing the semiconductor device manufacturing yield can be realized.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061518A KR20080002614A (en) | 2006-06-30 | 2006-06-30 | Method for fabricating isolation layer of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061518A KR20080002614A (en) | 2006-06-30 | 2006-06-30 | Method for fabricating isolation layer of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080002614A true KR20080002614A (en) | 2008-01-04 |
Family
ID=39214377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060061518A KR20080002614A (en) | 2006-06-30 | 2006-06-30 | Method for fabricating isolation layer of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080002614A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247090A (en) * | 2017-09-15 | 2020-06-05 | 伯金公司 | Method for manufacturing micro-machined channel |
-
2006
- 2006-06-30 KR KR1020060061518A patent/KR20080002614A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247090A (en) * | 2017-09-15 | 2020-06-05 | 伯金公司 | Method for manufacturing micro-machined channel |
CN111247090B (en) * | 2017-09-15 | 2023-04-25 | 伯金公司 | Method for manufacturing micro-machined channel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4152276B2 (en) | Semiconductor device using nitride film formed by low temperature atomic layer deposition as an etching stop layer and method for manufacturing the same | |
KR100772109B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100505419B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
KR20080071693A (en) | Method for removing of oxides and method for filling a trench using the same | |
US7713887B2 (en) | Method for forming isolation layer in semiconductor device | |
KR100545697B1 (en) | Trench device isolation method for semiconductor devices | |
JP5121102B2 (en) | Manufacturing method of semiconductor device | |
KR100823703B1 (en) | Isolation structure, method of forming the isolation structure, semiconductor device having the isolation structure and method of manufacturing the semiconductor device having the isolation structure | |
KR100701692B1 (en) | Method for forming isolation layer of semiconductor device | |
US6013559A (en) | Method of forming trench isolation | |
KR20080002613A (en) | Method for fabricating isolation layer of semiconductor device | |
KR20080002614A (en) | Method for fabricating isolation layer of semiconductor device | |
US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
KR20000003352A (en) | Semiconductor device production method | |
KR100381849B1 (en) | Trench isolation method | |
KR20090047002A (en) | Method for fabricating trench isolation in semicondutor device | |
KR100905997B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
KR20040059445A (en) | Method for forming trench type isolation layer in semiconductor device | |
KR100532963B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100691016B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100918773B1 (en) | Method for manufacturing a semiconductor device | |
KR20040059439A (en) | Method for forming trench type isolation layer in semiconductor device | |
KR19990004577A (en) | Device isolation insulating film formation method of semiconductor device | |
KR20100011212A (en) | Method of forming a gate in semiconductor device | |
KR19990042453A (en) | Device Separation Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |