KR19990042453A - Device Separation Method of Semiconductor Device - Google Patents

Device Separation Method of Semiconductor Device Download PDF

Info

Publication number
KR19990042453A
KR19990042453A KR1019970063275A KR19970063275A KR19990042453A KR 19990042453 A KR19990042453 A KR 19990042453A KR 1019970063275 A KR1019970063275 A KR 1019970063275A KR 19970063275 A KR19970063275 A KR 19970063275A KR 19990042453 A KR19990042453 A KR 19990042453A
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
trench
film
interface
Prior art date
Application number
KR1019970063275A
Other languages
Korean (ko)
Inventor
주문식
원대희
피승호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970063275A priority Critical patent/KR19990042453A/en
Publication of KR19990042453A publication Critical patent/KR19990042453A/en

Links

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로서, 트렌치를 형성한 다음, 상기 트렌치 형성공정시 발생한 트렌치 표면의 결함을 제거하는 열산화막 형성 및 제거공정을 실시한 후, 다시 상기 트렌치 표면에 열산화막을 형성하고, 상기 열산화막을 저온의 N2O 분위기에서 1차로 열처리하면 질소원자가 상기 열산화막과 반도체기판 계면으로 침투하여 상기 계면이 휘어지는 것을 방지하고, 결함이 약한 부분을 보강하여 상기 열산화막과 반도체기판 계면의 Si 와 O와의 댕글링 본드(dangling bond)에 의한 계면 포획 전하(interface trap charge)를 감소시키고, 산화공정시 발생하는 압축응력을 완화시켜 상기 열산화막의 전기적 특성을 향상시키며, 후속공정으로 고온의 N2 분위기에서 2차 열처리 공정을 실시하여 상기 열산화막 내의 고정전하(fixed charge)를 감소시킴으로써 전기적으로 안정한 트렌치 표면과 열산화막을 얻고 그에 따른 반도체소자의 신뢰성 및 특성을 향상시키는 기술이다.The present invention relates to a method for manufacturing a device isolation film of a semiconductor device, and after forming a trench, performing a thermal oxide film formation and removal process for removing defects in the trench surface generated during the trench formation process, and then again forming a thermal oxide film on the trench surface. When the thermal oxide film is first heat-treated in a low temperature N2O atmosphere, nitrogen atoms penetrate into the thermal oxide film and the semiconductor substrate interface to prevent the interface from warping, and the weak oxide part is reinforced to reinforce the thermal oxide film and the semiconductor substrate. To reduce the interface trap charge caused by dangling bonds of Si and O at the interface, to reduce the compressive stress generated during the oxidation process to improve the electrical properties of the thermal oxide film, Fixed charge in the thermal oxide film by performing a second heat treatment process in a high temperature N2 atmosphere Reduced by an electrical to obtain a stable trench surface and a thermal oxide film technology to improve the reliability and characteristics of the semiconductor device thereof.

Description

반도체소자의 소자분리막 제조방법Device Separation Method of Semiconductor Device

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로써, 특히 트렌치를 절연물로 매립하여 소자분리막을 형성하는 공정에서, 상기 트랜치를 매립하는 절연물을 저온에서 1차 열처리하여 질화막과 식각선택비를 줄인 다음, 상기 질화막을 제거함으로써 게이트 전극 형성시 발생하는 잔류물이 남는 것을 방지하고, 다시 고온에서 2차 열처리 공정을 실시하여 후속 세정공정시 상기 트렌치를 매립하는 절연물이 손실되는 것을 방지하여 반도체소자의 전기적 특성 향상시키는 반도체소자의 소자분리막 제조방법을 제공함에 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a device isolation film of a semiconductor device. In particular, in the process of forming a device isolation film by filling a trench with an insulator, the insulating material filling the trench is subjected to a first heat treatment at a low temperature to reduce the nitride film and the etching selectivity. Next, by removing the nitride film, the residue generated during the formation of the gate electrode is prevented from remaining, and the second heat treatment process is performed again at a high temperature to prevent the loss of the insulating material filling the trench during the subsequent cleaning process. It is to provide a device isolation film manufacturing method of a semiconductor device to improve the electrical characteristics.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.In general, a semiconductor device is composed of an active region in which devices such as a transistor or a capacitor are formed, and an isolation region separating the active regions so that the operation of the devices does not interfere with each other.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.Recently, with the trend toward higher integration of semiconductor devices, efforts have been made to reduce the area of device isolation regions, which occupy a large area in semiconductor devices.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.As a method of manufacturing the device isolation region, a conventional local oxidation of silicon (hereinafter referred to as LOCOS) method of thermally oxidizing a semiconductor substrate using a nitride film pattern as a mask, or a trench is formed in a semiconductor substrate and embedded in an insulating material. The trench separation method is used. Among them, the LOCOS method is widely used because of its relatively simple process, but the device isolation area is large and bird's beak is formed on the interface to prevent lattice defects caused by substrate stress. There is a disadvantage that occurs.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.Looking at the manufacturing method of the LOCOS field oxide film as follows.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.First, a surface of the semiconductor substrate is thermally oxidized to form a pad oxide film, and a nitride film pattern is formed on the pad oxide film to expose a predetermined portion to the device isolation region of the semiconductor substrate. Then, the nitride film pattern is a thermal oxidation mask. The substrate is thermally oxidized to a predetermined thickness to form a field oxide film.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.In the conventional LOCOS field oxide film, oxygen penetrates into the semiconductor substrate boundary portion between the active region and the field oxide film to form an inclined surface called Buzzvik.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워진다.Since the stress is applied to the semiconductor substrate by the Burjvik, the lattice defects are increased, the leakage current is increased, the reliability of the device operation is deteriorated, and the area of the active area is reduced, making the device highly integrated.

상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 작은 면적으로 소자를 분리할 수 있는 트렌치에 의한 소자분리막 제조방법이 초고집적소자에서 많이 사용되고 있다.In order to prevent the area of the active region from being reduced as described above, a device isolation film manufacturing method using a trench capable of separating devices into small areas is widely used in ultra-high integration devices.

도지되어 있지는 않지만, 종래기술에 따른 반도체소자의 소자분리막 제조방법을 설명하면 다음과 같다.Although not illustrated, a method of manufacturing a device isolation film of a semiconductor device according to the related art will be described below.

먼저, 반도체기판 상부에 열산화막으로 제1절연막을 형성하고, 그 상부에 질화막으로 제2절연막을 형성한다.First, a first insulating film is formed on the semiconductor substrate using a thermal oxide film, and a second insulating film is formed on the semiconductor substrate.

그 다음, 상기 제2절연막 상부에 소자분리영역으로 예정되는 부분을 노출시키는 제1감광막 패턴을 형성하고, 상기 제1감광막 패턴을 식각마스크로 상기 제2절연막, 제1절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한다.Next, a first photoresist layer pattern is formed on the second insulation layer to expose a portion of the device isolation region, and the first photoresist layer pattern is etched using the second insulation layer, the first insulation layer, and the semiconductor substrate having a predetermined thickness. Etch to form a trench.

다음, 상기 트렌치 측벽에 열산화막을 성장시킨 후 제거하여 트렌치 표면에 발생한 결함을 제거하고, 다시 열산화막을 성장시킨다.Next, the thermal oxide film is grown on the sidewalls of the trench and then removed to remove defects on the trench surface, and the thermal oxide film is grown again.

그리고, 상기 구조의 전 표면에 상기 트렌치를 완전히 매립하는 제3절연막을 화학기상증착방법(Chemical vapor deposition, 이하 CVD 라 함)으로 형성한 다음, 상기 제3절연막을 화학적 기계적 연마(Chemical mechanical polishing, 이하 CMP 라 함)방법으로 상기 제2절연막이 드러날 때까지 연마한다.A third insulating film which completely fills the trench on the entire surface of the structure is formed by chemical vapor deposition (hereinafter referred to as CVD), and then the third insulating film is chemically mechanically polished. The CMP is then polished until the second insulating film is exposed.

그 다음, 상기 제2절연막, 제1절연막을 제거하고, 게이트 산화막을 형성한 후 다결정실리콘층 패턴으로 된 게이트전극을 형성한다.Next, the second insulating film and the first insulating film are removed, a gate oxide film is formed, and a gate electrode having a polysilicon layer pattern is formed.

상기와 같은 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 트렌치와 상기 트렌치를 매립하는 절연막 계면에서의 계면 포획 전하를 줄일 수는 있지만, 상기 트렌치 측벽에 열산화막을 형성할 때 발생하는 열산화막과 트렌치 계면에서의 계면 포획 전하와 상기 열산화막 내의 고정전하가 발생하는 것을 방지하기 어렵다. 그리고, 상기와 같이 형성된 계면 포획 전하는 전자나 정공의 전하를 보호하거나 방출하는 작용을 하여 트렌치 표면과 열산화막 계면 및 열산화막의 전기적 특성을 열화시키는 문제점이 있다.In the method of manufacturing a device isolation film of a semiconductor device according to the related art as described above, a thermal oxide film generated when a thermal oxide film is formed on the sidewalls of the trench can be reduced, although the interface capture charge at the trench and the insulating film interface filling the trench can be reduced. It is difficult to prevent the interfacial capture charge and the fixed charge in the thermal oxide film from occurring at the trench trench region. In addition, the interface capture charges formed as described above have a problem of protecting or releasing charges of electrons or holes, thereby deteriorating the electrical characteristics of the trench surface and the thermal oxide interface and the thermal oxide film.

본 발명은 상기한 문제점을 해결하기 위하여, 트렌치를 이용한 소자분리공정시 트렌치를 형성한 다음, 상기 트렌치의 표면에 열산화막을 형성하고, 상기 열산화막을 N2O 및 N2 분위기에서 2차에 걸친 열처리공정을 실시함으로써 상기 트렌치의 측벽에 전기적으로 안정한 산화막을 형성하여 소자분리막의 전기적 특성을 향상시키는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides a thermal oxide film on the surface of the trench after forming a trench in a device isolation process using a trench, and heat treating the thermal oxide film in a N 2 O and N 2 atmosphere for 2 times. It is an object of the present invention to provide a method for manufacturing a device isolation film of a semiconductor device by forming an electrically stable oxide film on the sidewall of the trench to improve the electrical characteristics of the device isolation film.

도 1 내지 도 6 은 본 발명에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.1 to 6 are cross-sectional views showing a device isolation film manufacturing method of a semiconductor device according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

11 : 반도체 기판 13 : 제1절연막11: semiconductor substrate 13: first insulating film

15 : 제2절연막 17 : 트렌치15: second insulating film 17: trench

19 : 제2열산화막 21 : 제3절연막19: second thermal oxide film 21: third insulating film

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은,In order to achieve the above object, a device isolation film manufacturing method of a semiconductor device according to the present invention,

반도체기판 상부에 산화막과, 질화막을 순차적으로 형성하는 공정과,Sequentially forming an oxide film and a nitride film on the semiconductor substrate;

소자분리 마스크를 이용한 식각공정으로 상기 산화막, 질화막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,Forming a trench by etching the oxide film, the nitride film, and the semiconductor substrate by an etching process using an isolation mask;

상기 트렌치 표면의 결함을 제거하는 공정과,Removing defects on the trench surface;

상기 트렌치 표면에 열산화막을 형성하는 공정과,Forming a thermal oxide film on the trench surface;

상기 열산화막을 N2O 분위기에서 1차 열처리하는 공정과,First heat treating the thermal oxide film in an N 2 O atmosphere;

상기 열산화막을 N2 분위기에서 2차 열처리하는 공정과,Performing a second heat treatment on the thermal oxide film in an N 2 atmosphere;

상기 트렌치를 매립하는 절연막을 형성하는 공정을 포함하는 것을 특징으로 한다.And forming an insulating film filling the trench.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 6 는 본 발명에 의한 반도체소자의 소자분리막 제조방법을 도시한 단면도로서, 특히 도 5a 및 도 5b 는 제2열산화막과 반도체기판의 계면을 도시한 것이다.1 to 6 are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device according to the present invention. In particular, FIGS. 5A and 5B show an interface between a second thermal oxide film and a semiconductor substrate.

먼저, 반도체기판(11) 상부에 제1절연막(13)을 형성한다. 이때, 상기 제1절연막(13)은 열산화막으로서, 50 ∼ 200 Å 두께로 형성한다.First, the first insulating layer 13 is formed on the semiconductor substrate 11. At this time, the first insulating film 13 is a thermal oxide film, and is formed to have a thickness of 50 to 200 GPa.

그리고, 상기 제1절연막(13) 상부에 제2절연막(15)인 질화막을 1000 ∼ 3000 Å 두께로 증착한다. (도 1참조)A nitride film, which is the second insulating film 15, is deposited on the first insulating film 13 to a thickness of 1000 to 3000 GPa. (See Fig. 1)

그리고, 상기 제2절연막(15) 상부에 소자분리 영역으로 예정되는 부분을 노출시키는 제1감광막 패턴(도시안됨)을 형성한 다음, 상기 제2절연막(15)과 제1절연막(13) 및 일정두께의 반도체기판(11)을 식각하여 트렌치(17)를 형성하고, 상기 제1감광막 패턴을 제거한다. 이때, 상기 반도체기판(11)은 1500 ∼4000 Å 깊이 식각한다. (도 2참조)In addition, a first photoresist pattern (not shown) is formed on the second insulating layer 15 to expose a portion of the device isolation region, and then the second insulating layer 15 and the first insulating layer 13 and a predetermined portion are exposed. The semiconductor substrate 11 having a thickness is etched to form a trench 17, and the first photoresist pattern is removed. At this time, the semiconductor substrate 11 is etched 1500 ~ 4000 mm deep. (See Fig. 2)

그 후, 상기 트렌치(17)의 표면에 제1열산화막(도시안됨)을 50 ∼ 200 Å 두께 형성시켰다가 습식식각 공정으로 제거하여 상기 트렌치(17)를 형성하기 위한 식각공정시 손상된 반도체기판(11)의 표면에 결함을 제거하기 위함이다. 이때, 상기 제1열산화막은 100 ∼ 300 Å 두께로 건식 또는 습식방법으로 과도식각한다. (도 3참조)Thereafter, a first thermal oxide film (not shown) is formed on the surface of the trench 17 by a thickness of 50 to 200 Å and then removed by a wet etching process to damage the semiconductor substrate during the etching process to form the trench 17 ( This is to remove the defect on the surface of 11). At this time, the first thermal oxide film is over-etched by a dry or wet method to a thickness of 100 ~ 300 kPa. (See Fig. 3)

그 다음, 상기 트렌치(17)의 측벽에 다시 50 ∼ 200 Å 정도 두께의 제2열산화막(19)을 성장시킨다. 이때, 상기 제2열산화막(19)은 제3절연막(21)과 반도체기판(11)과의 계면에서의 계면포획전하를 줄이기 위함이다. (도 4참조)Next, a second thermal oxide film 19 having a thickness of about 50 to about 200 kPa is grown on the sidewall of the trench 17 again. In this case, the second thermal oxide film 19 is to reduce the interface capture charge at the interface between the third insulating film 21 and the semiconductor substrate 11. (See Fig. 4)

도 5a 는 상기 제2열산화막(19)을 형성한 후 상기 제2열산화막(19)과 반도체기판(11)의 계면상태를 도시한 도면이다.FIG. 5A is a view illustrating an interface state between the second thermal oxide film 19 and the semiconductor substrate 11 after the second thermal oxide film 19 is formed.

다음, 상기 제2열산화막(19)을 500 ∼ 1000 ℃ 온도의 N2O 분위기에서 1차 열처리공정을 실시한다.Next, the second thermal oxide film 19 is subjected to a first heat treatment process in an N 2 O atmosphere at a temperature of 500 to 1000 ° C.

이때, 상기 1차 열처리공정은 상기 제2열산화막(19)과 반도체기판(11) 계면의 Si 와 O 와의 댕글링 본드로 계면 포획 전하를 감소시키고, 후속 산화공정시 발생하는 압축응력(compressive stress)도 감소시킨다. 또한, 질소원자가 상기 계면으로 침투하여 계면이 휘어지는 것을 방지한다.In this case, the first heat treatment process reduces the interface capture charge by the dangling bond between Si and O at the interface between the second thermal oxide film 19 and the semiconductor substrate 11, and compressive stress generated during the subsequent oxidation process. Also decrease. In addition, nitrogen atoms penetrate into the interface to prevent the interface from bending.

그 다음, 상기 제2열산화막(19)을 1000 ∼ 1500 ℃ 온도의 N2 분위기에서 2차 열처리공정을 실시한다. 여기서, 상기 2차 열처리공정은 상기 제2열산화막(19) 내의 고정전하(fixed charge)를 감소시킨다. (도 5b참조)Next, the second thermal oxide film 19 is subjected to a secondary heat treatment step in an N 2 atmosphere at a temperature of 1000 to 1500 ° C. In this case, the secondary heat treatment process reduces the fixed charge in the second thermal oxide film 19. (See Fig. 5b)

다음, 상기 트렌치(17)를 매립하는 동시에 상기 제2절연막(15)이 덮힐 정도로 제3절연막(21)을 형성한다. 이때, 상기 제3절연막(21)은 3000 ∼ 8000 Å 두께로 형성한다. (도 6참조)Next, the third insulating layer 21 is formed to fill the trench 17 and cover the second insulating layer 15. At this time, the third insulating film 21 is formed to a thickness of 3000 ~ 8000 Å. (See FIG. 6)

상기한 바와같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 트렌치를 형성한 다음, 상기 트렌치 형성공정시 발생한 트렌치 표면의 결함을 제거하는 열산화막 형성 및 제거공정을 실시한 후, 다시 상기 트렌치 표면에 열산화막을 형성하고, 상기 열산화막을 저온의 N2O 분위기에서 1차로 열처리하면 질소원자가 상기 열산화막과 반도체기판 계면으로 침투하여 상기 계면이 휘어지는 것을 방지하고, 결함이 약한 부분을 보강하여 상기 열산화막과 반도체기판 계면의 Si 와 O와의 댕글링 본드에 의한 계면 포획 전하를 감소시키고, 산화공정시 발생하는 압축응력을 완화시켜 상기 열산화막의 전기적 특성을 향상시키며, 후속공정으로 고온의 N2 분위기에서 2차 열처리 공정을 실시하여 상기 열산화막 내의 고정전하를 감소시킴으로써 전기적으로 안정한 트렌치 표면과 열산화막을 얻게 되고, 그에 따른 반도체소자의 신뢰성 및 특성을 향상시키는 이점이 있다.As described above, in the method of fabricating an isolation layer of a semiconductor device according to the present invention, the trench surface is formed, and then a thermal oxide film formation and removal process for removing defects in the trench surface generated during the trench formation process is performed. When a thermal oxide film is formed on the thermal oxide film and the thermally oxidized film is first heat-treated in a low temperature N 2 O atmosphere, nitrogen atoms penetrate into the thermal oxide film and the semiconductor substrate interface to prevent the interface from warping, and the weak oxide part is reinforced to reinforce the thermal oxide film Reduces interfacial capture charges caused by dangling bonds between Si and O at the interface of semiconductor and semiconductor substrates, and reduces the compressive stress generated during the oxidation process to improve the electrical properties of the thermal oxide film. By performing a differential heat treatment process to reduce the fixed charge in the thermal oxide film, And the gain set by the trench surface and a thermal oxide film, there is the advantage of improving the reliability and the characteristics of the semiconductor device thereof.

Claims (7)

반도체기판 상부에 산화막과, 질화막을 순차적으로 형성하는 공정과,Sequentially forming an oxide film and a nitride film on the semiconductor substrate; 소자분리 마스크를 이용한 식각공정으로 상기 산화막, 질화막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,Forming a trench by etching the oxide film, the nitride film, and the semiconductor substrate by an etching process using an isolation mask; 상기 트렌치 표면의 결함을 제거하는 공정과,Removing defects on the trench surface; 상기 트렌치 표면에 열산화막을 형성하는 공정과,Forming a thermal oxide film on the trench surface; 상기 열산화막을 1차 열처리하는 공정과,First heat treating the thermal oxide film; 상기 열산화막을 2차 열처리하는 공정과,Performing a second heat treatment of the thermal oxide film; 상기 트렌치를 매립하는 절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.And forming an insulating film filling the trench. 제 1 항에 있어서,The method of claim 1, 상기 트렌치는 1500 ∼ 4000 Å 깊이의 반도체기판을 식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The trench is a device isolation film manufacturing method of a semiconductor device, characterized in that formed by etching the semiconductor substrate of 1500 ~ 4000 4000 depth. 제 1 항에 있어서,The method of claim 1, 상기 트렌치 표면의 결함제거 공정은 상기 트렌치 표면에 50 ∼ 200 Å 두께의 열산화막을 형성하고, 이를 제거하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of removing a defect on the trench surface is performed by forming a thermal oxide film having a thickness of 50 to 200 Å on the trench surface and removing the thermal oxide film. 제 3 항에 있어서,The method of claim 3, wherein 상기 열산화막 제거공정은 습식 또는 건식식각 공정으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The thermal oxide film removing process is a device isolation film manufacturing method of a semiconductor device, characterized in that the wet or dry etching process. 제 1 항에 있어서,The method of claim 1, 상기 열산화막은 50 ∼ 200 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The thermal oxide film is a device isolation film manufacturing method of a semiconductor device, characterized in that formed in 50 ~ 200Å thickness. 제 1 항에 있어서,The method of claim 1, 상기 1차 열처리 공정은 500 ∼ 1000 ℃ 온도의 N2O 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The first heat treatment process is a device isolation film manufacturing method of a semiconductor device, characterized in that carried out in an N 2 O atmosphere of 500 ~ 1000 ℃ temperature. 제 1 항에 있어서,The method of claim 1, 상기 2차 열처리 공정은 1000 ∼ 1500 ℃ 온도의 N2 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The secondary heat treatment process is a device isolation film manufacturing method of a semiconductor device, characterized in that carried out in an N2 atmosphere of 1000 ~ 1500 ℃ temperature.
KR1019970063275A 1997-11-26 1997-11-26 Device Separation Method of Semiconductor Device KR19990042453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063275A KR19990042453A (en) 1997-11-26 1997-11-26 Device Separation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063275A KR19990042453A (en) 1997-11-26 1997-11-26 Device Separation Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19990042453A true KR19990042453A (en) 1999-06-15

Family

ID=66094338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063275A KR19990042453A (en) 1997-11-26 1997-11-26 Device Separation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19990042453A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428768B1 (en) * 2001-08-29 2004-04-30 삼성전자주식회사 Sti type semiconductor device and method of forming the same
KR100444609B1 (en) * 2002-10-30 2004-08-16 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device
KR100673100B1 (en) * 2000-06-30 2007-01-22 주식회사 하이닉스반도체 Isolation method for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673100B1 (en) * 2000-06-30 2007-01-22 주식회사 하이닉스반도체 Isolation method for semiconductor device
KR100428768B1 (en) * 2001-08-29 2004-04-30 삼성전자주식회사 Sti type semiconductor device and method of forming the same
KR100444609B1 (en) * 2002-10-30 2004-08-16 주식회사 하이닉스반도체 Method of forming an isolation layer in a semiconductor device

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US6261921B1 (en) Method of forming shallow trench isolation structure
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
US6277709B1 (en) Method of forming shallow trench isolation structure
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US6602792B2 (en) Method for reducing stress of sidewall oxide layer of shallow trench isolation
KR100567022B1 (en) Method for forming isolation layer of semiconductor device using trench technology
US20030209760A1 (en) Semiconductor integrated circuit and method of fabricating the same
KR100271399B1 (en) Shallow trench manufacturing method for isolating semiconductor device
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR19990042453A (en) Device Separation Method of Semiconductor Device
KR100325609B1 (en) Shallow trench isolation manufacturing method
KR100895824B1 (en) Method for forming isolation layer of semiconductor device
KR100420701B1 (en) Method of forming an isolation film in semiconductor device
KR100471406B1 (en) method of fabricating semiconductor device using trench type isolation process
KR19990055791A (en) Device Separation Method of Semiconductor Device
KR19990042452A (en) Device Separation Method of Semiconductor Device
KR100506051B1 (en) Device Separation Method of Semiconductor Devices
KR100333714B1 (en) Method for forming isolation layer in semiconductor device
KR100277435B1 (en) How to Form Trench Isolation in Semiconductor Devices
KR100455093B1 (en) Method of forming an isolation layer in a semiconductor device
KR19990057360A (en) Device Separation Method of Semiconductor Device
KR100281279B1 (en) Method for manufacturing device isolation oxide film of semiconductor device
KR20010002305A (en) Shallow trench isolation manufacturing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination