KR19990055791A - Device Separation Method of Semiconductor Device - Google Patents
Device Separation Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19990055791A KR19990055791A KR1019970075746A KR19970075746A KR19990055791A KR 19990055791 A KR19990055791 A KR 19990055791A KR 1019970075746 A KR1019970075746 A KR 1019970075746A KR 19970075746 A KR19970075746 A KR 19970075746A KR 19990055791 A KR19990055791 A KR 19990055791A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- trench
- vapor deposition
- chemical vapor
- Prior art date
Links
Abstract
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 화학적 기계적 연마 방지층인 질화막을 얇게 형성하고 그 상부에 화학기상증착 산화막을 형성하여, 질화막 상부에서 진행하는 마스크 공정보다 쉽게 마스크 공정을 실시할 수 있고, 화학기상증착 산화막이 드러나도록 화학적 기계적 연마 공정을 실시한 후에 질화막 제거 공정에서 질화막 상부에 있는 화학기상증착 산화막은 트렌치를 매립하는 절연물보다 습식식각 속도가 빠르기 때문에 질화막 상부에 매립 절연물이 있는 경우보다 습식식각 시간을 줄일 수 있고, 그로 인한 매립절연물의 식각량을 줄여 매립 절연물이 반도체기판의 활성영역보다 낮게 형성되는 것을 방지하는 기술이다.The present invention relates to a method of manufacturing a device isolation film of a semiconductor device, by forming a thin nitride film as a chemical mechanical polishing prevention layer and a chemical vapor deposition oxide film formed on the upper portion, the mask process can be carried out more easily than the mask process proceeds on the nitride film After the chemical mechanical polishing process is performed to reveal the chemical vapor deposition oxide film, the chemical vapor deposition oxide film on the upper part of the nitride film removal process has a faster wet etching rate than the insulating material filling the trench. It is possible to reduce the wet etching time, thereby reducing the amount of etching of the buried insulator, thereby preventing the buried insulator from being formed below the active region of the semiconductor substrate.
Description
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 트렌치를 이용한 소자분리막 형성시 질화막의 두께를 낮게 형성하고, 트렌치를 매립한 절연물보다 식각속도가 빠른 화학기상증착 산화막을 사용하여 마스크 공정을 쉽게 진행하고, 식각 시간의 감소로 상기 트렌치를 매립한 절연물이 감소되어 반도체기판의 활성영역보다 낮게 형성되는 것을 방지하는 기술에 관한 것이다.The present invention relates to a method for manufacturing a device isolation film of a semiconductor device, and in particular, when forming a device isolation film using a trench, the thickness of the nitride film is lowered, and the mask process is performed using a chemical vapor deposition oxide film having an etching rate faster than that of an insulating material filling the trench. The present invention relates to a technique for easily proceeding and reducing the etching time to reduce the insulating material filling the trench to be formed lower than the active region of the semiconductor substrate.
일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.In general, a semiconductor device is composed of an active region in which devices such as a transistor or a capacitor are formed, and an isolation region separating the active regions so that the operation of the devices does not interfere with each other.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.Recently, with the trend toward higher integration of semiconductor devices, efforts have been made to reduce the area of device isolation regions, which occupy a large area in semiconductor devices.
이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.As a method of manufacturing the device isolation region, a conventional local oxidation of silicon (hereinafter referred to as LOCOS) method of thermally oxidizing a semiconductor substrate using a nitride film pattern as a mask, or a trench is formed in a semiconductor substrate and embedded in an insulating material. The trench separation method is used. Among them, the LOCOS method is widely used because of its relatively simple process, but the device isolation area is large and bird's beak is formed on the interface to prevent lattice defects caused by substrate stress. There is a disadvantage that occurs.
상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.Looking at the manufacturing method of the LOCOS field oxide film as follows.
먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.First, a surface of the semiconductor substrate is thermally oxidized to form a pad oxide film, and a nitride film pattern is formed on the pad oxide film to expose a predetermined portion to the device isolation region of the semiconductor substrate. Then, the nitride film pattern is a thermal oxidation mask. The substrate is thermally oxidized to a predetermined thickness to form a field oxide film.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.In the conventional LOCOS field oxide film, oxygen penetrates into the semiconductor substrate boundary portion between the active region and the field oxide film to form an inclined surface called Buzzvik.
상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워진다.Since the stress is applied to the semiconductor substrate by the Burjvik, the lattice defects are increased, the leakage current is increased, the reliability of the device operation is deteriorated, and the area of the active area is reduced, making the device highly integrated.
상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 트렌치를 사용한 소자분리막 제조방법이 사용되기도 한다.In order to prevent the area of the active region from being reduced as described above, a device isolation film manufacturing method using a trench may be used.
이하, 종래기술에 따른 반도체소자의 소자분리막 제조방법을 첨부된 도면을 참고로 하여 설명하기로 한다.Hereinafter, a device isolation film manufacturing method of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.
도 1a 및 도 1b 는 종래기술의 제1실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이고, 도 `2a 및 도 2b 는 종래기술의 제2실시예에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device in accordance with a first embodiment of the prior art, and FIGS. 2A and 2B illustrate a device isolation film of a semiconductor device in accordance with a second embodiment in the prior art. It is a cross-sectional view showing the method.
먼저, 반도체기판(101) 상부에 패드산화막(102)을 증착하고, 상기 패드산화막(102) 상부에 질화막(103)을 증착한다.First, a pad oxide film 102 is deposited on the semiconductor substrate 101, and a nitride film 103 is deposited on the pad oxide film 102.
다음, 소자분리 영역으로 예정되는 부분의 질화막(103), 패드산화막(102) 및 반도체기판(101)을 제거하여 트렌치(도시않됨)를 형성한다.Next, a trench (not shown) is formed by removing the nitride film 103, the pad oxide film 102, and the semiconductor substrate 101 of the portion intended as the device isolation region.
다음, 상기 트렌치를 형성하는 공정시 상기 트렌치의 식각면에 발생한 결점을 제거하기 위하여 상기 트렌치의 식각면에 제1열산화막(도시않됨)을 형성하였다가 습식식각방법으로 제거한다.Next, a first thermal oxide layer (not shown) is formed on the etching surface of the trench to remove defects occurring in the etching surface of the trench in the process of forming the trench, and then removed by a wet etching method.
그 다음, 상기 트렌치의 식각면에 제2열산화막(도시않됨)을 형성하고, 상기 트렌치를 매립하는 매립절연물(105)을 형성한다. 이때, 상기 매립절연물(105)은 상기 질화막(103)을 덮도록 형성한다.Next, a second thermal oxide film (not shown) is formed on the etching surface of the trench, and a buried insulator 105 filling the trench is formed. In this case, the buried insulator 105 is formed to cover the nitride film 103.
다음, 상기 매립절연물(105)을 화학기계적 연마(chemical mechanical polishing, 이하 CMP 라함) 방법으로 일정 두께 제거하고, 상기 질화막(103) 상부에 남아있는 매립절연물(105)을 제거하기 위해 습식식각방법으로 식각공정을 실시한다.Next, the buried insulator 105 is removed by a chemical mechanical polishing (CMP) method, and a wet etching method is used to remove the buried insulator 105 remaining on the nitride film 103. Carry out an etching process.
그 다음, 상기 질화막(103) 및 패드산화막(102)을 제거하여 트렌치를 이용한 소자분리막을 형성한다.Next, the nitride layer 103 and the pad oxide layer 102 are removed to form an isolation layer using a trench.
그러나, 상기와 같은 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 트렌치에 절연물을 매립하고 질화막 상부에 남아있는 절연물을 습식식각방법으로 제거할 때, 상기 질화막의 두께가 낮게 형성되었을 경우에는 상기 절연막이 반도체기판 높이보다 낮게 형성될 수 있고(도 1a, 도 1 b참조), 상기 질화막을 두껍게 형성할 경우에는 트렌치의 깊이가 깊어져 상기 트렌치를 매립하기가 매우 어려우며(도 2a, 도 2b참조), 상기 질화막 상부에 다결정실리콘층을 형성한 경우에는 식각공정시 상기 절연물의 가장자리에 잔류물(polymer)을 남기는 문제점이 있다.However, in the method of manufacturing a device isolation film of a semiconductor device according to the prior art as described above, when the insulating film is embedded in the trench and the insulating material remaining on the nitride film is removed by a wet etching method, the thickness of the nitride film is low. The insulating film may be formed lower than the height of the semiconductor substrate (see FIGS. 1A and 1B), and when the nitride film is formed thick, the trench is deep and it is very difficult to fill the trench (see FIGS. 2A and 2B). ), When the polysilicon layer is formed on the nitride film, there is a problem of leaving a residue (polymer) at the edge of the insulator during the etching process.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 질화막 두께를 낮게 형성하고, 그 상부에 트렌치를 매립하는 절연물보다 식각속도가 빠른 화학기상증착 산화막을 형성하여 질화막 상부에서 마스크 공정을 진행하는 것보다 용이하게 진행할 수 있게 하고, 식각시간을 줄여 트렌치를 매립한 절연물이 반도체기판보다 낮게 형성되는 것을 방지하는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.The present invention to solve the above problems of the prior art, to form a low nitride film thickness, forming a chemical vapor deposition oxide film having a faster etching rate than the insulating material filling the trench on top of the process of the mask process on the nitride film It is an object of the present invention to provide a method of manufacturing a device isolation film of a semiconductor device, which makes it possible to proceed more easily and prevents an insulator filled with a trench from being lower than a semiconductor substrate by reducing an etching time.
도 1a 및 도 1b 는 종래기술의 제1실시예에 따른 반도체소자의 소자분리막 제조방법을 나타낸 단면도.1A and 1B are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device according to a first embodiment of the prior art;
도 2a 및 도 2b 는 종래기술의 제2실시예에 따른 반도체소자의 소자분리막 제조방법을 나타낸 단면도.2A and 2B are cross-sectional views illustrating a method of manufacturing a device isolation film of a semiconductor device in accordance with a second embodiment of the prior art;
도 3a 내지 도 3i 는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.3A to 3I are cross-sectional views illustrating a method of fabricating an isolation layer in a semiconductor device according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11, 101 : 반도체기판 102, 12 : 패드절연막11, 101: semiconductor substrate 102, 12: pad insulating film
13, 103 : 질화막 15, 105 : 매립절연물13, 103: nitride film 15, 105: buried insulator
17 : 화학기상증착 산화막 19 : 트렌치17: chemical vapor deposition oxide film 19: trench
21 : 제2열산화막 25 : 게이트 산화막21: second thermal oxide film 25: gate oxide film
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 제조방법은,Device isolation film manufacturing method of a semiconductor device according to the present invention for achieving the above object,
반도체기판 상부에 패드절연막, 질화막 및 화학기상증착 산화막을 순차적으로 형성하는 공정과,Sequentially forming a pad insulating film, a nitride film, and a chemical vapor deposition oxide film on the semiconductor substrate;
소자분리영역으로 예정되는 부분의 화학기상증착 산화막, 질화막, 패드절연막 및 반도체기판을 제거하여 트렌치를 형성하는 공정과,Forming a trench by removing a chemical vapor deposition oxide film, a nitride film, a pad insulating film, and a semiconductor substrate of a portion intended as an element isolation region;
상기 트렌치의 식각면에 제1열산화막을 형성하였다가 습식식각방법으로 제거하여 상기 트렌치 형성시 발생한 결함을 제거하는 공정과,Forming a first thermal oxide film on an etching surface of the trench and removing the first thermal oxide layer by a wet etching method to remove defects generated during the trench formation;
상기 트렌치 식각면에 제2열산화막을 형성하는 공정과,Forming a second thermal oxide film on the trench etching surface;
상기 트렌치를 매립하는 절연물을 상기 화학기상증착 산화막 상부까지 증착하는 공정과,Depositing an insulator filling the trench up to the chemical vapor deposition oxide film;
상기 절연물을 상기 화학기상증착 산화막이 노출될 때까지 화학적 기계적 연마하는 공정과,Chemical mechanical polishing the insulator until the chemical vapor deposition oxide film is exposed;
상기 화학기상증착 산화막과 상기 질화막을 습식식각공정으로 제거하는 공정을 포함하는 것을 특징으로 한다.And removing the chemical vapor deposition oxide film and the nitride film by a wet etching process.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3i 은 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.3A to 3I are cross-sectional views illustrating a process of forming a device isolation insulating film of a semiconductor device according to an embodiment of the present invention.
먼저, 반도체기판(11) 상부에 패드산화막(12)을 열산화막으로 50 ∼ 200 Å 의 두께로 형성한다.First, a pad oxide film 12 is formed on the semiconductor substrate 11 to a thickness of 50 to 200 GPa with a thermal oxide film.
그 다음, 상기 패드산화막(12) 상부에 질화막(13)을 500 ∼ 1500 Å 정도 두께로 형성한다. (도 3a참조)Next, a nitride film 13 is formed on the pad oxide film 12 to a thickness of about 500 to 1500 kPa. (See Figure 3a)
이어서, 상기 질화막(13) 상부에 화학기상증착 산화막(17)을 830 ∼ 1000℃에서 100 ∼ 1000 Å 정도의 두께로 형성한다. 이때, 상기 화학기상증착 산화막(17)은 트렌치를 매립하는 절연물보다 습식식각 속도가 빠른 산화막으로 대신할 수 있다. (도 3b참조)Subsequently, a chemical vapor deposition oxide film 17 is formed on the nitride film 13 at a thickness of about 100 to 1000 kPa at 830 to 1000 ° C. In this case, the chemical vapor deposition oxide layer 17 may be replaced with an oxide layer having a faster wet etching rate than the insulating material filling the trench. (See Figure 3b)
그 다음, 상기 화학기상증착 산화막(18) 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막 패턴(도시않됨)을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 화학기상증착 산화막(17), 질화막(13), 패드산화막(12) 및 일정두께의 반도체기판(11)을 제거하여 트렌치(19)를 형성한다. 이때, 상기 반도체기판(11)은 1500 ∼ 4000 Å 깊이를 식각한다. (도 3c참조)Subsequently, a photoresist pattern (not shown) is formed on the chemical vapor deposition oxide film 18 to expose a predetermined portion as a device isolation region, and the chemical vapor deposition oxide film 17 is formed by using the photoresist pattern as an etching mask. The trench 19 is formed by removing the nitride film 13, the pad oxide film 12, and the semiconductor substrate 11 having a predetermined thickness. At this time, the semiconductor substrate 11 etch a depth of 1500 ~ 4000 4000. (See Figure 3c)
다음, 상기 트렌치(19) 식각면에 제1열산화막(도시않됨)을 50 ∼ 200 Å 두께로 형성하고, 습식식각방법으로 제거하여 상기 트렌치(19) 형성공정시 트렌치 식각면에 발생한 결함을 제거하되 상기 제1열산화막이 100 ∼ 300 Å 정도 제거되도록 과도식각을 실시한다. (도 3d참조)Next, a first thermal oxide layer (not shown) is formed to a thickness of 50 to 200 Å on the etching surface of the trench 19 and is removed by a wet etching method to remove defects in the trench etching surface during the formation of the trench 19. However, the over-etching is performed so that the first thermal oxide film is removed at about 100 to 300 Å. (See FIG. 3D)
그 다음, 상기 트렌치(19) 식각면에 제2열산화막(21)을 50 ∼ 200 Å 두께로 형성한다. (도 3e참조)Next, a second thermal oxide film 21 is formed on the etching surface of the trench 19 to have a thickness of 50 to 200 Å. (See Figure 3e)
다음, 상기 전체표면에 고밀도 플라즈마 화학기상증착 방법을 이용한 산화막이나 오존테오스(O3tetra ethyl ortho silicate : 이하 O3TEOS라 함)를 사용하여 상기 트렌치(19)를 매립하는 매립절연물(15)을 형성한다. 이때, 상기 매립절연물(15)은 상기 화학기상증착 산화막(17)을 덮도록 형성한다. (도 3f참조)Next, a high density plasma chemical vapor deposition oxide or ozone Teos with the entire surface: the buried insulator 15 for embedding the trench 19 by using (O 3 tetra ethyl ortho silicate hereinafter referred to as O 3 TEOS) To form. In this case, the buried insulator 15 is formed to cover the chemical vapor deposition oxide layer 17. (See Figure 3f)
그 다음, 상기 매립절연물(15)은 CMP 공정을 사용하여 상기 화학기상증착 산화막(17)이 드러날 때까지 제거한다. (도 3g참조)The buried insulator 15 is then removed until the chemical vapor deposition oxide film 17 is exposed using a CMP process. (See Fig. 3g)
다음, 상기 화학기상증착 산화막(17)과 질화막(13)을 습식식각방법으로 제거한다. (도 3h참조)Next, the chemical vapor deposition oxide film 17 and the nitride film 13 are removed by a wet etching method. (See Fig. 3h)
그리고, 희생산화공정 및 게이트 공정을 거쳐 게이트 산화막(25)을 형성한 후에도 상기 반도체기판(11)의 활성영역부분이 상기 트렌치(19)를 매립하는 매립절연물(15)보다 높거나 낮지 않게 형성된다. (도 3i참조)After the gate oxide layer 25 is formed through the sacrificial oxidation process and the gate process, the active region of the semiconductor substrate 11 is formed not to be higher or lower than the buried insulator 15 filling the trench 19. . (See Figure 3i)
참고로, 산화물 식각용액에서의 상기 열산화막과 화학기상증착 산화막과 고밀도 플라즈마 산화막의 식각비를 살펴보면 하기 표 1과 같다.For reference, the etching ratios of the thermal oxide film, the chemical vapor deposition oxide film, and the high density plasma oxide film in the oxide etching solution are shown in Table 1 below.
표 1Table 1
상기 표 1에 나타난 것과 같이 화학기상증착 산화막이 트렌치를 매립하는 고밀도 플라즈마 화학기상증착 산화막보다 식각속도가 빠르기 때문에 질화막 상부에 절연물이 있는 경우보다 식각 시간을 줄일 수 있어, 반도체기판의 활성영역보다 트렌치를 매립한 절연물의 높이가 낮아지는 것을 방지할 수 있다.As shown in Table 1, the etching rate of the chemical vapor deposition oxide is faster than the high-density plasma chemical vapor deposition oxide filling the trench, so that the etching time is shorter than the case where there is an insulator on top of the nitride film, and thus, the trench is lower than the active region of the semiconductor substrate. It is possible to prevent the height of the insulated material buried.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 화학적 기계적 연마 방지층인 질화막을 얇게 형성하고 그 상부에 화학기상증착 산화막을 형성하여, 질화막 상부에서 진행하는 마스크 공정보다 쉽게 마스크 공정을 실시할 수 있고, 화학기상증착 산화막이 드러나도록 화학적 기계적 연마 공정을 실시한 후에 질화막 제거 공정에서 질화막 상부에 있는 화학기상증착 산화막은 트렌치를 매립하는 절연물보다 습식식각 속도가 빠르기 때문에 질화막 상부에 매립 절연물이 있는 경우보다 습식식각 시간을 줄일 수 있고, 그로 인한 매립절연물의 식각량을 줄여 매립 절연물이 반도체기판의 활성영역보다 낮게 형성되는 것을 방지하는 이점이 있다.As described above, in the method of manufacturing a device isolation film of a semiconductor device according to the present invention, a thin nitride film, which is a chemical mechanical polishing prevention layer, and a chemical vapor deposition oxide film are formed thereon, so that a mask process is more easily performed than a mask process proceeding on the nitride film. After the chemical mechanical polishing process is performed to expose the chemical vapor deposition oxide film, the chemical vapor deposition oxide film on the upper part of the nitride film removal process has a faster wet etching rate than the insulating material filling the trench. In this case, the wet etching time can be reduced, and the etching amount of the buried insulator is reduced, thereby preventing the buried insulator from being formed lower than the active region of the semiconductor substrate.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075746A KR19990055791A (en) | 1997-12-27 | 1997-12-27 | Device Separation Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075746A KR19990055791A (en) | 1997-12-27 | 1997-12-27 | Device Separation Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990055791A true KR19990055791A (en) | 1999-07-15 |
Family
ID=66172279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970075746A KR19990055791A (en) | 1997-12-27 | 1997-12-27 | Device Separation Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990055791A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481844B1 (en) * | 1998-06-02 | 2005-06-08 | 삼성전자주식회사 | A method for fabricating trench isolation |
KR100505604B1 (en) * | 1998-05-28 | 2005-09-26 | 삼성전자주식회사 | Trench isolating method |
KR100731089B1 (en) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method for forming shallow trench isolation in semiconductor device |
-
1997
- 1997-12-27 KR KR1019970075746A patent/KR19990055791A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505604B1 (en) * | 1998-05-28 | 2005-09-26 | 삼성전자주식회사 | Trench isolating method |
KR100481844B1 (en) * | 1998-06-02 | 2005-06-08 | 삼성전자주식회사 | A method for fabricating trench isolation |
KR100731089B1 (en) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Method for forming shallow trench isolation in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6180493B1 (en) | Method for forming shallow trench isolation region | |
US6277709B1 (en) | Method of forming shallow trench isolation structure | |
KR19980053392A (en) | Method of manufacturing a semiconductor device having a trench isolation structure | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
KR100251280B1 (en) | Sti method | |
US6544861B2 (en) | Method for forming isolation trench | |
US6251750B1 (en) | Method for manufacturing shallow trench isolation | |
US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
KR100568259B1 (en) | Trench isolation type semiconductor device and fabrication method for the same | |
KR19990055791A (en) | Device Separation Method of Semiconductor Device | |
KR100325609B1 (en) | Shallow trench isolation manufacturing method | |
KR100895824B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100979230B1 (en) | The method for forming shall trench isolation in semiconductor device | |
KR100302878B1 (en) | Trench manufacturing method for isolating semiconductor devices | |
KR100419754B1 (en) | A method for forming a field oxide of a semiconductor device | |
KR20010073704A (en) | Method for trench isolation in semiconductor device without void | |
KR19990042453A (en) | Device Separation Method of Semiconductor Device | |
KR100587084B1 (en) | method for fabricating semiconductor device | |
KR100568028B1 (en) | Structure And Method For Isolation Of Semiconductor Device | |
KR19990042452A (en) | Device Separation Method of Semiconductor Device | |
KR20030001941A (en) | Method For Manufacturing Semiconductor Devices | |
KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
KR20010002305A (en) | Shallow trench isolation manufacturing method | |
KR100512462B1 (en) | Method for manufacturing Semiconductor device using contact spiking prevention | |
KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |