KR100481844B1 - A method for fabricating trench isolation - Google Patents
A method for fabricating trench isolation Download PDFInfo
- Publication number
- KR100481844B1 KR100481844B1 KR10-1998-0020365A KR19980020365A KR100481844B1 KR 100481844 B1 KR100481844 B1 KR 100481844B1 KR 19980020365 A KR19980020365 A KR 19980020365A KR 100481844 B1 KR100481844 B1 KR 100481844B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- film
- trench isolation
- etching
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 46
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 격리 에지 부위에 발생되는 덴트(dent) 현상을 방지하는 트렌치 격리 제조 방법에 관한 것으로, 반도체 기판 상에 차례로 형성된 산화막 및 산화막보다 상대적으로 얇은 두께의 실리콘 질화막(SiN막)이 패터닝 되어 트렌치 식각 마스크가 형성된다. 트렌치 식각 마스크를 사용하여 반도체 기판이 식각 되어 트렌치가 형성된다. 트렌치 내벽에 열산화막이 형성된후, 열산화막을 포함하여 트렌치 식각 마스크 상에 실리콘 질화막 라이너(SiN liner)가 형성된다. 실리콘 질화막 라이너 상에 트렌치를 완전히 채우도록 트렌치 격리막이 형성된다. 트렌치 양측의 산화막의 상부 표면이 노출될 때까지 트렌치 격리막, 실리콘 질화막 라이너, 그리고 트렌치 식각 마스크용 실리콘 질화막이 차례로 평탄화 식각 된다. 트렌치 양측의 반도체 기판의 상부 표면이 노출될 때까지 트렌치 격리막 및 산화막이 식각 되어 트렌치 격리가 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 트렌치 식각 마스크용 SiN막을 패드 산화막보다 상대적으로 얇게 형성하고, 트렌치 격리막 평탄화 식각시 모두 제거되도록 함으로써, 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있고, 후속 게이트 폴리 형성시 브리지를 방지할 수 있다. The present invention relates to a trench isolation manufacturing method that prevents dent phenomenon occurring in the trench isolation edge region, wherein a silicon nitride film (SiN film) having a relatively thin thickness than the oxide film and the oxide film formed on the semiconductor substrate is patterned. A trench etch mask is formed. The semiconductor substrate is etched using the trench etch mask to form the trench. After the thermal oxide film is formed on the inner wall of the trench, a silicon nitride film liner (SiN liner) is formed on the trench etching mask including the thermal oxide film. A trench isolation is formed to completely fill the trench on the silicon nitride film liner. The trench isolation layer, the silicon nitride film liner, and the silicon nitride film for the trench etching mask are sequentially planarized until the upper surfaces of the oxide films on both sides of the trench are exposed. The trench isolation layer and the oxide layer are etched until the upper surfaces of the semiconductor substrates on both sides of the trench are exposed to form trench isolation. According to the method of manufacturing a semiconductor device, the etch phenomenon generated in the trench isolation edge region can be prevented by forming the trench etching mask SiN film relatively thinner than the pad oxide film and removing all the trench isolation film during etching. The bridge can be prevented in subsequent gate poly formation.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing trench isolation.
반도체 소자가 고집적화 됨에 따라, 얕은 트렌치 격리(이하 'STI'라 함) 공정의 적용이 활발히 이루어지고 있으며, 특히 256M DRAM급 이상의 소자에서 STI를 이용한 트랜지스터 형성 방법의 개발이 중요한 항목으로 대두되고 있다. As semiconductor devices have been highly integrated, the application of shallow trench isolation (hereinafter referred to as 'STI') processes has been actively applied, and development of transistor formation methods using STIs has become an important item, especially in devices of 256M DRAM or higher.
도 1a 내지 도 1c는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다. 1A-1C are cross-sectional views sequentially illustrating the processes of a conventional trench isolation manufacturing method.
도 1a를 참조하면, 반도체 기판(1) 상에 패드 산화막(2a) 및 실리콘 질화막(이하 'SiN막'이라 함)(2b)이 차례로 형성된다. 이 분야에서 잘 알려진 사진 식각(photolithography) 공정을 사용하여 상기 SiN막(2b) 및 패드 산화막(2a)이 패터닝 되어 트렌치 식각 마스크(2)가 형성된다. Referring to FIG. 1A, a pad oxide film 2a and a silicon nitride film (hereinafter referred to as a 'SiN film') 2b are sequentially formed on the semiconductor substrate 1. The trench etching mask 2 is formed by patterning the SiN film 2b and the pad oxide film 2a using a photolithography process well known in the art.
상기 트렌치 식각 마스크(2)를 사용하여 반도체 기판(1)이 식각 되어 트렌치(4)가 형성된다. 상기 트렌치 내벽 즉, 트렌치 하부 및 양측벽에 상기 트렌치 식각 공정시 발생된 반도체 기판(1)의 손상을 제거하기 위한 열산화막(thermal oxide layer)(5)이 형성된다. 상기 열산화막(5)을 포함하여 트렌치 식각 마스크(2) 상에 SiN막 라이너(liner)(6)가 증착 된다. 상기 SiN막 라이너(6) 상에 상기 트렌치(4)를 완전히 채울때까지 트렌치 격리막(8)이 증착 된다. The semiconductor substrate 1 is etched using the trench etch mask 2 to form the trench 4. A thermal oxide layer 5 is formed on the inner wall of the trench, that is, on the lower and both side walls of the trench, to remove the damage of the semiconductor substrate 1 generated during the trench etching process. The SiN film liner 6 is deposited on the trench etch mask 2 including the thermal oxide film 5. A trench isolation film 8 is deposited until the trench 4 is completely filled on the SiN film liner 6.
도 1b에 있어서, 상기 SiN막(2b)를 식각 정지층으로 사용하여 상기 트렌치 격리막(8)이 CMP 공정으로 평탄화 식각 된다. 다음, 상기 SiN막(2b)이 인산(H3PO4) 등의 식각 용액으로 제거되어 트렌치 격리(10)가 완성된다. 그러나, 상기 SiN막(2b) 제거 공정시 상기 SiN막 라이너(6)가 과식각 되어 도 1c에 도시된 바와 같이, 트렌치 격리(10)의 에지 부위에 덴트(dent)(또는 리세스(recess))(참조 번호 9)가 발생된다. 이러한 덴트(참조 번호 9)는 후속 게이트 폴리 형성 공정에서 브리지(bridge) 등의 문제점을 유발하게 된다. In FIG. 1B, the trench isolation layer 8 is planarized etched by a CMP process using the SiN film 2b as an etch stop layer. Next, the trench isolation 10 is completed by removing the SiN film 2b with an etching solution such as phosphoric acid (H 3 PO 4). However, during the SiN film 2b removal process, the SiN film liner 6 is overetched, and as shown in FIG. 1C, a dent (or recess) is formed at an edge portion of the trench isolation 10. (Reference number 9) is generated. This dent (reference number 9) causes problems such as bridges in subsequent gate poly formation processes.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있는 트렌치 격리 제조 방법을 제공함에 그 목적이 있다. The present invention has been proposed to solve the above-mentioned problems, and an object thereof is to provide a trench isolation manufacturing method capable of preventing the dent phenomenon occurring in the trench isolation edge portion.
본 발명의 다른 목적은 트렌치 격리막 평탄화 식각시 트렌치 식각 마스크용 SiN막이 모두 제거되도록 함으로써 SiN막 라이너가 과식각 되는 것을 방지할 수 있는 트렌치 격리 제조 방법을 제공함에 있다.Another object of the present invention is to provide a trench isolation manufacturing method capable of preventing overetching of a SiN film liner by removing all of the SiN film for the trench etching mask during the trench isolation planarization etching.
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 제조 방법은, 반도체 기판 상에 차례로 형성된 제 1 산화막 및 상기 제 1 산화막보다 상대적으로 얇은 두께의 제 1 질화막을 패터닝 하여 트렌치 식각 마스크를 형성하는 단계; 상기 트렌치 식각 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계; 상기 트렌치 내벽에 제 2 산화막을 형성하는 단계; 상기 제 2 산화막을 포함하여 트렌치 식각 마스크 상에 제 2 질화막을 형성하는 단계; 상기 제 2 질화막 상에 트렌치를 완전히 채우도록 제 3 산화막을 형성하는 단계; 상기 트렌치 양측의 제 1 산화막의 상부 표면이 노출될 때까지 상기 제 3 산화막, 제 2 질화막, 그리고 제 1 질화막을 차례로 평탄화 식각 하는 단계; 및 상기 트렌치 양측의 반도체 기판의 상부 표면이 노출될 때까지 상기 제 1 산화막 및 제 3 산화막을 식각 하여 트렌치 격리를 형성하는 단계를 포함한다. According to the present invention for achieving the above object, a trench isolation manufacturing method is to form a trench etching mask by patterning a first oxide film formed on a semiconductor substrate and a first nitride film having a thickness relatively thinner than the first oxide film step; Etching the semiconductor substrate using the trench etching mask to form a trench; Forming a second oxide film on the inner wall of the trench; Forming a second nitride film on the trench etching mask including the second oxide film; Forming a third oxide film to completely fill the trench on the second nitride film; Planarizing etching the third oxide film, the second nitride film, and the first nitride film in order until the upper surfaces of the first oxide films on both sides of the trench are exposed; And forming trench isolation by etching the first oxide layer and the third oxide layer until the upper surfaces of the semiconductor substrates on both sides of the trench are exposed.
이 방법의 바람직한 실시예에 있어서, 상기 제 1 산화막 및 제 3 산화막 식각 공정 후, 반도체 기판의 상부 표면에 돌출된 상기 제 2 질화막을 식각 하는 단계를 더 포함할 수 있다. In example embodiments, the method may further include etching the second nitride layer protruding from the upper surface of the semiconductor substrate after the first oxide layer and the third oxide layer etching process.
(작용)(Action)
도 2c를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리 제조 방법은, 트렌치 식각 마스크용 SiN막을 패드 산화막보다 상대적으로 얇게 형성하고, 트렌치 격리막 평탄화 식각시 모두 제거되도록 함으로써, 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있고, 후속 게이트 폴리 형성시 브리지를 방지할 수 있다. Referring to FIG. 2C, the novel trench isolation manufacturing method according to the embodiment of the present invention forms the trench etching mask SiN film relatively thinner than the pad oxide film, and removes all of the trench isolation edge portions during the trench isolation planarization etching. It is possible to prevent the dent phenomenon occurring in the, and to prevent the bridge during the subsequent gate poly formation.
이하, 도 2 및 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2 and 3.
(실시예 1)(Example 1)
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다. 2A to 2D are cross-sectional views sequentially showing processes of the trench isolation manufacturing method according to the first embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(100) 상에 패드 산화막(102a) 및 SiN막(102b)이 차례로 형성된다. 상기 패드 산화막(102a)은 예를 들어, 열산화 방법으로 형성되고, 통상의 두께보다 비교적 두꺼운 300Å 내지 2000Å의 두께 범위를 갖도록 형성된다. 상기 SiN막(102b)은 후속 평탄화 식각 공정시 식각 정지층으로 사용되고, 또한 이 평탄화 식각 공정시 완전히 제거되도록 하기 위해 1000Å 이하의 두께를 갖도록 가능한 얇게 증착 된다. Referring to FIG. 2A, a pad oxide film 102a and a SiN film 102b are sequentially formed on the semiconductor substrate 100. The pad oxide film 102a is formed by, for example, a thermal oxidation method and is formed to have a thickness range of 300 kPa to 2000 kPa, which is relatively thicker than a normal thickness. The SiN film 102b is used as an etch stop layer in a subsequent planarization etch process, and is deposited as thin as possible to have a thickness of 1000 GPa or less in order to be completely removed during this planarization etch process.
상기 SiN막(102b) 및 패드 산화막(102a)이 이 분야에서 잘 알려진 사진 식각 공정으로 패터닝 되어 트렌치 식각 마스크(102)가 형성된다. 상기 트렌치 식각 마스크(102)를 사용하여 상기 반도체 기판(100)이 식각 되어 트렌치(104)가 형성된다. The SiN film 102b and the pad oxide film 102a are patterned by a photolithography process well known in the art to form a trench etch mask 102. The semiconductor substrate 100 is etched using the trench etch mask 102 to form the trench 104.
상기 트렌치(104) 내벽에 열산화막(105)이 형성된다. 상기 열산화막(105)은 상기 트렌치 식각 공정시 발생된 실리콘 격자 손상 등 누설 소오스(leakage source)로 작용하는 결함(defect)을 제거하기 위해 형성된다. A thermal oxide film 105 is formed on the inner wall of the trench 104. The thermal oxide layer 105 is formed to remove defects acting as a leakage source such as silicon lattice damage generated during the trench etching process.
상기 열산화막(105)을 포함하여 트렌치 식각 마스크(102) 상에 SiN막 라이너(106)가 증착된 후, SiN막 라이너(106) 상에 트렌치(104)가 완전히 채워지도록 트렌치 격리막(108)이 형성된다. 상기 SiN막 라이너(106)는 30Å 내지 300Å의 두께 범위를 갖도록 형성되고, 상기 트렌치 격리막(108)은 예를 들어, USG(undoped silicate glass)막으로 형성된다. After the SiN film liner 106 is deposited on the trench etch mask 102 including the thermal oxide film 105, the trench isolation layer 108 may be formed to completely fill the trench 104 on the SiN film liner 106. Is formed. The SiN film liner 106 is formed to have a thickness range of 30 kPa to 300 kPa, and the trench isolation layer 108 is formed of, for example, an undoped silicate glass (USG) film.
도 2b에 있어서, 상기 트렌치 격리막(108)이 CMP 공정 등으로 평탄화 식각 되어 상기 SiN막(102b)이 노출된다. 이때, 상기 SiN막(102b)이 통상적으로 산화막보다 낮은 연마 속도를 갖기 때문에 정지층 역할을 하게 되고, 따라서 웨이퍼(wafer) 내 평탄도(planarity) 및 균일도(uniformity)를 개선시키게 된다. In FIG. 2B, the trench isolation layer 108 is planarized by a CMP process or the like to expose the SiN layer 102b. In this case, since the SiN film 102b typically has a lower polishing rate than the oxide film, the SiN film 102b serves as a stop layer, thereby improving the planarity and uniformity in the wafer.
상기 CMP 공정은 도 2c에서와 같이, 상기 SiN막(102b)이 완전히 제거될 때까지 충분히 수행되도록 한다. 즉, 과도 CMP(over CMP) 공정이 수행되도록 한다. 상기 비교적 두껍게 형성된 패드 산화막(102a)은 웨이퍼 내 평탄도 및 균일도가 취약하여 과도하게 연마되는 부분이 존재할 때 버퍼층(buffer layer) 역할을 하여 반도체 기판(100)이 노출되는 것을 방지하게 된다. The CMP process is sufficiently performed until the SiN film 102b is completely removed as shown in FIG. 2C. That is, an over CMP process is performed. The relatively thick pad oxide layer 102a is weak in flatness and uniformity in the wafer, and thus serves as a buffer layer to prevent the semiconductor substrate 100 from being exposed when there is an excessively polished portion.
마지막으로, 남아 있는 패드 산화막(102a)이 건식 식각 내지 습식 식각 방법으로 제거된다. 이때, 상기 트렌치 격리막(108)의 일부도 함께 식각 된다. 이 식각 공정의 결과로, 상기 SiN막 라이너(106)의 일부가 반도체 기판(100)의 상부 표면에 돌출된 형태로 남을 수 있고, 이는 건식 식각 내지 습식 식각으로 제거되어 도 2d에 도시된 바와 같이, 트렌치 격리막(108)의 상부 표면과 그 양측의 반도체 기판(100)의 상부 표면이 나란한 트렌치 격리(110)가 완성된다. Finally, the remaining pad oxide film 102a is removed by a dry etching method or a wet etching method. At this time, a portion of the trench isolation layer 108 is also etched. As a result of this etching process, a portion of the SiN film liner 106 may remain in a protruding form on the upper surface of the semiconductor substrate 100, which is removed by dry etching or wet etching, as shown in FIG. 2D. The trench isolation 110 in which the upper surface of the trench isolation layer 108 and the upper surface of the semiconductor substrate 100 on both sides thereof are paralleled is completed.
상기 SiN막 라이너(106)의 돌출 부위는 매우 작기 때문에 제거하는데 걸리는 시간이 짧고, SiN막 라이너(106)가 과식각 될 가능성도 적으므로 종래와 같은 덴트 현상은 발생되지 않는다. Since the protruding portion of the SiN film liner 106 is very small, the time required for removal is short, and since the SiN film liner 106 is less likely to be over-etched, a dent phenomenon like the conventional one does not occur.
(실시예 2)(Example 2)
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도이다. 3A to 3D are cross-sectional views sequentially showing processes of the trench isolation manufacturing method according to the second embodiment of the present invention.
도 3a 내지 도 3d에 있어서, 도 2a 내지 도 2d에 도시된 트렌치 격리의 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기하고, 그 설명은 중복을 피하기 위해 생략한다. In Figs. 3A to 3D, components having the same functions as those of the trench isolation shown in Figs. 2A to 2D are denoted by the same reference numerals, and the description thereof is omitted to avoid duplication.
도 3a를 참조하면, 반도체 기판(100) 상에 패드 산화막(103a), 버퍼 산화막(buffer oxide layer)(103b), 그리고 SiN막(103c)이 차례로 형성된다. 상기 SiN막(103c), 버퍼 산화막(103b), 그리고 패드 산화막(103a)이 패터닝 되어 트렌치 식각 마스크(103)가 형성된다. 여기서, 상기 버퍼 산화막(103b)은 상기 제 1 실시예에서의 패드 산화막(103a)이 갖는 버퍼 기능을 대신하게 된다. Referring to FIG. 3A, a pad oxide film 103a, a buffer oxide layer 103b, and a SiN film 103c are sequentially formed on the semiconductor substrate 100. The SiN film 103c, the buffer oxide film 103b, and the pad oxide film 103a are patterned to form a trench etch mask 103. Here, the buffer oxide film 103b replaces the buffer function of the pad oxide film 103a in the first embodiment.
상기 패드 산화막(103a)은 예를 들어, 열산화 방법으로 형성되고, 통상의 두께인 10Å 내지 300Å의 범위 내로 얇게 형성된다. 상기 버퍼 산화막(103b)은 예를 들어, CVD(chemical vapor deposition) 방법으로 형성되고, 200Å 내지 2000Å의 두께 범위 내로 형성된다. The pad oxide film 103a is formed by, for example, a thermal oxidation method, and is thinly formed within a range of 10 kPa to 300 kPa, which is a normal thickness. The buffer oxide film 103b is formed by, for example, a chemical vapor deposition (CVD) method, and is formed within a thickness range of 200 kPa to 2000 kPa.
도 3c에서와 같이, 충분한 평탄화 과식각 공정으로 SiN막(103c)이 제거된 후, 상기 버퍼 산화막(103b) 및 패드 산화막(103a)이 통상의 건식 식각 내지 습식 식각으로 제거된다. 이때, 상기 트렌치 격리막(108)의 일부도 함께 식각 된다. 다음, SiN막 라이너(106)의 돌출 부위가 제거하면 도 3d에 도시된 바와 같이, 트렌치 격리막(108)의 상부 표면과 그 양측의 반도체 기판(100)의 상부 표면이 나란한 트렌치 격리(110)가 완성된다. As shown in FIG. 3C, after the SiN film 103c is removed by a sufficient planarization etching process, the buffer oxide film 103b and the pad oxide film 103a are removed by a general dry etching or wet etching process. At this time, a portion of the trench isolation layer 108 is also etched. Next, when the protruding portion of the SiN film liner 106 is removed, as shown in FIG. 3D, the trench isolation 110 in which the upper surface of the trench isolation layer 108 and the upper surface of the semiconductor substrate 100 on both sides thereof are parallel to each other is removed. Is completed.
상기 SiN막 라이너(106)의 돌출 부위는 매우 작기 때문에 제거하는데 걸리는 시간이 짧고, SiN막 라이너(106)가 과식각 될 가능성도 적으므로 종래와 같은 덴트 현상은 발생되지 않는다. Since the protruding portion of the SiN film liner 106 is very small, the time required for removal is short, and since the SiN film liner 106 is less likely to be over-etched, a dent phenomenon like the conventional one does not occur.
본 발명은 트렌치 식각 마스크용 SiN막을 패드 산화막보다 상대적으로 얇게 형성하고, 트렌치 격리막 평탄화 식각시 모두 제거되도록 함으로써, 트렌치 격리 에지 부위에 발생되는 덴트 현상을 방지할 수 있고, 후속 게이트 폴리 형성시 브리지를 방지할 수 있는 효과가 있다. According to the present invention, the SiN film for the trench etch mask is formed to be relatively thinner than the pad oxide film and is removed during the trench isolation planarization etching, thereby preventing the dent phenomenon occurring in the trench isolation edge portion, and forming the bridge during the subsequent gate poly formation. There is an effect that can be prevented.
도 1a 내지 도 1c는 종래의 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도;1A-1C are cross-sectional views sequentially illustrating the processes of a conventional trench isolation manufacturing method.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도;2A to 2D are cross-sectional views sequentially showing processes of the trench isolation manufacturing method according to the first embodiment of the present invention;
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 트렌치 격리 제조 방법의 공정들을 순차적으로 보여주는 단면도.3A to 3D are cross-sectional views sequentially showing processes of the trench isolation manufacturing method according to the second embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1, 100 : 반도체 기판 2a, 102a, 103a : 패드 산화막1, 100: semiconductor substrate 2a, 102a, 103a: pad oxide film
2b, 102b, 103c : SiN막 2, 102, 103 : 트렌치 식각 마스크2b, 102b, 103c: SiN film 2, 102, 103: trench etching mask
4, 104 : 트렌치 5, 105 : 열산화막4, 104: trench 5, 105: thermal oxide film
6, 106 : SiN막 라이너 8, 108 : 트렌치 격리막6, 106 SiN film liner 8, 108 trench isolation film
10, 110 : 트렌치 격리 103b : 버퍼 산화막10, 110: trench isolation 103b: buffer oxide film
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0020365A KR100481844B1 (en) | 1998-06-02 | 1998-06-02 | A method for fabricating trench isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0020365A KR100481844B1 (en) | 1998-06-02 | 1998-06-02 | A method for fabricating trench isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000635A KR20000000635A (en) | 2000-01-15 |
| KR100481844B1 true KR100481844B1 (en) | 2005-06-08 |
Family
ID=19538130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0020365A KR100481844B1 (en) | 1998-06-02 | 1998-06-02 | A method for fabricating trench isolation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100481844B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
| KR19980055964A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Device Separating Method of Semiconductor Device |
| KR19990055791A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990059169A (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990080352A (en) * | 1998-04-16 | 1999-11-05 | 윤종용 | Trench isolation method and structure |
-
1998
- 1998-06-02 KR KR10-1998-0020365A patent/KR100481844B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
| KR19980055964A (en) * | 1996-12-28 | 1998-09-25 | 김영환 | Device Separating Method of Semiconductor Device |
| KR19990055791A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990059169A (en) * | 1997-12-30 | 1999-07-26 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990080352A (en) * | 1998-04-16 | 1999-11-05 | 윤종용 | Trench isolation method and structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000635A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030013761A (en) | Structure of Trench Isolation and Method of Forming The Same | |
| KR100403627B1 (en) | Trench isolation method | |
| KR100564550B1 (en) | a semiconductor device comprising a trench type isolation film and method for manufacturing the same | |
| KR100481844B1 (en) | A method for fabricating trench isolation | |
| KR19990025197A (en) | Trench element isolation | |
| KR20040110792A (en) | The method for forming shall trench isolation in semiconductor device | |
| KR20050118471A (en) | A method for forming an isolation layer in semiconductor device and a method for a gate oxide using the same | |
| KR20040049871A (en) | Formation method of trench oxide in semiconductor device | |
| KR20020050762A (en) | Method for isolating semiconductor devices | |
| KR100868655B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR19990006018A (en) | Method of forming device isolation film of semiconductor device | |
| KR100312983B1 (en) | A method for forming isolation layer in semiconductor device | |
| KR100477924B1 (en) | Device isolation film formation method of semiconductor device | |
| KR20040037460A (en) | Method for forming shallow trench isolation in semiconductor device | |
| KR100277869B1 (en) | Method of forming an isolation region of a semiconductor device | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR20010010027A (en) | Method for forming trench isolation | |
| KR19990086745A (en) | Trench isolation manufacturing method | |
| KR20040004873A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR19990003043A (en) | Planarization method of semiconductor device | |
| KR20040088304A (en) | Method for shallow trench isolation | |
| KR20030050596A (en) | Method for forming isolation in semiconductor device | |
| KR20010004732A (en) | Method of forming an isolation film in a semiconductor device | |
| KR20030001087A (en) | Method of forming trench type isolation layer in semiconductor device | |
| KR20040054095A (en) | Fabrication method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |