KR20010004732A - Method of forming an isolation film in a semiconductor device - Google Patents

Method of forming an isolation film in a semiconductor device Download PDF

Info

Publication number
KR20010004732A
KR20010004732A KR1019990025446A KR19990025446A KR20010004732A KR 20010004732 A KR20010004732 A KR 20010004732A KR 1019990025446 A KR1019990025446 A KR 1019990025446A KR 19990025446 A KR19990025446 A KR 19990025446A KR 20010004732 A KR20010004732 A KR 20010004732A
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
trench
semiconductor device
Prior art date
Application number
KR1019990025446A
Other languages
Korean (ko)
Inventor
홍정균
유경식
전상호
이혜숙
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025446A priority Critical patent/KR20010004732A/en
Publication of KR20010004732A publication Critical patent/KR20010004732A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

PURPOSE: A method for forming an element isolation layer of a semiconductor device is provided to enhance a gap burying characteristic of a trench burying oxide layer by burying a trench with a double oxide layer in a shallow trench isolation(STI) process, and ensure a superior element separation characteristic. CONSTITUTION: A pad oxide layer(32) and a pad nitride layer(33) are sequentially formed on a silicon substrate(31), and a trench is formed by a photolithography process using an element separation mask. The first and second oxidation processes are performed. The first oxide layer(35) is partially deposited on the total structure. The second oxide layer(36) is formed on the total structure on which the first oxide layer is formed, and then a heat processing is performed. The first and second oxide layers positioned on the nitride layer are polished by CMP process, so that the first and second oxide layers remain only in the trench. The exposed pad nitride layer is removed.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation film in a semiconductor device}Method of forming an isolation film in a semiconductor device

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 쉘로우 트렌치 소자분리(Shallow Trench Isolation; 이하, STI라 함) 공정에서 2중 구조의 산화막으로 트렌치를 매립하므로써 트렌치 매립 산화막의 갭 매립 특성을 향상시키고 우수한 소자 분리 특성을 확보할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation layer of a semiconductor device, and in particular, in a shallow trench isolation (STI) process, a gap filling characteristic of a trench filling oxide layer is formed by filling a trench with an oxide layer having a double structure. The present invention relates to a device isolation film formation method of a semiconductor device capable of improving and securing excellent device isolation characteristics.

종래의 STI 공정에서는 트렌치를 매립하는 산화막으로 갭 매립 특성이 우수한 고밀도 플라즈마 CVD(High Density Plasma - Chemical Vapor Deposition) 산화막 또는 O3-TEOS 산화막 등이 주로 이용되었다. 이들을 이용한 종래의 소자 분리막 형성 방법을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.In the conventional STI process, a high density plasma CVD (High Density Plasma-Chemical Vapor Deposition) oxide film or an O 3 -TEOS oxide film having excellent gap filling characteristics is mainly used as an oxide film filling a trench. Referring to FIGS. 1 and 2, a conventional method of forming a device isolation layer using these components is as follows.

도 1a 내지 1c는 종래 반도체 소자의 소자 분리막 형성 방법의제 1 실시예를 설명하기 위한 도면이다.1A to 1C are diagrams for describing a first embodiment of a device isolation film forming method of a conventional semiconductor device.

도 1a는 실리콘 기판(11) 상에 패드 산화막(12) 및 패드 질화막(13)을 순차적으로 형성하고, ISO 마스크를 이용한 사진 및 식각 공정으로 트렌치(14)를 형성한 상태를 나타내는 소자의 단면도이다. 여기에서, 패드 산화막(12)은 100 내지 200Å의 두께로 형성하고, 패드 질화막(13)은 1000 내지 2500Å의 두께로 형성한다.FIG. 1A is a cross-sectional view of a device illustrating a state in which a pad oxide film 12 and a pad nitride film 13 are sequentially formed on a silicon substrate 11, and the trench 14 is formed by a photo and etching process using an ISO mask. . Here, the pad oxide film 12 is formed to a thickness of 100 to 200 kPa, and the pad nitride film 13 is formed to a thickness of 1000 to 2500 kPa.

도 1b는 화학기상증착(CVD)법을 이용하여 트렌치(14) 매립용으로 O3-TEOS막(15)을 형성한 상태를 나타낸다. 이때, O3-TEOS막(15)의 열악한 증착특성으로 인하여 트렌치 패턴간의 간격이 좁은 부분의 트렌치에 보이드(A)가 발생한 것을 알 수 있다.FIG. 1B shows a state in which the O 3 -TEOS film 15 is formed for embedding the trench 14 by chemical vapor deposition (CVD). At this time, it can be seen that voids A occur in the trenches of the narrow gap between trench patterns due to poor deposition characteristics of the O 3 -TEOS film 15.

도 1c는 CVD 법으로 트렌치가 형성된 기판 상에 O3-TEOS막(15)을 형성하고 불필요한 산화막을 제거하기 위한 연마공정을 실시한 후의 소자 상태를 나타내는데, 보이드가 발생하지는 않았으나, 연마공정 후의 불산(HF) 디핑공정 또는 세정 공정에 의해 심(seam)이 발생(B)한 것을 알 수 있다.FIG. 1C shows the device state after forming an O 3 -TEOS film 15 on a trench-formed substrate by CVD and performing a polishing process for removing unnecessary oxide films. Although voids do not occur, hydrofluoric acid after polishing process ( It can be seen that seam (B) was generated by the dipping step or the washing step.

이와 같이, 트렌치 매립 산화막으로 O3-TEOS막을 사용하는 경우에는 활성 영역의 면적과 트렌치 간격에 의한 단차는 발생하지 않지만 모서리 부분에서 스텝 커버리지 특성이 열악하여 O3-TEOS막의 매립특성이 좋지 못해 트렌치를 매립하는 과정에서 보이드가 발생하거나 후속 세정공정에서 심(seam)이 발생하는 문제점이 발생한다. 이러한 문제점들은 소자간 절연효과를 감소시켜 소자 동작의 신뢰성을 저하시킨다.In this way, the buried trench case of using the oxide film O 3 -TEOS film can not have an area with a trench spacing step occurs O 3 -TEOS film burial properties, but to poor step coverage characteristics in the corner portions of the active region not caused by bad trench In the process of embedding the voids or the seam (seam) occurs in the subsequent cleaning process occurs. These problems reduce the insulation effect between devices, thereby reducing the reliability of device operation.

도 2a 내지 2d는 종래 반도체 소자의 소자 분리막 형성 방법의 제 2 실시예를 설명하기 위한 도면이다.2A to 2D are diagrams for describing a second embodiment of the method for forming a device isolation film of a conventional semiconductor device.

도 2a는 실리콘 기판(21) 상에 패드 산화막(22) 및 패드 질화막(23)을 순차적으로 형성하고, ISO 마스크를 이용한 사진 및 식각 공정으로 트렌치(24)를 형성한 상태를 나타내는 소자의 단면도이다. 여기에서, 패드 산화막(12)은 100 내지 200Å의 두께로 형성하고, 패드 질화막(13)은 1000 내지 2500Å의 두께로 형성한다.2A is a cross-sectional view of a device illustrating a state in which the pad oxide film 22 and the pad nitride film 23 are sequentially formed on the silicon substrate 21, and the trench 24 is formed by a photo and etching process using an ISO mask. . Here, the pad oxide film 12 is formed to a thickness of 100 to 200 kPa, and the pad nitride film 13 is formed to a thickness of 1000 to 2500 kPa.

도 2b는 화학기상증착(CVD) 방법을 이용하여 트렌치 매립용으로 고밀도 플라즈마 산화막(25)을 형성한 상태를 나타내는 소자의 단면도이다.FIG. 2B is a cross-sectional view of a device showing a state where a high density plasma oxide film 25 is formed for trench filling using a chemical vapor deposition (CVD) method.

도 2c는 화학적 기계적 연마(CMP) 공정을 실시한 후, 트렌치 패턴이 넓은 영역 상에 고밀도 플라즈마 산화막(25)이 연마되지 않고 잔류하는 상태는 나타낸다.FIG. 2C shows a state where the high density plasma oxide film 25 is left unpolished on a wide region of the trench pattern after performing a chemical mechanical polishing (CMP) process.

도 2d는 잔류하는 고밀도 플라즈마 산화막(25)을 제거하기 위하여 과도한 연마공정을 실시한 결과, 패턴 모서리의 질화막이 마모되고 트렌치 간격이 좁은 영역의 고밀도 플라즈마 산화막이 손상된 상태를 나타낸다.FIG. 2D shows a state in which the nitride film at the edge of the pattern is worn out and the high density plasma oxide film in the narrow trench gap is damaged as a result of an excessive polishing process to remove the remaining high density plasma oxide film 25.

이와 같이, 트렌치 매립용으로 고밀도 플라즈마 산화막을 이용하는 경우, 그 증착 특성으로 인하여 회로가 구성되는 활성 영역의 면적과 트렌치 패턴간의 간격 차이에 따라 매립 산화막 간에 단차가 발생하게 된다. 일반적으로 활성 영역의 면적이 넓은 지역에서 좁은 지역에 비해 막의 두께가 두껍게 증착되며, 이와 같은 단차로 인하여 연마 공정에서 활성 영역의 면적이 넓은 지역에서 산화막이 연마되지 않고 잔류하여 후속 공정에서 질화막 제거가 이루어지지 않는 문제점이 있다. 또한, 활성 영역의 면적이 좁은 지역에서는 과도한 연마로 인하여 매립 산화막이 손상되고 트렌치 내부의 잔류 산화막 두께의 균일성이 나빠지고, 그 두께의 차이가 500 내지 1000Å 정도로 크게 나타나는 문제점이 있다.As described above, when the high density plasma oxide film is used for the trench filling, a step is generated between the buried oxide film due to the difference in the gap between the trench pattern and the area of the active region of the circuit due to the deposition characteristic. In general, the thickness of the film is deposited thicker than the narrow area in the area where the active area is large, and due to such a step, the oxide film is not polished in the area where the area of the active area is large in the polishing process, and the nitride film is removed in the subsequent process. There is a problem that is not made. In addition, in the region where the area of the active region is small, excessive buried damage damages the buried oxide film and worsens the uniformity of the thickness of the remaining oxide film inside the trench, and the difference in the thickness is about 500 to 1000 kPa.

따라서, 본 발명은 트렌치를 형성한 후 O3-TEOS 산화막 또는 고밀도 플라즈마 산화막 등을 이용하여 제 1 산화막을 일부증착하고, 계속하여 SOG와 같은 물질을 이용한 제 2 산화막에 의해 트렌치를 매립하는 이중 산화막 구조를 채택하므로써, 후속 CMP 공정이나 세정 공정을 실시하여도 우수한 갭 매립 특성을 갖는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.Therefore, in the present invention, after forming the trench, a double oxide film structure is formed by partially depositing the first oxide film using an O3-TEOS oxide film or a high density plasma oxide film, and subsequently filling the trench with a second oxide film using a material such as SOG. It is an object of the present invention to provide a method for forming a device isolation film of a semiconductor device which has excellent gap filling characteristics even by performing a subsequent CMP process or a cleaning process.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후, 소자분리 마스크를 이용한 사진 및 식각 공정으로 트렌치를 형성하는 단계; 1차 및 2차 산화공정을 실시하는 단계; 전체구조 상에 제 1 산화막을 부분증착하는 단계; 상기 제 1 산화막이 형성된 전체구조 상에 제 2 산화막을 형성하고 열처리 공정을 실시하는 단계; 상기 질화막 상부의 제 1 및 제 2 산화막을 화학적 기계적 연마 공정으로 연마하여 상기 트렌치 내에만 상기 제 1 및 제 2 산화막이 잔류되도록 하는 단계; 상기 노출된 패드 질화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device, the method including sequentially forming a pad oxide film and a pad nitride film on a silicon substrate, and then forming a trench by a photolithography and etching process using an isolation mask; Performing primary and secondary oxidation processes; Partially depositing a first oxide film on the entire structure; Forming a second oxide film on the entire structure in which the first oxide film is formed and performing a heat treatment process; Polishing the first and second oxides on the nitride layer by a chemical mechanical polishing process so that the first and second oxides remain only in the trenches; And removing the exposed pad nitride film.

1a 내지 1c는 종래 반도체 소자의 소자 분리막 형성 방법의 제 1 실시예를 설명하기 위한 도면.1A to 1C are views for explaining a first embodiment of the method for forming a device isolation film of a conventional semiconductor device.

도 2a 내지 2d는 종래 반도체 소자의 소자 분리막 형성 방법의 제 2 실시예를 설명하기 위한 도면.2A to 2D are views for explaining a second embodiment of the device isolation film forming method of a conventional semiconductor device.

도 3a 내지 3d는 본 발명의 제 1 실시예에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위해 도시한 소자의 단면도.3A to 3D are cross-sectional views of a device for explaining the method of forming a device isolation film of a semiconductor device according to a first embodiment of the present invention.

도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위해 도시한 소자의 단면도.4A through 4D are cross-sectional views of a device for explaining the method of forming a device isolation film of a semiconductor device in accordance with a second embodiment of the present invention.

〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>

31, 41 : 실리콘 기판 32, 42 : 패드 산화막31, 41: silicon substrate 32, 42: pad oxide film

33, 43 : 패드 질화막 34, 44 : 트렌치33, 43: pad nitride film 34, 44: trench

35, 45 : 제 1 산화막 36, 46 : 제 2 산화막35, 45: first oxide film 36, 46: second oxide film

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3a는 실리콘 기판(31) 상에 패드 산화막(32) 및 패드 질화막(33)을 순차적으로 형성한 후, ISO 마스크를 이용한 사진 및 식각 공정으로 트렌치(34)를 형성한 상태를 나타낸다. 여기에서, 패드 산화막(32)은 50 내지 200Å의 두께로 형성하고, 패드 질화막(33)은 1000 내지 3000Å의 두께로 형성한다. 이후, 1차 및 2차 산화공정을 실시한다.여기에서, 1차 산화 공정시에는 트렌치(34)의 측면인 실리콘을 산화한 후 습식식각으로 제거하여 전 공정에서 발생한 결함(defect)을 제거하고, 2차 산화 공정은 700 내지 1300℃에서 트렌치(34)측면의 실리콘을 산화시켜 50 내지 200Å 두께의 열산화막을 성장시킨다.FIG. 3A illustrates a state in which the trench 34 is formed by sequentially forming the pad oxide layer 32 and the pad nitride layer 33 on the silicon substrate 31 and then photographing and etching using an ISO mask. Here, the pad oxide film 32 is formed to a thickness of 50 to 200 kPa, and the pad nitride film 33 is formed to a thickness of 1000 to 3000 kPa. Thereafter, primary and secondary oxidation processes are performed. Here, in the primary oxidation process, silicon, which is a side surface of the trench 34, is oxidized and then removed by wet etching to remove defects generated in all processes. In the secondary oxidation process, silicon on the side of the trench 34 is oxidized at 700 to 1300 ° C. to grow a thermal oxide film having a thickness of 50 to 200 μm.

도 3b에 도시된 바와 같이 전체구조 상에 제 1 산화막(35)을 부분증착하고, 도 3c에 도시된 바와 같이 SOG막을 이용하여 제 2 산화막(36)을 형성한다. 여기에서, 제 1 산화막(35)은 화학기상증착법에 의해 O3-TEOS막을 이용하여 형성하며, 그 두께는 500 내지 4000Å이 되도록 한다. 또한, 제 2 산화막(36)인 SOG막은 스핀 코팅 방법에 의해 1000 내지 7000Å의 두께로 형성한다. 이후, 제 2 산화막(36)인 SOG막이 제 1 산화막(35)인 O3-TEOS막과 유사한 연마특성을 가질 수 있도록 열처리 공정을 실시한다. 열처리 공정은 300 내지 1000℃의 온도에서 실시하며, 퍼니스 어닐링, 급속 열처리(RTP) 어닐링 중 어느 하나를 이용한다.As shown in FIG. 3B, the first oxide film 35 is partially deposited on the entire structure, and as shown in FIG. 3C, the second oxide film 36 is formed using the SOG film. Here, the first oxide film 35 is formed using an O 3 -TEOS film by chemical vapor deposition, and the thickness thereof is 500 to 4000 kPa. The SOG film, which is the second oxide film 36, is formed to a thickness of 1000 to 7000 kPa by the spin coating method. Thereafter, a heat treatment process is performed such that the SOG film, which is the second oxide film 36, may have similar polishing characteristics as the O 3 -TEOS film, which is the first oxide film 35. The heat treatment step is carried out at a temperature of 300 to 1000 ℃, using any one of furnace annealing, rapid heat treatment (RTP) annealing.

도 3d는 화학적 기계적 연마(CMP) 방법을 이용하여 산화막 연마를 실시하여, 패드 질화막(33) 상부의 제 1 및 제 2 산화막(35, 36)을 연마하여 소자분리영역 내에만 제 1 및 제 2 산화막(35, 36)을 잔류시킨 상태를 나타내는 소자의 단면도이다. 연마공정시에는 KOH계 또는 NH4OH계의 산화막 슬러리를 이용하여 산화막과 질화막의 연마비가 10:1 이상이 되도록 연마한다.3D shows that the oxide film is polished using a chemical mechanical polishing (CMP) method to polish the first and second oxide films 35 and 36 on the pad nitride film 33 so that the first and second regions are only in the device isolation region. It is sectional drawing of the element which shows the state which remained the oxide films 35 and 36. In the polishing process, an oxide film slurry of KOH or NH 4 OH is used for polishing so that the polishing ratio of the oxide film and the nitride film is 10: 1 or more.

이후, 활성 영역 보호 및 식각 정지층으로 증착된 패드 질화막(33)을 제거하므로써, STI 구조가 형성되게 된다.Thereafter, by removing the pad nitride layer 33 deposited as the active region protection and the etch stop layer, the STI structure is formed.

도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.4A through 4D are cross-sectional views illustrating a device for forming a device isolation film of a semiconductor device according to a second embodiment of the present invention.

도 4a는 실리콘 기판(41) 상에 패드 산화막(42) 및 패드 질화막(43)을 순차적으로 형성한 후, ISO 마스크를 이용한 사진 및 식각 공정으로 트렌치(44)를 형성한 상태를 나타낸다. 여기에서, 패드 산화막(42)은 열산화 방법에 의해 50 내지 200Å의 두께로 형성하고, 패드 질화막(43)은 저압화학기상증착법(LPCVD)에 의해 1000 내지 3000Å의 두께로 형성한다. 이후, 1차 및 2차 산화공정을 실시한다. 여기에서, 1차 산화 공정시에는 트렌치(44)의 측면인 실리콘을 산화한 후 습식식각으로 제거하여 전 공정에서 발생한 결함(defect)을 제거하고, 2차 산화 공정은 700 내지 1300℃에서 트렌치(44)측면의 실리콘을 산화시켜 50 내지 200Å 두께의 열산화막을 성장시킨다.FIG. 4A illustrates a state in which the trench 44 is formed by a photo-etching process using an ISO mask after sequentially forming the pad oxide layer 42 and the pad nitride layer 43 on the silicon substrate 41. Here, the pad oxide film 42 is formed to a thickness of 50 to 200 kPa by the thermal oxidation method, and the pad nitride film 43 is formed to a thickness of 1000 to 3000 kPa by the low pressure chemical vapor deposition (LPCVD). Thereafter, primary and secondary oxidation processes are performed. Here, in the first oxidation process, the silicon, which is a side surface of the trench 44, is oxidized and then removed by wet etching to remove defects generated in the entire process, and the second oxidation process is performed at 700 to 1300 ° C. 44) The silicon oxide is oxidized to grow a thermal oxide film having a thickness of 50 to 200 내지.

도 4b에 도시된 바와 같이 전체구조 상에 제 1 산화막(45)을 부분증착하고, 도 4c에 도시된 바와 같이 SOG막을 이용하여 제 2 산화막(46)을 형성한다. 여기에서, 제 1 산화막(45)은 고밀도 플라즈마 CVD 방법을 이용하여 트렌치 내부에 500 내지 5000Å의 두께로 증착하며, 후속 SOG를 이용한 제 2 산화막 형성 후 SOG 내의 성분이 실리콘 기판(41)으로 침투하는 것을 방지하는 배리어 역할을 한다. 또한, 제 2 산화막(36)인 SOG막은 스핀 코팅 방법에 의해 500 내지 5000Å의 두께로 형성한다. 이후, 제 2 산화막(36)인 SOG막이 제 1 산화막(35)인 O3-TEOS막과 유사한 연마특성을 가질 수 있도록 열처리 공정을 실시한다. 열처리 공정은 퍼니스 어닐링, 급속 열처리(RTP) 어닐링, 퍼니스 어닐링과 RTA 어닐링의 혼용 중 어느 하나를 이용한다. 퍼니스 얼닐링만을 진행할 경우 어닐링 온도는 400 내지 1300℃로 하고, RTA 어닐링만을 진행할 경우 어닐링 온도는 600 내지 1100℃로 한다.As shown in FIG. 4B, the first oxide film 45 is partially deposited on the entire structure, and as shown in FIG. 4C, the second oxide film 46 is formed using the SOG film. Here, the first oxide film 45 is deposited to a thickness of 500 to 5000 microns in the trench by using a high density plasma CVD method, and after formation of the second oxide film using a subsequent SOG, the components in the SOG penetrate into the silicon substrate 41. It acts as a barrier to prevent it. The SOG film, which is the second oxide film 36, is formed to a thickness of 500 to 5000 kPa by the spin coating method. Thereafter, a heat treatment process is performed such that the SOG film, which is the second oxide film 36, may have similar polishing characteristics as the O 3 -TEOS film, which is the first oxide film 35. The heat treatment process uses any one of furnace annealing, rapid heat treatment (RTP) annealing, furnace annealing and RTA annealing. When only the furnace annealing is performed, the annealing temperature is set to 400 to 1300 ° C. When only the RTA annealing is performed, the annealing temperature is set to 600 to 1100 ° C.

도 3d는 화학적 기계적 연마(CMP) 방법을 이용하여 산화막 연마를 실시하여, 패드 질화막(33) 상부의 제 1 및 제 2 산화막(35, 36)을 연마하여 소자분리영역 내에만 제 1 및 제 2 산화막(35, 36)을 잔류시킨 상태를 나타내는 소자의 단면도이다. 연마공정은 연마 헤드의 압력이 4 내지 8psi가 되도록 하고, 회전속도를 5 내지 50rpm, 연마 플래이튼(platen)의 회전 속도를 10 내지 70rpm으로 하며, 연마 헤드의 후진압력은 0 내지 2psi로 한다. 또한 연마공정시 사용하는 슬러리는 KOH계 또는 NH4OH계의 산화막 슬러리를 이용한다.3D shows that the oxide film is polished using a chemical mechanical polishing (CMP) method to polish the first and second oxide films 35 and 36 on the pad nitride film 33 so that the first and second regions are only in the device isolation region. It is sectional drawing of the element which shows the state which remained the oxide films 35 and 36. In the polishing process, the pressure of the polishing head is 4 to 8 psi, the rotation speed is 5 to 50 rpm, the rotation speed of the polishing platen is 10 to 70 rpm, and the reverse pressure of the polishing head is 0 to 2 psi. In addition, slurries used for polishing step utilizes a slurry of the oxide-based KOH or NH 4 OH system.

이후, 활성 영역 보호 및 식각 정지층으로 증착된 패드 질화막(33)을 제거하므로써, STI 구조가 형성되게 된다.Thereafter, by removing the pad nitride layer 33 deposited as the active region protection and the etch stop layer, the STI structure is formed.

이와 같이 본 발명은 O3-TEOS막 또는 고밀도 플라즈마 산화막을 이용하여 트렌치를 일부 매립한 후 계속하여 SOG 스핀 코팅을 실시하면, SOG막의 우수한 갭 매립 특성과 부분 평탄화(local planarization) 특성으로 인하여, 활성영역의 면적 차이나 트렌치 간격에 따른 단차 발생을 줄이면서 우수한 갭 매립 특성으로 트렌치를 매립할 수 있게 된다. 또한, SOG는 코팅 후 열처리를 실시하면 O3-TEOS 및 고밀도 플라즈마 산화막과 유사한 연마특성을 가지므로 CMP 공정 후 웨이퍼 레벨의 우수한 전면 평탄화(global planarization) 특성을 나타낼 수 있다.As described above, when the trench is partially filled with a trench using an O3-TEOS film or a high-density plasma oxide film, and then the SOG spin coating is performed, the active region is due to the excellent gap filling and local planarization characteristics of the SOG film. It is possible to fill the trench with excellent gap filling characteristics while reducing the occurrence of steps due to the area difference of the trench and the trench spacing. In addition, since SOG has polishing characteristics similar to O 3 -TEOS and high density plasma oxide when the heat treatment is performed after coating, the SOG may exhibit excellent global planarization characteristics at the wafer level after the CMP process.

상술한 바와 같이 본 발명은 트렌치를 형성한 후 O3-TEOS 또는 고밀도 플라즈마 산화막을 이용하여 제 1 산화막을 부분증착하고, SOG를 스핀 코팅하여 제 2 산화막을 증착하여 트렌치를 매립시킨 후, 열처리를 실시한 다음 연마공정을 실시하여 소자분리막을 형성하므로써, 소자분리 산화막의 미성장 등과 같은 소자 분리 공정의 불안정 요인을 근본적으로 해결할 수 있으며, 산화막의 초기 단차를 감소시켜 면적이 넓은 활성용욕의 산화막을 면적이 넓은 소자분리 영역 내부에 매립된 산화막에 손상을 주지 않고 연마할 수 있다. 이에 따라 소자분리 공정의 신뢰성을 높일 수 있어 공정 균일성을 향상시킬 수 있고 결과적으로 소자의 동작을 안정화시킬 수 있고 수율을 증대시킬 수 있다.As described above, in the present invention, after forming the trench, the first oxide film is partially deposited using O 3 -TEOS or a high-density plasma oxide film, the spin coating of SOG is deposited to fill the trench, and the heat treatment is performed. By performing a polishing process to form a device isolation film, it is possible to fundamentally solve the instability factor of the device isolation process such as ungrown device isolation oxide film, and to reduce the initial step of the oxide film to reduce the oxide film of a large active bath area. It is possible to grind without damaging the oxide film embedded in the wide element isolation region. As a result, the reliability of the device isolation process can be improved, thereby improving process uniformity, and as a result, the operation of the device can be stabilized and the yield can be increased.

Claims (18)

실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후, 소자분리 마스크를 이용한 사진 및 식각 공정으로 트렌치를 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film on a silicon substrate, and then forming a trench by a photolithography and an etching process using an isolation mask; 1차 및 2차 산화공정을 실시하는 단계;Performing primary and secondary oxidation processes; 전체구조 상에 제 1 산화막을 부분증착하는 단계;Partially depositing a first oxide film on the entire structure; 상기 제 1 산화막이 형성된 전체구조 상에 제 2 산화막을 형성하고 열처리 공정을 실시하는 단계;Forming a second oxide film on the entire structure in which the first oxide film is formed and performing a heat treatment process; 상기 질화막 상부의 제 1 및 제 2 산화막을 화학적 기계적 연마 공정으로 연마하여 상기 트렌치 내에만 상기 제 1 및 제 2 산화막이 잔류되도록 하는 단계;Polishing the first and second oxides on the nitride layer by a chemical mechanical polishing process so that the first and second oxides remain only in the trenches; 상기 노출된 패드 질화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And removing the exposed pad nitride film. 제 1 항에 있어서,The method of claim 1, 상기 트렌치를 형성한 후 1차 및 2차 산화 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And forming a first trench and then performing a second oxidation process. 제 2 항에 있어서,The method of claim 2, 상기 1차 산화 공정시에는 트렌치 측면의 실리콘을 산화한 후 습식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of forming a device isolation layer of a semiconductor device according to claim 1, wherein the silicon oxide of the trench is removed by wet etching during the first oxidation process. 제 2 항에 있어서,The method of claim 2, 상기 2차 산화 공정시에는 700 내지 1300℃에서 트렌치 측면의 실리콘을 산화시켜 50 내지 200Å 두께의 열산화막을 성장시키는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.In the secondary oxidation process, the silicon oxide of the trench side at 700 to 1300 ℃ to oxidize the silicon oxide of the semiconductor device, characterized in that to grow a thermal oxide film having a thickness of 50 to 200Å. 제 1 항에 있어서,The method of claim 1, 상기 제 1 산화막은 O3-TEOS막을 이용하여 화학기상증착법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the first oxide film is formed by chemical vapor deposition using an O 3 -TEOS film. 제 1 항에 있어서,The method of claim 1, 상기 제 1 산화막은 O3-TEOS막을 이용하여 500 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The first oxide film is a method of forming a device isolation film of a semiconductor device, characterized in that formed using a thickness of 500 ~ 4000Å using an O 3 -TEOS film. 제 1 항에 있어서,The method of claim 1, 상기 제 2 산화막은 SOG막을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the second oxide film is formed using an SOG film. 제 1 항에 있어서,The method of claim 1, 상기 제 2 산화막은 상기 제 1 산화막으로 O3-TEOS막을 사용하는 경우 1000 내지 7000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the second oxide film is formed to a thickness of 1000 to 7000 kW when the O 3 -TEOS film is used as the first oxide film. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정은 상기 제 1 산화막으로 O3-TEOS 산화막 사용하는 경우 300 내지 1000℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The heat treatment process is a method of forming a device isolation film of a semiconductor device, characterized in that performed at a temperature of 300 to 1000 ℃ when using an O3-TEOS oxide film as the first oxide film. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정은 퍼니스 어닐링, 급속 열처리 어닐링, 퍼니스와 급속 열처리 어닐링의 혼합 방식 중 어느 하나를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.Wherein the heat treatment step is performed using any one of a furnace annealing, a rapid heat treatment annealing, and a mixing method of the furnace and the rapid heat treatment annealing. 제 1 항 또는 제 11 항에 있어서,The method according to claim 1 or 11, wherein 상기 열처리 공정은 퍼니스 어닐링을 이용하는 경우 400 내지 1300℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The heat treatment process is a device isolation film forming method of a semiconductor device, characterized in that carried out at 400 to 1300 ℃ when using the furnace annealing. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정은 급속 열처리 어닐링을 이용하는 경우 600 내지 1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The heat treatment process is a device isolation film forming method of a semiconductor device, characterized in that carried out at 600 to 1100 ℃ when using a rapid heat treatment annealing. 제 1 항에 있어서,The method of claim 1, 상기 연마 공정시에는 상기 제 1 및 제 2 산화막과 상기 질화막의 연마비가 10:1 이상이 되도록 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the polishing ratio between the first and second oxide films and the nitride film is 10: 1 or more during the polishing step. 제 1 항에 있어서,The method of claim 1, 상기 제 1 산화막은 고밀도 플라즈마 산화막을 화학기상증착법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the first oxide film is a high density plasma oxide film formed by chemical vapor deposition. 제 1 항에 있어서,The method of claim 1, 상기 제 1 산화막은 고밀도 플라즈마 산화막을 이용하여 500 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the first oxide film is formed to a thickness of 500 to 5000 kW using a high density plasma oxide film. 제 1 항에 있어서,The method of claim 1, 상기 제 2 산화막은 상기 제 1 산화막으로 고밀도 플라즈마 산화막을 이용하는 경우 500 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.And the second oxide film is formed to a thickness of 500 to 5000 kW when the high density plasma oxide film is used as the first oxide film. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정은 300 내지 1000℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The heat treatment process is a device isolation film forming method of a semiconductor device, characterized in that carried out at a temperature of 300 to 1000 ℃. 제 1 항에 있어서,The method of claim 1, 상기 연마공정은 연마 헤드의 압력을 4 내지 8psi, 회전속도를 5 내지 50rpm, 연마 프래이튼의 회전 속도를 10 내지 70rpm으로 하며, 연마 헤드의 후진압력은 0 내지 2psi로 하여 진행하는 것을 특징으로하는 반도체 소자의 소자 분리막 형성 방법.In the polishing process, the pressure of the polishing head is 4 to 8 psi, the rotation speed is 5 to 50 rpm, and the rotational speed of the polishing platen is 10 to 70 rpm, and the reverse pressure of the polishing head is 0 to 2 psi. A device isolation film formation method of a semiconductor device.
KR1019990025446A 1999-06-29 1999-06-29 Method of forming an isolation film in a semiconductor device KR20010004732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025446A KR20010004732A (en) 1999-06-29 1999-06-29 Method of forming an isolation film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025446A KR20010004732A (en) 1999-06-29 1999-06-29 Method of forming an isolation film in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20010004732A true KR20010004732A (en) 2001-01-15

Family

ID=19597186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025446A KR20010004732A (en) 1999-06-29 1999-06-29 Method of forming an isolation film in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20010004732A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431687B1 (en) * 2001-05-09 2004-05-17 삼성전자주식회사 Method of forming semiconductor device
KR100741887B1 (en) * 2001-12-28 2007-07-23 매그나칩 반도체 유한회사 method for smoothing of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431687B1 (en) * 2001-05-09 2004-05-17 삼성전자주식회사 Method of forming semiconductor device
KR100741887B1 (en) * 2001-12-28 2007-07-23 매그나칩 반도체 유한회사 method for smoothing of semiconductor device

Similar Documents

Publication Publication Date Title
KR100543455B1 (en) Method for forming trench isolation in semiconductor device
US6331472B1 (en) Method for forming shallow trench isolation
JP3933371B2 (en) Trench element isolation method for integrated circuit device using high selectivity CMP
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
KR100451518B1 (en) Isolation method of semiconductor device using shallow trench isolation process
KR20010004732A (en) Method of forming an isolation film in a semiconductor device
KR100979230B1 (en) The method for forming shall trench isolation in semiconductor device
KR100420701B1 (en) Method of forming an isolation film in semiconductor device
KR100517556B1 (en) Method for fabricating a device isolation structure in a semiconductor device
KR100787762B1 (en) Semiconductor device producing method to prevent divot
KR100613342B1 (en) Semiconductor device and method of manufacturing the same
KR20020050762A (en) Method for isolating semiconductor devices
KR100595858B1 (en) Fabricating method of semiconductor device
KR20000033701A (en) Method for manufacturing semiconductor device comprising flattening process when shallow trench isolation is formed
KR100575080B1 (en) Method for fabricating shallow trench isolation
KR20060066390A (en) Method of forming a isolation layer in a semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR20040037460A (en) Method for forming shallow trench isolation in semiconductor device
KR20080114065A (en) Method for manufacturing of isolation layer of semiconductor device
KR20040055351A (en) Fabrication method of semiconductor
KR20080062560A (en) Method for forming isolation to semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20040054095A (en) Fabrication method of semiconductor device
KR20040054094A (en) Method for fabricating trench of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination