KR100568028B1 - Structure And Method For Isolation Of Semiconductor Device - Google Patents
Structure And Method For Isolation Of Semiconductor Device Download PDFInfo
- Publication number
- KR100568028B1 KR100568028B1 KR1020030067829A KR20030067829A KR100568028B1 KR 100568028 B1 KR100568028 B1 KR 100568028B1 KR 1020030067829 A KR1020030067829 A KR 1020030067829A KR 20030067829 A KR20030067829 A KR 20030067829A KR 100568028 B1 KR100568028 B1 KR 100568028B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- isolation
- film
- insulating film
- oxide film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Abstract
본 발명의 반도체 소자 분리 구조 및 방법은 반도체 기판의 아이솔레이션 영역에 트렌치를 형성하고, 상기 트렌치의 측벽에 스페이서를 형성하고, 상기 트렌치 내에 산화막을 갭 필링시키고, 상기 산화막을 평탄화시킴으로써 상기 트렌치에 아이솔레이션층을 형성시킨다.The semiconductor device isolation structure and method of the present invention is to form a trench in an isolation region of a semiconductor substrate, form a spacer on the sidewall of the trench, gap fill an oxide layer in the trench, and planarize the oxide layer to isolate the trench. To form.
따라서, 본 발명은 상기 스페이서에 의해 상기 트렌치의 측벽을 수직면에서 완만한 경사면으로 변경시킬 수가 있으므로 상기 트렌치에 보이드의 생성 없이 갭 필링시키고 나아가 상기 아이솔레이션층 표면에서 홈부가 발생하는 것을 방지할 수 있다. 이는 샐로우 트렌치 아이솔레이션 공정의 신뢰성을 향상시킨다.Therefore, according to the present invention, the sidewalls of the trench can be changed from a vertical plane to a sloping plane by the spacers, thereby gap filling without creating voids in the trenches and further preventing grooves from occurring on the surface of the isolation layer. This improves the reliability of the shallow trench isolation process.
따라서, 본 발명은 후속의 게이트 형성 공정이나 실리사이드 공정을 진행한 후에도 상기 트렌치의 아이솔레이션층의 홈부에 잔존하는 도전성 잔존물에 의한 트랜지스터 게이트의 전기적 연결과 같은 불량 현상을 방지시킬 수 있으므로 트랜지스터의 누설 전류를 감소시키고 반도체 소자의 전기적 특성을 향상시킬 수가 있다. 그 결과, 반도체 소자의 수율이 향상될 수 있다.Accordingly, the present invention can prevent a defect such as electrical connection of the transistor gate by conductive residue remaining in the trench portion of the isolation layer even after a subsequent gate forming process or silicide process, thereby reducing leakage current of the transistor. It can reduce and improve the electrical characteristics of the semiconductor device. As a result, the yield of the semiconductor element can be improved.
트렌치, 스페이서, 갭 필링, 홈부Trench, Spacer, Gap Filling, Grooved
Description
도 1a 및 도 1d는 종래의 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation) 공정을 나타낸 단면 공정도.1A and 1D are cross-sectional process diagrams illustrating a conventional shallow trench isolation process.
도 2는 본 발명에 의한 반도체 소자 분리 구조를 나타낸 단면도.2 is a cross-sectional view showing a semiconductor device isolation structure according to the present invention.
도 3a 내지 도 3g는 본 발명에 의한 반도체 소자 분리 방법을 나타낸 단면 공정도.3A to 3G are cross-sectional process diagrams illustrating a semiconductor device isolation method according to the present invention.
본 발명은 반도체 소자 분리에 관한 것으로, 더욱 상세하게는 트렌치(trench) 내의 아이솔레이션층 표면에 홈부가 발생하는 것을 방지함으로써 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation) 공정의 신뢰성을 향상시키도록 한 반도체 소자 분리 구조 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor device isolation, and more particularly to semiconductor device isolation to improve the reliability of shallow trench isolation processes by preventing grooves from occurring on the surface of the isolation layer in the trench. It relates to a structure and a method.
일반적으로, 반도체 소자의 아이솔레이션(Isolation) 기술로는 LOCOS(Local Oxidation of Silicon) 기술이 사용되어 왔다. 이후, LOCOS 기술의 단점을 보완하기 위한 새로운 아이솔레이션 기술들이 활발하게 개발되어 왔고 그 중에서 PBL(Poly Buffer LOCOS), R-LOCOS(Recessed LOCOS) 등의 기술이 널리 사용되어 왔다. 이들 기술들은 공정이 복잡할 뿐만 아니라 실리콘 산화막에 의한 채널 영역의 잠식을 가져오는 새 부리(Bird's Beak) 현상을 근본적으로 방지할 수 없으므로 반도체 소자의 고집적화에 한계가 있다. 더욱이, 실리콘 기판의 액티브 영역과 필드 영역 사이의 표면 단차가 심하게 발생하므로 상기 표면 단차를 줄여주기 위해 후속으로 평탄화 공정이 진행되어야 한다.In general, LOCOS (Local Oxidation of Silicon) technology has been used as an isolation technology for semiconductor devices. Since then, new isolation technologies have been actively developed to compensate for the shortcomings of LOCOS technology, and among them, technologies such as PBL (Poly Buffer LOCOS) and R-LOCOS (Recessed LOCOS) have been widely used. These techniques are not only complicated, but also fundamentally prevent the Bird's Beak, which leads to the erosion of the channel region by the silicon oxide film, thereby limiting the high integration of semiconductor devices. Moreover, since the surface step between the active area and the field area of the silicon substrate is severely generated, the planarization process must be subsequently performed to reduce the surface step.
최근에 들어, 이러한 점을 개선한 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정이 도입되었다. 상기 샐로우 트렌치 아이솔레이션 공정은 종래의 아이솔레이션 기술에 비하여 소자 분리 특성이 우수하고 점유 면적도 작기 때문에 반도체 소자의 고집적화에 매우 유리하다.Recently, a shallow trench isolation (STI) process has been introduced that improves this. The shallow trench isolation process is very advantageous for high integration of semiconductor devices because of excellent device isolation characteristics and a small occupied area as compared to conventional isolation technologies.
상기 샐로우 트렌치 아이솔레이션 공정은 실리콘 기판의 아이솔레이션 영역에 트렌치를 형성하고 갭 필링(Gap Filling) 공정에 의해 상기 트렌치 내에 산화막을 갭 필링(gap filling)시킨 후 상기 산화막을 화학적 기계적 연마(Chemical Mechanical Polishing: CMP) 공정으로 연마하여 상기 트렌치 내의 산화막과 실리콘 기판을 평탄화시킨다. 따라서, 실리콘 기판의 아이솔레이션 영역의 트렌치 내에만 산화막이 형성된다.The shallow trench isolation process includes forming a trench in an isolation region of a silicon substrate, gap filling an oxide layer in the trench by a gap filling process, and then chemically mechanically polishing the oxide layer. CMP) is used to planarize the oxide film and the silicon substrate in the trench. Therefore, the oxide film is formed only in the trench of the isolation region of the silicon substrate.
상기 트렌치를 갭 필링하는 산화막으로는 갭 필링 특성과 평탄화 특성이 양 호한 O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학 기상 증착(Atmospheric Pressure Chemical Vapor Deposition: APCVD) 공정이나 서브 상압 화학 기상 증착(Subatmospheric Pressure Chemical Vapor Deposition: SACVD) 공정을 이용한 산화막이거나, 고밀도 플라즈마 화학 기상 증착(High Density Plasma Chemical Vapor Deposition: HDP CVD) 공정이나 플라즈마 강화 화학 기상 증착(plasm enhanced chemical vapor deposition: PECVD) 공정을 이용한 산화막이 주로 사용되고 있다.The oxide film gap-filling the trench may be an O 3 -TEOS (Tetra-Ethyl-Ortho-Silicate) Atmospheric Pressure Chemical Vapor Deposition (APCVD) process or a sub-atmospheric chemical vapor phase having good gap filling and planarization characteristics. Oxide films using the Subatmospheric Pressure Chemical Vapor Deposition (SACVD) process, or High Density Plasma Chemical Vapor Deposition (HDP CVD) or plasma enhanced chemical vapor deposition (PECVD) The used oxide film is mainly used.
한편, 종래의 샐로우 트렌치 아이솔레이션 공정은 도 1a에 도시된 바와 같이, 먼저, 단결정 실리콘 기판과 같은 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 표면 상에 버퍼 산화막(11)을 형성시키고, 그 위에 식각 마스크층으로서의 질화막(13)을 증착시킨다. 그런 다음, 사진식각 공정을 이용하여 상기 반도체 기판(10)의 아이솔레이션 영역 상에 상기 질화막(13) 및 버퍼 산화막(11)의 개구부(14)를 형성시킨다.On the other hand, the conventional shallow trench isolation process, as shown in FIG. 11), and a
이어서, 상기 질화막(13)을 식각 마스킹층으로 이용하여 상기 개구부(14) 내의 노출된 반도체 기판(10)을 원하는 깊이로 식각시킴으로써 트렌치(15)를 형성시킨다. 이후, 도면에 도시하지 않았지만, 열 산화 공정을 이용하여 상기 트렌치(15) 내의 노출된 반도체 기판(10)의 식각면에 열 산화막(미도시)을 예를 들어 수 백 Å의 두께로 성장시키는 것도 가능하다. Next, the
도 1b에 도시된 바와 같이, 그 다음에, 예를 들어 고밀도 플라즈마 증착 공 정을 이용하여 상기 트렌치(15)에 갭 필링용 절연막, 예를 들어 NSG(nondoped silicate glass)막과 같은 산화막(17)을 갭 필링시킨다. 이때, 상기 질화막(13)의 표면 상에도 상기 산화막(17)이 증착된다.As shown in FIG. 1B, an
도 1c에 도시된 바와 같이, 이어서, 도 1b의 산화막(17) 내의 불순물을 제거시키기 위해 상기 산화막(17)을 임의의 두께만큼 식각시킨 후 고온 열처리공정에 의해 상기 산화막(17)을 치밀화시킨다.As shown in FIG. 1C, the
그런 다음, 화학적 기계적 연마 공정과 같은 평탄화 공정을 이용하여 상기 산화막(17)을 평탄화시킴으로써 상기 질화막(13) 상의 산화막(17)을 완전히 제거시키고 상기 트렌치(15) 내에 상기 산화막(17)의 재질로 이루어진 아이솔레이션층(19)을 형성시킨다.Then, the
도 1d에 도시된 바와 같이, 그 다음에, 상기 아이솔레이션층(19)의 표면을 낮추기 위해 상기 아이솔레이션층(19)을 불산 용액으로 일정 두께만큼 습식 식각시킨다.As shown in FIG. 1D, the
이어서, 상기 질화막(13)을 인산 용액으로 식각시킴으로써 상기 질화막(13) 아래의 버퍼 산화막(11)을 노출시킨 후 상기 버퍼 산화막(11)을 불산 용액으로 식각시킴으로써 상기 반도체 기판(10)의 액티브 영역을 노출시킨다. 따라서, 샐로우 트렌치 아이솔레이션 공정이 완료된다.Subsequently, the
그런데, 종래의 샐로우 트렌치 아이솔레이션 공정에서는 상기 트렌치(15)의 수직 측벽과 상기 개구부(14)의 수직 측벽이 노출된 상태에서 갭 필링 공정을 진행하므로 상기 트렌치(15)에 상기 산화막(17)을 완전히 갭 필링시키기 어렵다. 상기 트렌치(15)의 산화막(17) 내에 빈 공간, 즉 보이드(void)(18)가 생성된다.However, in the conventional shallow trench isolation process, the gap filling process is performed in a state where the vertical sidewall of the
이후, 상기 산화막(17)을 평탄화시키고 상기 질화막(13) 및 상기 버퍼 산화막(11)을 식각시키고 나면, 상기 아이솔레이션층(19)의 표면에 홈부(20)가 노출된다. 더욱이, 상기 홈부(20)를 검사 단계에서 검출하기가 어렵다.After the planarization of the
그러므로, 상기 홈부(20)가 노출된 상태에서 게이트 전극 형성 공정을 진행하고 나면, 상기 홈부(20)에 게이트 전극을 위한 물질, 예를 들어 다결정 실리콘 물질과 같은 도전성 잔존물(21)이 잔존하기 쉽다. 또한, 상기 게이트 전극 형성 공정 이후에 상기 홈부(20)가 노출되는 경우, 후속의 실리사이드 공정에서도 실리사이드 형성을 위한 물질, 예를 들어 Ti, Co 등과 같은 도전성 잔존물(21)이 잔존하기 쉽다. 이는 트랜지스터 게이트를 서로 전기적으로 연결시키는 게이트 브릿지(gate bridge)를 유발시킴으로써 트랜지스터의 누설 전류를 증가시킨다. 따라서, 반도체 소자의 전기적 특성이 악화되고 나아가 반도체 소자의 양품 수율이 저하된다. 또한, 샐로우 트렌치 아이솔레이션 공정의 신뢰성이 저하된다.Therefore, after the gate electrode forming process is performed in the exposed state of the
이와 같은 현상은 반도체 소자의 고집적화가 진행됨에 따라 더욱 심화되므로 이를 해결하기 위한 방법이 절실히 요구되는 실정이다.Such phenomena are intensified as the integration of semiconductor devices increases, and thus a method for solving them is urgently needed.
따라서, 본 발명의 목적은 트렌치 내의 아이솔레이션층 표면에 홈부가 발생하는 것을 방지함으로써 샐로우 트렌치 아이솔레이션 공정의 신뢰성을 향상시키는데 있다. Accordingly, an object of the present invention is to improve the reliability of the shallow trench isolation process by preventing grooves from occurring on the surface of the isolation layer in the trench.
본 발명의 다른 목적은 반도체 소자의 누설 전류를 저감시킴으로써 반도체 소자의 전기적인 특성 저하를 방지하는데 있다.Another object of the present invention is to reduce the electrical current of the semiconductor device by reducing the leakage current of the semiconductor device.
본 발명의 또 다른 목적은 반도체 소자의 수율을 향상시키는데 있다.
Another object of the present invention is to improve the yield of semiconductor devices.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 분리 구조는The semiconductor device isolation structure according to the present invention for achieving the above object is
소자가 형성되는 액티브 영역과 상기 소자를 분리하는 트렌치가 형성된 반도체 기판; 상기 트렌치의 측벽에 형성된 스페이서; 및 상기 트렌치에 갭 필링되어 평탄화된 절연막을 포함하는 것을 특징으로 한다.A semiconductor substrate having an active region in which elements are formed and a trench separating the elements; Spacers formed on sidewalls of the trenches; And an insulating film gap-filled and planarized in the trench.
바람직하게는, 상기 트렌치 내의 스페이서 외곽에 라이너 절연막이 형성될 수 있다.Preferably, the liner insulating layer may be formed outside the spacer in the trench.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자 분리 방법은The semiconductor device isolation method according to the present invention for achieving the above object is
반도체 기판의 소자를 분리하는 트렌치를 형성시키는 단계; 상기 트렌치의 측벽에 스페이서를 형성시키는 단계; 상기 트렌치에 갭 필링용 절연막을 갭 필링시키는 단계; 및 상기 갭 필링용 절연막을 포함한 기판 전체를 평탄화시키는 단계를 포함하는 것을 특징으로 한다.Forming a trench that separates the elements of the semiconductor substrate; Forming a spacer on sidewalls of the trench; Gap filling an insulating film for gap filling in the trench; And planarizing the entire substrate including the insulating film for gap filling.
바람직하게는, 상기 스페이서를 산화막과 질화막 중 어느 하나로 형성시킬 수가 있다.Preferably, the spacer can be formed of either an oxide film or a nitride film.
바람직하게는, 상기 트렌치 형성 이전에 상기 기판 전체에 질화막 및 산화막을 형성하는 단계를 더 포함할 수가 있다.Preferably, the method may further include forming a nitride film and an oxide film on the entire substrate before forming the trench.
바람직하게는, 상기 트렌치 형성 이전에 상기 기판 전체에 질화막 및 산화막을 형성하는 단계; 및 상기 스페이서 형성 이전에 트렌치 라이너 절연막을 형성하는 단계를 더 포함할 수가 있다.Preferably, forming a nitride film and an oxide film on the entire substrate before forming the trench; And forming a trench liner insulating layer before forming the spacer.
이하, 본 발명에 의한 반도체 소자 분리 구조 및 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성 및 동일한 작용을 갖는 부분에는 동일한 부호를 부여한다.Hereinafter, a semiconductor device isolation structure and method according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part which has the same structure and the same action as the conventional part.
도 2는 본 발명에 의한 반도체 소자 분리 구조를 나타낸 단면 구조도. 도 2를 참조하면, 본 발명의 반도체 소자 분리 구조에서는 반도체 기판(10)의 액티브 영역이 노출되고, 상기 반도체 기판(10)의 소자 분리 영역인 아이솔레이션 영역에 트렌치(25)가 형성되고, 상기 트렌치(25)의 내면에 라이너 산화막(31)이 형성되고, 상기 트렌치(25)의 측벽에 스페이서(35)가 형성되고, 상기 트렌치(25)에 갭 필링용 절연막, 예를 들어 산화막(39)이 갭 필링된다. 더욱이, 상기 트렌치(25) 내의 라이너 산화막(31), 스페이서(35) 및 산화막(39)이 실질적인 아이솔레이션층(40)을 형성하며, 상기 반도체 기판(10)의 액티브 영역에 평탄화를 이룬다.2 is a cross-sectional structural view showing a semiconductor device isolation structure according to the present invention. Referring to FIG. 2, in the semiconductor device isolation structure of the present invention, an active region of the
또한, 상기 스페이서(35)가 상기 트렌치(25)의 수직 측벽에 형성되어 완만한 경사면을 이루므로 상기 산화막(39)은 보이드의 생성 없이 상기 트렌치(25)에 갭 필링되고, 상기 아이솔레이션층(40)의 표면 상에 홈부가 형성되지 않는다.In addition, since the
따라서, 본 발명의 반도체 소자 분리 구조의 신뢰성이 향상될 수 있다. 즉, 후속의 게이트 전극 형성 공정에서 상기 아이솔레이션층의 표면에 게이트 전극을 위한 다결정 실리콘층과 같은 도전성 잔존물이 잔존하는 것을 방지할 수가 있다. 또한, 상기 게이트 전극 형성 공정 이후에도 상기 홈부가 발생하지 않으므로 후속의 실리사이드 공정에서 실리사이드 형성을 위한 금속 물질, 예를 들어 Ti, Co 등과 같은 도전성 잔존물이 잔존하는 것을 방지할 수 있다.Therefore, the reliability of the semiconductor device isolation structure of the present invention can be improved. That is, it is possible to prevent the conductive residue such as a polycrystalline silicon layer for the gate electrode from remaining on the surface of the isolation layer in a subsequent gate electrode forming step. In addition, since the groove portion does not occur even after the gate electrode forming process, it is possible to prevent the remaining metal material for forming the silicide, for example, conductive residues such as Ti and Co in the subsequent silicide process.
따라서, 본 발명은 상기 도전성 잔존물에 의한 트랜지스터 게이트의 전기적 연결과 같은 불량 현상을 방지시킬 수 있으므로 트랜지스터의 누설 전류를 감소시키고 반도체 소자의 전기적 특성을 향상시킬 수가 있다. 그 결과, 반도체 소자의 수율이 향상될 수 있다.Accordingly, the present invention can prevent a defective phenomenon such as the electrical connection of the transistor gate by the conductive residue, thereby reducing the leakage current of the transistor and improving the electrical characteristics of the semiconductor device. As a result, the yield of the semiconductor element can be improved.
도 3a 내지 도 3g는 본 발명에 의한 반도체 소자 분리 방법을 나타낸 단면 공정도이다.3A to 3G are cross-sectional process diagrams illustrating a semiconductor device isolation method according to the present invention.
도 3a를 참조하면, 먼저, 예를 들어 단결정 실리콘 기판과 같은 반도체 기판(10) 상에 버퍼 산화막(11)을 형성시킨다. 이를 좀 더 상세히 언급하면, 상기 반도체 기판(10)의 전면 상에 고온 열 산화 공정에 의해 버퍼 산화막(11)을 40∼150Å의 두께로 성장시킨다. 이어서, 상기 버퍼 산화막(11) 상에 화학 기상 증착 공정, 예를 들어 저압 화학 기상 증착 공정에 의해 하드 마스크층인 질화막(13)을 2000Å 정도의 두께로 적층시킨다.Referring to FIG. 3A, first, a
여기서, 상기 버퍼 산화막(11)은 상기 반도체 기판(10) 상에 상기 질화막(13)을 직접 증착시킬 때 상기 반도체 기판(10)이 받게 되는 스트레스를 완화시켜주기 위한 것이다. 상기 질화막(13)은 트렌치(25)의 형성 때 식각 마스크층으로서의 역할을 담당하고, 또한 반도체 기판(10)의 열 산화 공정에서 산화 방지막 의 역할을 하며, 화학적 기계적 연마 공정 등과 같은 평탄화 공정에서 식각 정지막으로서의 역할을 담당한다.Here, the
그런 다음, 상기 반도체 기판(10)의 아이솔레이션 영역을 노출시키기 위한 개구부(22)를 갖는 감광막(21)의 패턴을 상기 질화막(13) 상에 형성시킨다. 이어서, 상기 감광막(21)의 패턴을 식각 마스킹층으로 이용하여 상기 개구부(22) 내의 질화막(13)과 버퍼 산화막(11)을 건식 식각 공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching: RIE) 공정에 의해 완전히 식각시킴으로써 상기 반도체 기판(10)의 소자 분리 영역인 아이솔레이션 영역을 노출시킨다. Then, a pattern of the
도 3b를 참조하면, 이후, 도 3a의 감광막(21)을 제거하고 나서 상기 질화막(13)을 식각 마스킹층으로 이용하여 상기 반도체 기판(10)의 노출된 아이솔레이션 영역을 건식 식각 공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching: RIE) 공정에 의해 원하는 깊이로 식각시킴으로써 트렌치(25)를 형성시킨다.Referring to FIG. 3B, after the
도 3c를 참조하면, 그 다음에, 화학 기상 증착 공정, 예를 들어 저압 화학 기상 증착 공정을 이용하여 상기 트렌치(25)의 내면뿐만 아니라 상기 질화막(13)의 표면 상에 라이너 산화막(31), 예를 들어 TEOS막을 100~150Å의 두께로 증착시킨다. 물론, 상기 트렌치(25)의 표면에 열 산화 공정에 의해 라이너 산화막을 형성시키는 것도 가능하다.Referring to FIG. 3C, a
이어서, 화학 기상 증착 공정, 예를 들어 저압 화학 기상 증착 공정을 이용하여 상기 라이너 산화막(31) 상에 도 3d의 스페이서(35)를 위한 절연막, 예를 들 어 산화막(33)을 500~1000Å의 두께로 증착시킨다. 물론, 상기 스페이서(35)를 위한 절연막으로서 질화막 등을 사용하는 것도 가능하다.Subsequently, an insulating film for the
도 3d를 참조하면, 그런 다음, 도 3c의 산화막(33)을 예를 들어 에치백(etch back) 공정에 의해 처리함으로써 상기 트렌치(25)의 양 측벽에 스페이서(35)를 형성시킨다. 이때, 상기 질화막(13) 상의 산화막(33) 및 라이너 산화막(31)을 모두 제거시켜주는 것이 바람직하다. 이는 후속의 질화막(13) 식각 공정에서 상기 질화막(13)을 용이하게 식각시키기 위함이다.Referring to FIG. 3D, the
따라서, 상기 스페이서(35)는 상기 트렌치(25)의 측벽을 완만한 경사면으로 형성시켜주므로 후속의 갭 필링공정에서 상기 트렌치(25) 내의 산화막(37)에 보이드가 발생하는 것을 방지할 수가 있다.Therefore, since the
도 3e를 참조하면, 이후, 예를 들어 고밀도 플라즈마 화학 기상 증착 공정을 이용하여 상기 트렌치(25)에 갭 필링용 절연막, 예를 들어 NSG(nondoped silicate glass)막과 같은 산화막(37)을 원하는 두께로 증착시킴으로써 갭 필링시킨다.Referring to FIG. 3E, an
이때, 상기 스페이서(35)는 상기 트렌치(25)의 측벽을 수직면에서 완만한 경사면으로 변경시켜주므로 상기 트렌치(25)에 산화막(37)이 완전하게 갭 필링될 수 있다. 따라서, 본 발명은 상기 트렌치(25)의 산화막(37)에 보이드가 발생하는 것을 방지할 수가 있다.In this case, since the
이후, 상기 산화막(37)을 열처리공정에 의해 치밀화시키고 나서 임의의 두께만큼 식각시킴으로써 상기 산화막(37)의 표면에 존재하는 불순물을 제거시켜준다.Thereafter, the
도 3f를 참조하면, 그 다음에, 도 3e의 산화막(37)을 평탄화 공정, 예를 들 어 화학적 기계적 연마 공정 또는 에치백 공정에 의해 평탄화시킴으로써 상기 트렌치(25) 외측의 산화막(37)을 모두 제거시키고 상기 트렌치(25)에 산화막(39)을 남긴다. 이때, 상기 스페이서(35) 및 라이너 산화막(31)도 상기 산화막(39)과 함께 평탄화된다.Referring to FIG. 3F, the
이어서, 상기 트렌치(25) 내의 산화막(39)과 스페이서(35) 및 라이너 산화막(31)을 예를 들어 습식 식각 공정에 의해 식각시킴으로써 상기 반도체 기판(10)의 액티브 영역과의 표면 단차를 줄여준다. 이때, 상기 산화막(39)의 표면에 홈부가 형성되지 않는데, 이는 도 3e의 산화막(37)이 상기 트렌치(25) 내에 갭 필링될 때 보이드가 발생하지 않았기 때문이다.Subsequently, the
도 3g를 참조하면, 그런 다음에, 예를 들어 습식 식각 공정을 이용하여 상기 트렌치(25) 외측의 질화막(13)을 제거시키고 상기 버퍼 산화막(11)을 제거시킴으로써 상기 반도체 기판(10)의 액티브 영역을 노출시키고 상기 트렌치(25)에 실질적인 아이솔레이션층(40)을 형성시킨다. 따라서, 본 발명의 샐로우 트렌치 아이솔레이션 공정이 완료된다.Referring to FIG. 3G, the active of the
여기서, 상기 버퍼 산화막(11)이 식각될 때 상기 산화막(39)과 스페이서(35) 및 라이너 산화막(31)도 함께 식각되므로 상기 아이솔레이션층(40)과 상기 반도체 기판(10)의 액티브 영역 사이의 표면 단차가 상당히 감소될 수 있다. 또한, 상기 아이솔레이션(40)의 표면에는 홈부가 형성되지 않는다.Here, when the
따라서, 본 발명의 반도체 소자 분리 공정의 신뢰성이 향상될 수 있다. 즉, 후속의 게이트 전극 형성 공정에서 아이솔레이션층의 표면에 게이트 전극을 위한 다결정 실리콘층과 같은 도전성 잔존물이 잔존하는 것을 방지할 수 있다. 또한, 상기 게이트 전극 형성 공정 이후에도 상기 홈부가 발생하지 않으므로 후속의 실리사이드 공정에서 실리사이드 형성을 위한 금속 물질, 예를 들어 Ti, Ta, Co 등과 같은 도전성 잔존물이 잔존하는 것을 방지할 수 있다.Therefore, the reliability of the semiconductor device isolation process of the present invention can be improved. In other words, it is possible to prevent the conductive residue such as the polycrystalline silicon layer for the gate electrode from remaining on the surface of the isolation layer in a subsequent gate electrode forming process. In addition, since the groove portion does not occur even after the gate electrode forming process, it is possible to prevent the remaining of a conductive material such as Ti, Ta, Co, etc. for silicide formation in a subsequent silicide process.
따라서, 본 발명은 상기 도전성 잔존물에 의한 트랜지스터 게이트의 전기적 연결과 같은 불량 현상을 방지시킬 수 있으므로 트랜지스터의 누설 전류를 감소시키고 반도체 소자의 전기적 특성을 향상시킬 수가 있다. 그 결과, 반도체 소자의 수율이 향상될 수 있다.Accordingly, the present invention can prevent a defective phenomenon such as the electrical connection of the transistor gate by the conductive residue, thereby reducing the leakage current of the transistor and improving the electrical characteristics of the semiconductor device. As a result, the yield of the semiconductor element can be improved.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 소자 분리 구조 및 방법은 반도체 기판의 아이솔레이션 영역에 트렌치를 형성하고, 상기 트렌치의 측벽에 스페이서를 형성하고, 상기 트렌치 내에 산화막을 갭 필링시키고, 상기 산화막을 평탄화시킴으로써 상기 트렌치에 아이솔레이션층을 형성시킨다.As described in detail above, in the semiconductor device isolation structure and method according to the present invention, a trench is formed in an isolation region of a semiconductor substrate, a spacer is formed on a sidewall of the trench, a gap fill is formed in the trench, and the oxide film is formed. By planarizing the isolation layer is formed in the trench.
따라서, 본 발명은 상기 스페이서에 의해 상기 트렌치의 측벽을 수직면에서 완만한 경사면으로 변경시킬 수가 있으므로 상기 트렌치에 보이드의 생성 없이 갭 필링시키고 나아가 상기 아이솔레이션층 표면에서 홈부가 발생하는 것을 방지할 수 있다. 이는 샐로우 트렌치 아이솔레이션 공정의 신뢰성을 향상시킨다.Therefore, according to the present invention, the sidewalls of the trench can be changed from a vertical plane to a sloping plane by the spacers, thereby gap filling without creating voids in the trenches and further preventing grooves from occurring on the surface of the isolation layer. This improves the reliability of the shallow trench isolation process.
따라서, 본 발명은 후속의 게이트 형성 공정이나 실리사이드 공정을 진행한 후에도 상기 트렌치의 아이솔레이션층의 홈부에 잔존하는 도전성 잔존물에 의한 트 랜지스터 게이트의 전기적 연결과 같은 불량 현상을 방지시킬 수 있으므로 트랜지스터의 누설 전류를 감소시키고 반도체 소자의 전기적 특성을 향상시킬 수가 있다. 그 결과, 반도체 소자의 수율이 향상될 수 있다.Accordingly, the present invention can prevent a defect such as electrical connection of the transistor gate due to the conductive residue remaining in the trench portion of the isolation layer even after the subsequent gate formation process or silicide process, and thus leakage of the transistor. It can reduce the current and improve the electrical characteristics of the semiconductor device. As a result, the yield of the semiconductor element can be improved.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030067829A KR100568028B1 (en) | 2003-09-30 | 2003-09-30 | Structure And Method For Isolation Of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030067829A KR100568028B1 (en) | 2003-09-30 | 2003-09-30 | Structure And Method For Isolation Of Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050031623A KR20050031623A (en) | 2005-04-06 |
KR100568028B1 true KR100568028B1 (en) | 2006-04-05 |
Family
ID=37236462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030067829A KR100568028B1 (en) | 2003-09-30 | 2003-09-30 | Structure And Method For Isolation Of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100568028B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315155A (en) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | Shallow-trench isolation structure and forming method thereof as well as semiconductor structure and forming method thereof |
-
2003
- 2003-09-30 KR KR1020030067829A patent/KR100568028B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315155A (en) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | Shallow-trench isolation structure and forming method thereof as well as semiconductor structure and forming method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20050031623A (en) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5918131A (en) | Method of manufacturing a shallow trench isolation structure | |
KR100678645B1 (en) | Semiconductor device and fabrication method for the same | |
JP4592340B2 (en) | Manufacturing method of semiconductor device | |
KR100251280B1 (en) | Sti method | |
KR100843246B1 (en) | Semiconductor device having sti structure and method for manufacturing the same | |
KR100546855B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100458732B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100568028B1 (en) | Structure And Method For Isolation Of Semiconductor Device | |
KR100568259B1 (en) | Trench isolation type semiconductor device and fabrication method for the same | |
KR100500439B1 (en) | method for fabricating semiconductor device with gate spacer of positive slope | |
KR100979711B1 (en) | Method for gapfill in semiconductor device | |
KR100421294B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100531122B1 (en) | Shallow Trench Isolation Method For Semiconductor Devices | |
KR100546722B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100568030B1 (en) | Shallow Trench Isolation Method For Semiconductor Devices | |
KR100595859B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100653704B1 (en) | Methods of forming trench isolation in semiconductor device and trench isolation structure fabricated thereby | |
KR100849361B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100579962B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR19990055791A (en) | Device Separation Method of Semiconductor Device | |
KR100539005B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100829372B1 (en) | Method For Manufacturing Semiconductor Devices | |
KR100514530B1 (en) | Method For Shallow Trench Isolation Of Semiconductor Devices | |
KR100668743B1 (en) | Forming process for isolation layer of semiconductor device | |
KR20040059278A (en) | Method For Manufacturing Semiconductor Devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |