KR100532963B1 - Method for forming isolation layer of semiconductor device - Google Patents
Method for forming isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR100532963B1 KR100532963B1 KR10-2003-0094120A KR20030094120A KR100532963B1 KR 100532963 B1 KR100532963 B1 KR 100532963B1 KR 20030094120 A KR20030094120 A KR 20030094120A KR 100532963 B1 KR100532963 B1 KR 100532963B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- linear
- film
- peripheral circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000002955 isolation Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000002093 peripheral effect Effects 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 셀 영역 및 주변회로 영역을 갖는 실리콘기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계와, 상기 패드질화막과 패드산화막 및 실리콘기판을 식각하여 기판의 셀 영역 및 주변회로 영역 각각에 트렌치들을 형성하는 단계와, 상기 트렌치 표면 상에 측벽산화막을 형성하는 단계와, 상기 측벽산화막을 포함한 기판 결과물의 전면 상에 선형질화막과 선형산화막을 차례로 형성하는 단계와, 상기 선형산화막 상에 기판 셀 영역을 가리는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 의해 가려지지 않은 기판 주변회로 영역의 선형산화막을 선택적으로 제거하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 트렌치들을 매립하도록 기판 전면 상에 매립산화막을 증착하는 단계와, 상기 패드질화막이 노출되도록 상기 매립산화막을 CMP하는 단계와, 상기 패드질화막과 패드산화막을 제거하는 단계를 포함한다. 본 발명에 따르면, 선형산화막의 증착 후 기판 셀 영역을 가려준 상태로 기판 주변회로 영역의 선형산화막을 제거해 줌으로써 후속 공정들이 진행되는 동안 기판 주변회로 영역의 선형질화막이 산화되도록 할 수 있으며, 이에 따라, 선형질화막이 형성된 기판 셀 영역에서는 리플레쉬 특성을 개선시킬 수 있고, 선형질화막이 없는 기판 주변회로 영역에서는 트랜지스터 특성 저하를 방지할 수 있다. The present invention discloses a method for forming a device isolation film of a semiconductor device. The disclosed method includes sequentially forming a pad oxide film and a pad nitride film on a silicon substrate having a cell region and a peripheral circuit region, and etching the pad nitride film, the pad oxide film, and the silicon substrate to form a cell region and a peripheral circuit of the substrate. Forming trenches in each of the regions, forming a sidewall oxide film on the trench surface, sequentially forming a linear nitride film and a linear oxide film on the entire surface of the substrate product including the sidewall oxide film, Forming a photoresist pattern covering the substrate cell region in the substrate, selectively removing the linear oxide film in the substrate peripheral circuit region not covered by the photoresist pattern, removing the photoresist pattern, and filling the trenches Depositing a buried oxide film on the entire surface of the substrate to expose the pad nitride film To the CMP step of the buried oxide film, and a step of removing the pad nitride and pad oxide. According to the present invention, the linear oxide film of the substrate peripheral circuit region is removed after the linear oxide film is deposited, thereby allowing the linear nitride layer of the substrate peripheral circuit region to be oxidized during subsequent processes. In the substrate cell region in which the linear nitride film is formed, the refresh characteristics can be improved, and in the substrate peripheral circuit region without the linear nitride film, the transistor characteristics can be prevented from deteriorating.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, 선형질화막 형성에 기인된 주변회로 영역에서의 누설 특성 저하를 방지하기 위한 방법에 관한 것이다. The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, to a method for preventing the leakage characteristic degradation in the peripheral circuit region caused by the linear nitride film formation.
반도체 메모리 소자의 고집적화가 진행되면서, 0.15㎛급 이하 소자의 제조시에는 단위소자들간 분리(isolation) 공정을 버즈-빅(Bird's-Beak) 현상을 최소화시킬 수 있는 STI(Shallow Trench Isolation) 공정으로 진행하고 있다. As the integration of semiconductor memory devices is progressing, the isolation process between unit elements is proceeded to STI (Shallow Trench Isolation) process to minimize the Buzz-Big phenomenon when manufacturing 0.15㎛ or smaller devices. Doing.
또한, STI 공정을 진행함에 있어서는 소자의 미세화가 야기하는 리플레쉬 시간(refresh time)의 감소를 극복하기 위해 트렌치 매립산화막의 증착 전 선형질화막(liner nitride)을 형성해주는 기술이 도입되었다. 이것은 선형질화막에 의해 소자분리막 부위에서의 응력 완화 및 확산 방지가 이루어지기 때문이다. In addition, in the STI process, in order to overcome the reduction of refresh time caused by the miniaturization of the device, a technique of forming a linear nitride before deposition of the trench buried oxide film is introduced. This is because stress relaxation and diffusion prevention at the device isolation film are achieved by the linear nitride film.
이하에서는 도 1a 내지 도 1e를 참조해서 STI 공정을 이용한 종래의 소자분리막 형성방법을 간략하게 설명하도록 한다. Hereinafter, a conventional method of forming a device isolation layer using an STI process will be described with reference to FIGS. 1A to 1E.
도 1a를 참조하면, 셀 영역 및 주변회로 영역을 갖는 실리콘기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한다. 그런다음, 상기 패드질화막(3) 상에 소자분리 영역을 한정하는 감광막 패턴(4)을 형성한다. Referring to FIG. 1A, a pad oxide film 2 and a pad nitride film 3 are sequentially formed on a silicon substrate 1 having a cell region and a peripheral circuit region. Then, a photoresist pattern 4 defining a device isolation region is formed on the pad nitride film 3.
도 1b를 참조하면, 감광막 패턴을 식각마스크 이용해서 패드질화막(3)을 식각한다. 그런다음, 식각된 패드질화막(3)을 식각마스크로 이용해서 패드산화막(2)과 실리콘기판(1)을 식각하고, 이를 통해, 기판 셀 영역 및 주변회로 영역 각각에 트렌치(5)를 형성한다. 그리고나서, 잔류된 감광막 패턴은 제거한다. Referring to FIG. 1B, the pad nitride film 3 is etched using the photoresist pattern as an etching mask. Then, the pad oxide film 2 and the silicon substrate 1 are etched using the etched pad nitride film 3 as an etch mask, thereby forming a trench 5 in each of the substrate cell region and the peripheral circuit region. . Then, the remaining photoresist pattern is removed.
도 1c를 참조하면, 기판 결과물에 대해 희생산화 및 세정 공정을 차례로 진행한 후, 측벽산화 공정을 진행하여 트렌치 표면 상에 측벽산화막(6)을 형성한다. 그런다음, 상기 측벽산화막(6)을 포함한 기판 결과물 상에 리플레쉬 특성을 개선하기 위한 선형질화막(7)을 증착한 후, 상기 선형질화막(7) 상에 선형산화막(8)을 증착한다. 그리고나서, 트렌치를 완전 매립하도록 선형산화막(8) 상에 매립산화막(9)을 증착한다. Referring to FIG. 1C, after the sacrificial oxidation and cleaning processes are sequentially performed on the substrate product, the sidewall oxidation process is performed to form the sidewall oxide film 6 on the trench surface. Then, a linear nitride film 7 is deposited on the substrate product including the sidewall oxide film 6 to improve refresh characteristics, and then a linear oxide film 8 is deposited on the linear nitride film 7. Then, the buried oxide film 9 is deposited on the linear oxide film 8 so as to completely fill the trench.
도 1d를 참조하면, 패드질화막(3)이 노출되도록 상기 매립산화막(9)과 상기 선형산화막(8) 및 선형질화막(7)의 일부분을 CMP(Chemical Mechanical Polishing)한다. Referring to FIG. 1D, a portion of the buried oxide film 9, the linear oxide film 8, and the linear nitride film 7 is CMP (Chemical Mechanical Polishing) to expose the pad nitride film 3.
도 1e를 참조하면, 패드질화막과 패드산화막을 제거하고, 이를 통해, 기판의 셀 영역 및 주변회로 영역 각각에 트렌치형의 소자분리막들(10)을 형성한다.Referring to FIG. 1E, the pad nitride layer and the pad oxide layer are removed, thereby forming trench isolation device isolation layers 10 in each of the cell region and the peripheral circuit region of the substrate.
그러나, 전술한 STI 공정에 있어서, 선형질화막의 형성은 데이터를 저장하는 셀 영역에서는 리플레쉬 특성 개선에 효과를 갖지만, 데이터를 저장하지 않는 주변회로 영역에서는 질화막의 존재가 마이크로-크랙(micro-crack) 또는 핀-홀(pin-hole)에 의한 전자 트랩 싸이트(electron trap site)로 작용하므로 항복 전압을 떨어뜨리는 등 트랜지스터의 특성을 악화시키게 되며, 이에 따라, 소자 신뢰성은 물론 제조수율을 감소시키고 있다. However, in the above-described STI process, the formation of the linear nitride film has an effect of improving refresh characteristics in the cell region storing data, but the presence of the nitride film is micro-crack in the peripheral circuit region not storing data. Or as a pin-hole electron trap site, which degrades transistor characteristics such as lowering the breakdown voltage, thereby reducing device reliability and manufacturing yield. .
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 선형질화막 형성에 기인된 주변회로 영역에서의 누설 특성 저하를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of preventing the degradation of leakage characteristics in a peripheral circuit region due to linear nitride film formation. .
또한, 본 발명은 셀 영역에서의 리플레쉬 특성을 개선시키면서 주변회로 영역에서의 트랜지스터 특성 저하를 방지함으로써 소자 신뢰성 및 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method of forming a device isolation film of a semiconductor device capable of improving device reliability and characteristics by preventing degradation of transistor characteristics in a peripheral circuit region while improving refresh characteristics in a cell region. .
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 셀 영역 및 주변회로 영역을 갖는 실리콘기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 실리콘기판을 식각하여 기판의 셀 영역 및 주변회로 영역 각각에 트렌치들을 형성하는 단계; 상기 트렌치 표면 상에 측벽산화막을 형성하는 단계; 상기 측벽산화막을 포함한 기판 결과물의 전면 상에 선형질화막과 선형산화막을 차례로 형성하는 단계; 상기 선형산화막 상에 기판 셀 영역을 가리는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 의해 가려지지 않은 기판 주변회로 영역의 선형산화막을 선택적으로 제거하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 트렌치들을 매립하도록 기판 전면 상에 매립산화막을 증착하는 단계; 상기 패드질화막이 노출되도록 상기 매립산화막을 CMP하는 단계; 및 상기 패드질화막과 패드산화막을 제거하는 단계를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a method of forming an isolation layer of a semiconductor device, the method including sequentially forming a pad oxide film and a pad nitride film on a silicon substrate having a cell region and a peripheral circuit region; Etching the pad nitride film, the pad oxide film, and the silicon substrate to form trenches in each of the cell region and the peripheral circuit region of the substrate; Forming a sidewall oxide film on the trench surface; Sequentially forming a linear nitride film and a linear oxide film on the entire surface of the substrate product including the sidewall oxide film; Forming a photoresist pattern covering the substrate cell region on the linear oxide film; Selectively removing the linear oxide film in the area around the substrate that is not covered by the photoresist pattern; Removing the photoresist pattern; Depositing a buried oxide film on the entire surface of the substrate to fill the trenches; CMPing the buried oxide film to expose the pad nitride film; And removing the pad nitride film and the pad oxide film.
여기서, 본 발명의 소자분리막 형성방법은 상기 기판 주변회로 영역의 선형산화막을 선택적으로 제거하는 단계를 HF 용액 또는 BOE 용액을 이용한 습식 식각 또는 C-F 계열의 가스를 이용한 플라즈마 건식 식각으로 수행하는 것을 특징으로 한다. Here, the device isolation film forming method of the present invention is characterized in that the step of selectively removing the linear oxide film in the peripheral circuit area of the substrate by wet etching using HF solution or BOE solution or plasma dry etching using CF-based gas do.
또한, 본 발명의 소자분리막 형성방법은 상기 선형질화막과 선형산화막을 차례로 형성하는 단계 후, 또는, 매립산화막을 증착하는 단계 후, 650∼1000℃의 온도 및 0.05∼760Torr의 압력과 질소원자를 포함한 분자로 구성된 기체 분위기에서 3∼120분 동안 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 한다. In addition, the device isolation film forming method of the present invention after the step of forming the linear nitride film and the linear oxide film, or after the step of depositing the buried oxide film, the temperature of 650 ~ 1000 ℃, pressure of 0.05 ~ 760 Torr and nitrogen atoms Further comprising the step of performing a heat treatment for 3 to 120 minutes in a gas atmosphere consisting of molecules.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다. First, the technical principle of the present invention will be described.
선형질화막은 리플레쉬 개선을 목적으로 형성해주는 것으로, 셀 영역에서는 그 형성이 바람직하지만, 주변회로 영역에서는 누설 특성 저하의 원인이 되므로 그 형성이 바람직하지 못하다. 따라서, 본 발명은 상기 선형질화막을 셀 영역에는 형성하되, 주변회로 영역에서는 제거해준다. The linear nitride film is formed for the purpose of improving the refresh rate. The linear nitride film is preferably formed in the cell region. However, the linear nitride film is not preferable because it forms a leakage characteristic in the peripheral circuit region. Therefore, in the present invention, the linear nitride film is formed in the cell region but is removed from the peripheral circuit region.
한편, H3PO4 용액을 이용한 선형질화막의 선택적 제거는 실질적으로 곤란하다. 이것은 감광막으로 셀 영역을 가린 후, 주변회로 영역의 선형질화막을 H3PO4 용액으로 식각할 경우, 상기 H3PO4 용액에 의해 감광막 또한 제거되는 바, 셀 영역의 선형질화막이 어택을 받을 수 있기 때문이다. On the other hand, selective removal of the linear nitride film using H 3 PO 4 solution is substantially difficult. This is because when the linear nitride film of the peripheral circuit region is etched with the H3PO4 solution after the cell region is covered by the photoresist film, the photoresist film is also removed by the H3PO4 solution, and the linear nitride film of the cell region may be attacked.
따라서, 본 발명은 주변회로 영역의 선형질화막을 선택적으로 산화시켜 제거한다. 즉, 본 발명은 매립산화막의 증착 전, 주변회로 영역 상의 선형산화막을 선택적으로 제거하고, 소자 형성 공정이 진행되는 동안 주변회로 영역의 선형질화막이 자연적으로 산화되도록 만든다. Therefore, the present invention selectively oxidizes and removes the linear nitride film in the peripheral circuit region. That is, the present invention selectively removes the linear oxide film on the peripheral circuit region before deposition of the buried oxide film, and causes the linear nitride film of the peripheral circuit region to naturally oxidize during the device formation process.
이렇게 함으로써, 본 발명은 셀 영역에는 선형질화막을 형성하되, 주변회로 영역에서는 선형질화막을 제거하여 상기 셀 영역에서의 리플레쉬 특성을 개선하고, 주변회로 영역에서의 누설 특성 저하를 방지한다. By doing so, the present invention forms a linear nitride film in the cell region, but removes the linear nitride film in the peripheral circuit region to improve the refresh characteristics in the cell region, and prevents the leakage characteristic in the peripheral circuit region.
이하에서는 도 2a 내지 도 2c를 참조해서 본 발명에 따른 소자분리막 형성방법을 설명하도록 한다. Hereinafter, a method of forming an isolation layer according to the present invention will be described with reference to FIGS. 2A to 2C.
도 2a를 참조하면, 셀 영역 및 주변회로 영역을 갖는 실리콘기판(21) 상에 패드산화막(22)과 패드질화막(23)을 차례로 형성한 후, 상기 패드질화막(23) 상에 소자분리 영역을 한정하는 감광막 패턴(도시안됨)을 형성한다. Referring to FIG. 2A, after the pad oxide film 22 and the pad nitride film 23 are sequentially formed on the silicon substrate 21 having the cell region and the peripheral circuit region, the device isolation region is formed on the pad nitride film 23. A photosensitive film pattern (not shown) is defined.
다음으로, 상기 감광막 패턴을 식각마스크 이용해서 패드질화막(23)을 식각한 후, 식각된 패드질화막(23)을 식각마스크로 이용해서 패드산화막(22)과 실리콘기판(21)을 식각하여 기판 셀 영역 및 주변회로 영역 각각에 트렌치(25)를 형성한다. 이후, 잔류된 감광막 패턴은 제거한다. Next, the pad nitride layer 23 is etched using the photoresist pattern as an etch mask, and then the pad oxide layer 22 and the silicon substrate 21 are etched using the etched pad nitride layer 23 as an etch mask. The trench 25 is formed in each of the region and the peripheral circuit region. Thereafter, the remaining photoresist pattern is removed.
여기서, 상기 패드질화막(23)과 패드산화막(22)의 식각은 C-F가 함유된 가스를 이용하여 수행하며, 상기 실리콘기판(21)의 식각은 Cl2, NF3, SF6 가스의 단독 또는 혼합가스를 사용하여 수행한다. 또한, 상기 식각들은 상기한 주식각 가스 이외에 Ar, N2, CO, He, HBr 등의 보조가스를 첨가하여 수행한다. The etching of the pad nitride layer 23 and the pad oxide layer 22 may be performed using a gas containing CF, and the etching of the silicon substrate 21 may be performed using a single or mixed gas of Cl 2, NF 3, or SF 6 gas. Do it. In addition, the etching is performed by adding an auxiliary gas such as Ar, N2, CO, He, HBr in addition to the stock angle gas.
계속해서, 상기 기판 결과물에 대해 희생산화 및 세정 공정을 차례로 진행하여 트렌치 식각시 발생된 데미지를 제거해준 후, 측벽 산화 공정을 진행하여 트렌치 표면 상에 측벽산화막(26)을 30∼150Å 두께로 형성한다. 그런다음, 상기 측벽산화막(26)을 포함한 기판 결과물의 전면 상에 리플레쉬 특성을 개선하기 위한 선형질화막(27)을 30∼100Å 두께로 형성한 후, 상기 선형질화막(27) 상에 선형산화막(28)을 형성한다. Subsequently, sacrificial oxidation and cleaning processes are sequentially performed on the resultant of the substrate to remove damage generated during the trench etching, and then sidewall oxidation is performed to form a sidewall oxide layer 26 on the trench surface in a thickness of 30 to 150 Å. do. Then, a linear nitride film 27 is formed on the entire surface of the substrate product including the sidewall oxide film 26 to improve the refreshing property with a thickness of 30 to 100 microseconds, and then a linear oxide film (on the linear nitride film 27 is formed). 28).
여기서, 상기 선형질화막(27)은 500∼800℃의 온도 및 0.05∼760Torr의 압력과 질소원자를 포함한 분자로 구성된 기체 분위기에서 3∼120분 동안 열처리하는 것을 통해 형성하거나, SiH4/NH3 또는 SiH2Cl2/NH3의 혼합기체를 사용하여 600∼ 800℃의 온도 및 0.05∼2Torr의 압력에서 화학기상반응을 통해 형성하거나, 또는, NH3 단독 또는 NH3/Ar, NH3/N2의 혼합기체를 사용하여 600∼800℃의 온도 및 20∼ 760Torr의 압력에서 실리콘산화막을 질화시켜 형성한다. Here, the linear nitride film 27 is formed by heat treatment for 3 to 120 minutes in a gas atmosphere composed of molecules containing a nitrogen atom and a pressure of 0.05 to 760 Torr and a temperature of 500 to 800 ℃, or SiH4 / NH3 or SiH2Cl2 / Formed by chemical vapor reaction at a temperature of 600 to 800 ° C. and a pressure of 0.05 to 2 Torr using a mixture of NH 3, or 600 to 800 ° C. using NH 3 alone or a mixture of NH 3 / Ar and NH 3 / N 2. It is formed by nitriding a silicon oxide film at a temperature of and a pressure of 20 to 760 Torr.
또한, 상기 선형산화막(28)은 200∼600℃의 온도에서 플라즈마를 이용한 PE-CVD 공정에 따라 형성하며, 이때, 바이어스 파워는 0∼1000W 범위로 조절한다. In addition, the linear oxide film 28 is formed by a PE-CVD process using a plasma at a temperature of 200 ~ 600 ℃, at this time, the bias power is adjusted to the range of 0 ~ 1000W.
그 다음, 상기 선형산화막(28) 상에 기판 셀 영역을 가리는 감광막 패턴(32)을 형성한 후, 상기 감광막 패턴(32)에 의해 가려지지 않은 기판 주변회로 영역의 선형산화막(28)을 HF 용액 또는 BOE(HF+NH4F) 용액을 이용한 습식 식각, 또는, C-F 계열의 가스를 이용한 플라즈마 건식 식각으로 제거한다. 이때, 상기 선형산화막 (28), 즉, 산화막의 선택적 식각은 매우 용이하다. Next, after the photoresist pattern 32 covering the substrate cell region is formed on the linear oxide layer 28, the linear oxide layer 28 of the substrate peripheral circuit region not covered by the photoresist pattern 32 is HF solution. Alternatively, the removal may be performed by wet etching using a BOE (HF + NH 4 F) solution or plasma dry etching using a CF-based gas. At this time, the selective etching of the linear oxide layer 28, that is, the oxide layer is very easy.
도 2b를 참조하면, 기판 셀 영역을 가리는 감광막 패턴을 제거한 상태에서, 트렌치를 완전 매립하도록 기판 전면 상에 두껍게 매립산화막(29)을 증착한다. Referring to FIG. 2B, the buried oxide film 29 is deposited on the entire surface of the substrate to completely fill the trench with the photoresist pattern covering the substrate cell region removed.
도 2c를 참조하면, 패드질화막(23)이 노출되도록 상기 매립산화막(29)을 CMP한다. 그런다음, 패드질화막과 패드산화막을, 예컨데, 인산(H3PO4)을 이용한 습식 식각 및 불산(HF)을 이용한 습식 세정으로 제거하고, 이 결과로서, 기판의 셀 영역 및 주변회로 영역 각각에 트렌치형의 소자분리막들(30)을 형성한다.Referring to FIG. 2C, the buried oxide film 29 is CMP to expose the pad nitride film 23. Then, the pad nitride film and the pad oxide film are removed by, for example, wet etching using phosphoric acid (H 3 PO 4) and wet cleaning using hydrofluoric acid (HF), and as a result, a trench type is formed in each of the cell region and the peripheral circuit region of the substrate. Device isolation layers 30 are formed.
이후, 공지된 일련의 후속 공정들을 진행하여 반도체 소자를 완성한다. Thereafter, a series of known subsequent processes are performed to complete the semiconductor device.
전술한 본 발명의 실시예에 있어서, 도 2c에 도시된 바와 같이, 기판 주변회로 영역에는 선형산화막이 없으며, 반면, 선형질화막은 존재한다. In the above-described embodiment of the present invention, as shown in FIG. 2C, there is no linear oxide film in the circuit region of the substrate, whereas the linear nitride film exists.
그런데, 선형산화막이 없는 상태로 반도체 소자를 제조하기 위한 공지된 일련의 후속 공정들, 예컨데, 스크린 산화 공정 및 게이트 산화 공정 등과 같이 900∼1200℃에서의 산화 공정을 진행하면, 상기 기판 주변회로 영역의 선형질화막은 필연적으로 산화되어 제거된다. However, when a series of known processes for manufacturing a semiconductor device without a linear oxide film, for example, a screen oxidation process and an oxidation process at 900 to 1200 ° C., such as a gate oxidation process, are performed, The linear nitride film of is necessarily oxidized and removed.
자세하게, 도 3a 및 도 3b는 본 발명에 따른 소자분리막 형성 직후 및 소자 완성후 주변회로 영역에서의 소자분리막을 보여주는 TEM 사진으로서, 소자분리막 형성 직후에는 도 3a에서와 같이 기판 주변회로 영역에서 선형질화막이 보이지만, 이후 일련의 후속 공정들을 진행하게 되면 도 3b에서와 같이 기판 주변회로 영역에서 선형질화막이 완전히 산화됨으로써 보이지 않는다. In detail, FIGS. 3A and 3B are TEM photographs showing device isolation layers in a peripheral circuit region immediately after forming the device isolation layer and after the completion of the device, according to the present invention. Although this is seen, subsequent series of subsequent processes do not see the linear nitride film completely oxidized in the substrate peripheral circuit region as shown in FIG. 3B.
결국, 본 발명은 매립산화막의 증착 전 기판 주변회로 영역의 선형산화막을 선택적으로 제거해 줌으로써, 반도체 소자를 제조하기 위한 일련의 후속 공정이 진행되는 동안, 기판 주변회로 영역의 선형질화막을 산화시켜 제거할 수 있으며, 그래서, 기판 셀 영역에의 선형질화막 형성을 통해 리플레쉬 특성을 개선시킬 수 있으면서, 기판 주변회로 영역에의 선형질화막 제거를 통해 트랜지스터 특성이 저하되는 것도 방지할 수 있다. As a result, the present invention selectively removes the linear oxide film of the substrate peripheral circuit region prior to the deposition of the buried oxide film, thereby oxidizing and removing the linear nitride film of the substrate peripheral circuit region during a series of subsequent processes for manufacturing a semiconductor device. Therefore, the refresh characteristics can be improved through the formation of the linear nitride film in the substrate cell region, and the transistor characteristics can be prevented from being degraded through the removal of the linear nitride film in the substrate peripheral circuit region.
한편, 선형산화막 형성 후, 또한, 매립산화막 형성 후, 각각 또는 어느 하나의 단계를 실시한 후에 필요에 따라 650∼1000℃의 온도 및 0.05∼760Torr의 압력과 질소원자를 포함한 분자로 구성된 기체 분위기에서 3∼120분 동안 열처리를 수행할 수 있다. On the other hand, after the linear oxide film is formed, and after the buried oxide film is formed, each step or any one of the steps is carried out, if necessary, in a gas atmosphere composed of molecules containing a nitrogen atom and a temperature of 650 to 1000 ° C. Heat treatment may be performed for ˜120 minutes.
따라서, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 그러므로, 이하 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다. Accordingly, although specific embodiments of the present invention have been described and illustrated herein, modifications and variations may be made by those skilled in the art. It is understood to include variations.
이상에서와 같이, 본 발명은 선형산화막의 증착 후 기판 셀 영역을 가려준 상태로 기판 주변회로 영역의 선형산화막을 제거해 줌으로써 일련의 후속 공정들이 진행되는 동안 기판 주변회로 영역의 선형질화막이 산화되도록 할 수 있으며, 이에 따라, 선형질화막이 형성된 기판 셀 영역에서는 리플레쉬 특성을 개선시킬 수 있고, 반면, 선형질화막이 없는 기판 주변회로 영역에서는 트랜지스터 특성 저하를 방지할 수 있다. As described above, the present invention removes the linear oxide film of the substrate peripheral circuit region while covering the substrate cell region after the deposition of the linear oxide film, so that the linear nitride film of the substrate peripheral circuit region is oxidized during a series of subsequent processes. Accordingly, the refresh characteristics can be improved in the substrate cell region in which the linear nitride film is formed, while the transistor characteristics can be prevented in the peripheral circuit region without the linear nitride film.
따라서, 본 발명은 기판 셀 영역에서의 리플레쉬 특성과 기판 주변회로 영역에서의 트랜지스터 특성을 개선시킬 수 있으므로, 소자 특성 및 신뢰성을 향상시킬 수 있다. Therefore, the present invention can improve the refresh characteristics in the substrate cell region and the transistor characteristics in the substrate peripheral circuit region, thereby improving device characteristics and reliability.
도 1a 내지 도 1e는 종래의 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 1A to 1E are cross-sectional views of processes for describing a method of forming a device isolation film in the related art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 2A to 2C are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.
도 3a 및 도 3b는 본 발명에 따른 소자분리막 형성 직후 및 소자 완성후 주변회로 영역에서의 소자분리막을 보여주는 TEM 사진. 3A and 3B are TEM photographs showing device isolation films in a peripheral circuit region immediately after device isolation film formation and after device completion according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 실리콘기판 22 : 패드산화막21 silicon substrate 22 pad oxide film
23 : 패드질화막 25 : 트렌치23: pad nitride film 25: trench
26 : 측벽산화막 27 : 선형질화막26 sidewall oxide film 27 linear nitride film
28 : 선형산화막 29 : 매립산화막28: linear oxide film 29: buried oxide film
30 : 소자분리막 32 : 감광막 패턴30 device isolation layer 32 photoresist pattern
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0094120A KR100532963B1 (en) | 2003-12-19 | 2003-12-19 | Method for forming isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0094120A KR100532963B1 (en) | 2003-12-19 | 2003-12-19 | Method for forming isolation layer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063066A KR20050063066A (en) | 2005-06-28 |
| KR100532963B1 true KR100532963B1 (en) | 2005-12-01 |
Family
ID=37254953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0094120A KR100532963B1 (en) | 2003-12-19 | 2003-12-19 | Method for forming isolation layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532963B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861307B1 (en) * | 2007-06-26 | 2008-10-01 | 주식회사 하이닉스반도체 | Method of manufacturing isolation layer for semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924544B1 (en) * | 2006-12-29 | 2009-11-02 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
-
2003
- 2003-12-19 KR KR10-2003-0094120A patent/KR100532963B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861307B1 (en) * | 2007-06-26 | 2008-10-01 | 주식회사 하이닉스반도체 | Method of manufacturing isolation layer for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063066A (en) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100878015B1 (en) | Method for removing of oxides and method for filling a trench using the same | |
| US6541351B1 (en) | Method for limiting divot formation in post shallow trench isolation processes | |
| JP4152276B2 (en) | Semiconductor device using nitride film formed by low temperature atomic layer deposition as an etching stop layer and method for manufacturing the same | |
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| US7365390B2 (en) | Method of fabricating recess transistor in integrated circuit device and recess transistor in integrated circuit device fabricated by the same | |
| CN104008994B (en) | Method for manufacturing semiconductor device | |
| US7176104B1 (en) | Method for forming shallow trench isolation structure with deep oxide region | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| US20080213990A1 (en) | Method for forming gate electrode in semiconductor device | |
| JP2007258266A (en) | Method of manufacturing semiconductor device | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| KR20070082921A (en) | Method of forming an isolation layer of the fin type field effect transistor and method of manufacturing the fin type field effect transistor using the same | |
| US20080268589A1 (en) | Shallow trench divot control post | |
| KR100532963B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100419815B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20070049340A (en) | Method for forming isolation layer of semiconductor device | |
| US20060094235A1 (en) | Method for fabricating gate electrode in semiconductor device | |
| KR20040059445A (en) | Method for forming trench type isolation layer in semiconductor device | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| KR100987867B1 (en) | Method of manufacturing a flash memory device | |
| KR100688778B1 (en) | Method for manufacturing semiconductor device | |
| KR100548573B1 (en) | Method for forming element isolating layer by partial oxidation process | |
| KR20050022617A (en) | Method for forming recessed trench for fabricating recessed channel MOSFET | |
| KR20080002614A (en) | Method for fabricating isolation layer of semiconductor device | |
| KR100849064B1 (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |