KR100905997B1 - Method for forming trench type isolation layer in semiconductor device - Google Patents

Method for forming trench type isolation layer in semiconductor device Download PDF

Info

Publication number
KR100905997B1
KR100905997B1 KR1020020086192A KR20020086192A KR100905997B1 KR 100905997 B1 KR100905997 B1 KR 100905997B1 KR 1020020086192 A KR1020020086192 A KR 1020020086192A KR 20020086192 A KR20020086192 A KR 20020086192A KR 100905997 B1 KR100905997 B1 KR 100905997B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
forming
film
sidewall
Prior art date
Application number
KR1020020086192A
Other languages
Korean (ko)
Other versions
KR20040059444A (en
Inventor
김현수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086192A priority Critical patent/KR100905997B1/en
Publication of KR20040059444A publication Critical patent/KR20040059444A/en
Application granted granted Critical
Publication of KR100905997B1 publication Critical patent/KR100905997B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다. 본 발명은 트렌치 측벽 산화 방식의 라이너 질화막을 형성함에 있어서, 우수한 산화 방지 효과를 가지면서 후속 게이트 산화막의 신뢰도를 열화시키지 않는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 라이너 질화막 형성에 있어서 모트 발생 및 갭-필 마진 축소로부터 자유로운 트렌치 측벽 산화막을 질화시키는 방식을 근간으로 한다. 본 발명에서는 트렌치 측벽에 측벽 산화막을 형성한 후, 마이크로파(microwave)로 N2 가스를 활성화하는 디커플드 플라즈마(decoupled plasma)를 이용한 질화 공정을 수행하여 측벽 산화막을 질화시킴으로써 라이너 질화막을 형성한다. 이 방식을 사용하면 측벽 산화막 내에 5∼30%의 질소 농도를 확보할 수 있으며, 트렌치 탑 코너 부분의 실리콘 기판을 질화시키지 않기 때문에 게이트 산화막의 신뢰도에 영향을 주지 않게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation process for electrical separation between devices, and more particularly, to a method of forming a trench type device isolation film. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a trench type isolation layer for a semiconductor device, in forming a trench sidewall oxide film of a trench sidewall oxidation method, which does not deteriorate reliability of a subsequent gate oxide film while having an excellent anti-oxidation effect. The present invention is based on a method of nitriding a trench sidewall oxide film free from mott generation and gap-fill margin reduction in forming a liner nitride film. In the present invention, after the sidewall oxide film is formed on the trench sidewall, a nitriding process using a decoupled plasma that activates the N 2 gas by microwave is performed to nitride the sidewall oxide film to form a liner nitride film. By using this method, a nitrogen concentration of 5 to 30% can be ensured in the sidewall oxide film, and since the silicon substrate in the trench top corner portion is not nitrided, the reliability of the gate oxide film is not affected.

트렌치 소자분리, 라이너 질화막, 질화 처리, 디커플드 플라즈마, 질소Trench Isolation, Liner Nitride, Nitriding, Decoupled Plasma, Nitrogen

Description

반도체 소자의 트렌치형 소자분리막 형성방법{Method for forming trench type isolation layer in semiconductor device} Method for forming trench type isolation layer in semiconductor device             

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 STI 공정을 나타낸 단면도.
1A-1D are cross-sectional views of STI processes in accordance with one embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 실리콘 기판20: silicon substrate

21 : 패드 산화막21: pad oxide film

22 : 패드 질화막22: pad nitride film

23 : 측벽 산화막23: sidewall oxide film

23a : 질화에 의해 형성된 라이너 질화막23a: liner nitride film formed by nitriding

24 : HDP 산화막
24: HDP oxide film

본 발명은 반도체 제조 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation process for electrical separation between devices, and more particularly, to a method of forming a trench type device isolation film.

전통적인 소자분리 공정인 실리콘국부산화(LOCOS) 공정은 근본적으로 버즈비크(Bird's beak)로부터 자유로울 수 없으며, 버즈비크에 의한 활성영역의 감소로 인하여 초고집적 반도체 소자에 적용하기 어렵게 되었다.The silicon isolation process (LOCOS) process, which is a traditional device isolation process, cannot fundamentally be free from Bird's beak and is difficult to apply to ultra-high density semiconductor devices due to the reduction of the active area caused by Buzzbeek.

한편, 트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있고, 활성영역의 확보에 유리한 소자분리 공정으로 부각되고 있으며, 향후 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.Meanwhile, the trench trench isolation (STI) process can fundamentally solve instability factors such as deterioration of the field oxide film due to the reduction of the design rule of the semiconductor device, and is advantageous for securing the active region. It is emerging as a device separation process, and it is a promising technology to be applied to an ultra-high density semiconductor device manufacturing process of 1G DRAM or 4G DRAM level in the future.

종래의 STI 공정은 실리콘 기판 상에 패드 산화막 및 패드 질화막을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 패터닝된 패드 질화막을 식각 마스크로 사용하여 실리콘 기판을 건식 식각함으로써 트렌치를 형성하고, 계속하여 측벽 희생산화 공정(생략 가능), 측벽 산화 공정, 라이너 질화막(liner nitride) 증착 공정 등을 실시한 후, 고밀도플라즈마(high density plasma, HDP) 산화막을 증착하여 트렌치를 매립하고, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 평탄화를 이룬 다음, 패드 질화막 및 패드 산화막을 제거하여 소자분리막을 형성하게 된다.In the conventional STI process, a trench is formed by forming a pad oxide film and a pad nitride film on a silicon substrate, selectively etching the trench mask to form a trench mask, and then dry etching the silicon substrate using the patterned pad nitride film as an etching mask, Subsequently, a sidewall sacrificial oxidation process (optional), a sidewall oxidation process, a liner nitride deposition process, and the like are performed, and then a high density plasma (HDP) oxide film is deposited to fill the trench, and chemical and mechanical polishing are performed. A chemical mechanical polishing (CMP) process is performed to form a planarizer, and then an isolation layer is formed by removing the pad nitride layer and the pad oxide layer.

일반적으로, STI 공정을 진행함에 있어서 상기한 바와 같이 라이너 질화막을 적용하고 있다. 라이너 질화막은 후속 산화 분위기에서의 열공정(스크린 산화 공 정, 게이트 산화 공정)에 의해 활성 영역과 소자분리 영역의 경계면의 실리콘 기판이 산화됨에 따른 스트레스를 감소시키고, 소자분리막과 실리콘 기판 간의 도펀트 확산을 억제함으로써 소자의 동작 특성, 특히 리프레시 특성을 개선하는데 기여한다. 한편, 이러한 리프레시 특성은 소자의 고집적화가 진행될수록 더욱 중요시되고 있어 라이너 질화막의 사용은 거의 불가피한 것으로 보고되고 있다.In general, in the STI process, a liner nitride film is applied as described above. The liner nitride film reduces stress due to oxidation of the silicon substrate at the interface between the active region and the device isolation region by thermal processes (screen oxidation process, gate oxidation process) in a subsequent oxidizing atmosphere, and dopant diffusion between the device isolation layer and the silicon substrate. By suppressing this, it contributes to improving the operating characteristic of a device, especially a refresh characteristic. On the other hand, such a refresh characteristic is more important as the integration of the device is more important, it is reported that the use of the liner nitride film is almost inevitable.

통상적으로, 라이너 질화막은 화학기상증착법(CVD)을 이용하여 증착하는데, 이와 같은 CVD 방식의 라이너 질화막은 모트를 심화시키고 최소 50Å의 두께가 필요한 관계로 후속 갭-필 공정에 부담을 가중시키는 문제점이 있다.Typically, the liner nitride film is deposited using chemical vapor deposition (CVD). This CVD liner nitride film has a problem that adds a burden to the subsequent gap-fill process due to the intensification of the mote and a minimum thickness of 50 kPa. have.

이러한 CVD 방식의 라이너 질화막이 가지는 문제점을 해결하기 위하여, N2O/NO 가스를 이용한 트렌치 측벽 질화 방식, NH3 가스를 이용한 측벽 질화 방식, RPN(remote plasma nitridation)을 이용한 측벽 질화 방식 등이 제안되고 있다.In order to solve the problems of the CVD liner nitride film, a trench sidewall nitride method using N 2 O / NO gas, a sidewall nitride method using NH 3 gas, and a sidewall nitride method using remote plasma nitridation (RPN) are proposed. It is becoming.

이 중 N2O/NO 가스를 이용한 트렌치 측벽 질화 방식이나 RPN을 이용한 측벽 질화 방식은 트렌치 측벽에 인코포레이션(incorporation)되는 질소의 양이 5%에도 미치지 못하기 때문에 산화 방지 효과가 미미하며, 질화 균일도의 확보도 어려운 문제점이 있다. 한편, NH3 가스를 이용한 측벽 질화 방식은 많은 양의 질소가 주입되어 산화 방지 효과가 뛰어난 반면, 트렌치 탑 코너 부분의 실리콘 기판을 질화시켜 후속 게이트 산화 공정시 산화를 억제하여 게이트 산화막 씨닝(thinning) 현상을 유발하게 되고, 이는 결국 게이트 산화막의 신뢰도를 저하시키는 요인이 되고 있다.Among these, the trench sidewall nitriding method using N 2 O / NO gas or the side wall nitriding method using RPN has less than 5% of the nitrogen incorporated in the trench sidewalls, so the oxidation prevention effect is insignificant. It is also difficult to secure uniformity. On the other hand, while the sidewall nitriding method using NH 3 gas has a large amount of nitrogen injected therein for excellent anti-oxidation effect, the silicon oxide in the trench top corner portion is nitrided to suppress oxidation during the subsequent gate oxidation process, thereby thinning the gate oxide film. This phenomenon is caused, which in turn causes a decrease in the reliability of the gate oxide film.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 트렌치 측벽 산화 방식의 라이너 질화막을 형성함에 있어서, 우수한 산화 방지 효과를 가지면서 후속 게이트 산화막의 신뢰도를 열화시키지 않는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and in forming a trench sidewall oxide type liner nitride film, a trench of a semiconductor device having an excellent anti-oxidation effect and not deteriorating the reliability of a subsequent gate oxide film. It is an object of the present invention to provide a method for forming a type device isolation film.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘 기판 상에 소자분리 영역을 오픈시키는 트렌치 마스크 패턴을 형성하는 단계; 상기 트렌치 마스크 패턴을 식각 베리어로 사용하여 노출된 상기 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 노출된 상기 트렌치 영역의 상기 실리콘 기판 표면에 측벽 산화막을 형성하는 단계; 디커플드 플라즈마를 이용하여 상기 측벽 산화막의 일부를 질화시켜 라이너 질화막을 형성하는 단계; 및 상기 트렌치 내에 트렌치 매립 산화막을 매립하는 단계를 포함하는 반도체 소자의 트렌치형 소자분리막 형성방법이 제공된다.According to an aspect of the present invention for achieving the above technical problem, forming a trench mask pattern for opening a device isolation region on a silicon substrate; Selectively etching the exposed silicon substrate using the trench mask pattern as an etching barrier to form a trench; Forming a sidewall oxide film on a surface of the silicon substrate of the exposed trench region; Nitriding a portion of the sidewall oxide film using a decoupled plasma to form a liner nitride film; And filling a trench buried oxide film in the trench.

본 발명은 라이너 질화막 형성에 있어서 모트 발생 및 갭-필 마진 축소로부터 자유로운 트렌치 측벽 산화막을 질화시키는 방식을 근간으로 한다. 본 발명에서는 트렌치 측벽에 측벽 산화막을 형성한 후, 마이크로파(microwave)로 N2 가스를 활성화하는 디커플드 플라즈마(decoupled plasma)를 이용한 질화 공정을 수행하여 측벽 산화막을 질화시킴으로써 라이너 질화막을 형성한다. 이 방식을 사용하면 측벽 산화막 내에 5∼30%의 질소 농도를 확보할 수 있으며, 트렌치 탑 코너 부분의 실리콘 기판을 질화시키지 않기 때문에 게이트 산화막의 신뢰도에 영향을 주지 않게 된다.The present invention is based on a method of nitriding a trench sidewall oxide film free from mott generation and gap-fill margin reduction in forming a liner nitride film. In the present invention, after the sidewall oxide film is formed on the trench sidewall, a nitriding process using a decoupled plasma that activates the N 2 gas by microwave is performed to nitride the sidewall oxide film to form a liner nitride film. By using this method, a nitrogen concentration of 5 to 30% can be ensured in the sidewall oxide film, and since the silicon substrate in the trench top corner portion is not nitrided, the reliability of the gate oxide film is not affected.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

첨부된 도면 도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 STI 공정을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating an STI process according to an embodiment of the present invention.

본 실시예에 따른 STI 공정은 우선, 도 1a에 도시된 바와 같이 실리콘 기판(20) 상에 패드 산화막(21) 및 패드 질화막(22)을 각각 50∼200Å 및 500∼2500Å의 두께로 형성한 다음, 소자분리 마스크를 이용한 사진 및 식각 공정을 실시하여 패드 질화막(22) 및 패드 산화막(21)을 식각하고, 패터닝된 패드 질화막(22)을 식각 베리어로 사용하여 실리콘 기판(20)을 2000∼5000Å 깊이로 건식 식각함으로써 트렌치를 형성한다.In the STI process according to the present embodiment, first, as shown in FIG. 1A, a pad oxide film 21 and a pad nitride film 22 are formed on the silicon substrate 20 to a thickness of 50 to 200 kPa and 500 to 2500 kPa, respectively. And etching the pad nitride film 22 and the pad oxide film 21 by performing a photolithography and etching process using an element isolation mask, and using the patterned pad nitride film 22 as an etching barrier to form the silicon substrate 20 at 2000 to 5000 microseconds. The trench is formed by dry etching to depth.

다음으로, 도 1b에 도시된 바와 같이 측벽 희생 산화 공정을 수행하고, 다시 측벽 산화 공정을 실시하여 노출된 트렌치 영역에 측벽 산화막(23)을 형성한다.Next, as shown in FIG. 1B, the sidewall sacrificial oxidation process is performed, and the sidewall oxidation process is performed again to form the sidewall oxide film 23 in the exposed trench region.

이어서, 도 1c에 도시된 바와 같이 디커플드 플라즈마를 이용하여 측벽 산화막(23)의 일부를 질화시킨다. 이때, 디커플드 플라즈마는 마이크로파로 N2 가스를 활성화시켜 생성하며, 질화 공정은 500∼1000W의 소오스 파워, 1∼100W의 바이어스 파워(경우에 따라 사용하지 않을 수도 있음), 10∼500mTorr의 챔버 압력 조건을 사용하는 것이 바람직하다. 도면부호 '23a'는 질화에 의해 형성된 라이너 질화막을 나타낸 것이다.Subsequently, a portion of the sidewall oxide film 23 is nitrided using a decoupled plasma as shown in FIG. 1C. At this time, the decoupled plasma is generated by activating the N 2 gas by microwave, and the nitriding process is a source power of 500 to 1000 W, a bias power of 1 to 100 W (may not be used in some cases), and a chamber of 10 to 500 mTorr. Preference is given to using pressure conditions. Reference numeral 23a denotes a liner nitride film formed by nitriding.

다음으로, 도 1d에 도시된 바와 같이 전체 구조 상부에 HDP 산화막(24)을 증착하여 트렌치를 매립하고, CMP 공정을 실시하여 HDP 산화막(24)을 평탄화시킨 다음, 질화막 식각 용액(예컨대, 인산 용액)을 사용하여 패드 질화막(22)을 습식 제거한다.Next, as shown in FIG. 1D, the HDP oxide layer 24 is deposited on the entire structure to fill the trench, and the CMP process is performed to planarize the HDP oxide layer 24, and then the nitride etching solution (eg, a phosphoric acid solution). ), The pad nitride film 22 is wet-removed.

이후, 패드 산화막(21)을 습식 제거하여 STI 공정을 완료한다.Thereafter, the pad oxide layer 21 is wet removed to complete the STI process.

전술한 본 발명은 트렌치 내에 형성된 측벽 산화막의 표면을 디커플드 플라즈마를 이용하여 질화시켜 라이너 질화막 역할을 수행하도록 함으로써 우수한 산화 방지 효과(측벽 산화막 내에 5∼30% 질소 농도를 확보할 수 있음)를 가지면서도 후속 게이트 산화막의 신뢰도를 열화시키지 않게 된다. 한편, 측벽 질화 방식을 사용하기 때문에 모트 발생 및 갭-필 마진 축소로부터 자유롭다.
According to the present invention described above, the surface of the sidewall oxide film formed in the trench is nitrided using a decoupled plasma to act as a liner nitride film, thereby providing an excellent anti-oxidation effect (to ensure 5-30% nitrogen concentration in the sidewall oxide film). It does not deteriorate the reliability of the subsequent gate oxide film. On the other hand, it is free from mott generation and gap-fill margin reduction because of the use of sidewall nitriding.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

예컨대, 전술한 실시예에서는 트렌치 매립 산화막으로 HDP 산화막을 사용하 는 경우를 일례로 들어 설명하였으나, 본 발명은 트렌치 매립 산화막으로 다른 산화막을 사용하는 경우에도 적용된다.For example, in the above-described embodiment, the case where the HDP oxide film is used as the trench buried oxide film has been described as an example, but the present invention is also applied to the case where another oxide film is used as the trench buried oxide film.

또한, 전술한 실시예에서는 트렌치 식각 공정 후 측벽 희생 산화 공정을 수행하는 경우를 일례로 들어 설명하였으나, 경우에 따라서 측벽 희생 산화 공정을 생략할 수 있다.
In the above-described embodiment, the sidewall sacrificial oxidation process is performed after the trench etching process as an example, but the sidewall sacrificial oxidation process may be omitted in some cases.

전술한 본 발명은 라이너 질화막 형성 방식을 변경함으로써 반도체 소자의 신뢰도 및 수율을 개선할 수 있다.
The present invention described above can improve the reliability and yield of the semiconductor device by changing the liner nitride film formation method.

Claims (5)

실리콘 기판 상에 소자분리 영역을 오픈시키는 트렌치 마스크 패턴을 형성하는 단계;Forming a trench mask pattern on the silicon substrate to open the isolation region; 상기 트렌치 마스크 패턴을 식각 베리어로 사용하여 노출된 상기 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 단계;Selectively etching the exposed silicon substrate using the trench mask pattern as an etching barrier to form a trench; 노출된 상기 트렌치 영역의 상기 실리콘 기판 표면에 측벽 산화막을 형성하는 단계;Forming a sidewall oxide film on a surface of the silicon substrate of the exposed trench region; 디커플드 플라즈마를 이용하여 상기 측벽 산화막의 일부를 질화시켜 라이너 질화막을 형성하는 단계; 및Nitriding a portion of the sidewall oxide film using a decoupled plasma to form a liner nitride film; And 상기 트렌치 내에 트렌치 매립 산화막을 매립하는 단계Filling a trench buried oxide film in the trench 를 포함하는 반도체 소자의 트렌치형 소자분리막 형성방법.Trench type device isolation film forming method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 단계 수행 후,After performing the step of forming the trench, 측벽 희생 산화 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.And forming a sidewall sacrificial oxidation process. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 디커플드 플라즈마는 마이크로파로 N2 가스를 활성화시켜 생성하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.The decoupled plasma is a trench type device isolation film forming method of a semiconductor device, characterized in that generated by activating the N 2 gas by microwave. 제3항에 있어서,The method of claim 3, 디커플드 플라즈마를 이용하여 상기 측벽 산화막의 일부를 질화시켜 라이너 질화막을 형성하는 단계에서,Nitriding a portion of the sidewall oxide film using a decoupled plasma to form a liner nitride film, 10∼500mTorr의 챔버 압력 조건을 사용하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.A method of forming a trench type isolation film for semiconductor devices, characterized by using a chamber pressure condition of 10 to 500 mTorr. 제4항에 있어서,The method of claim 4, wherein 디커플드 플라즈마를 이용하여 상기 측벽 산화막의 일부를 질화시켜 라이너 질화막을 형성하는 단계에서,Nitriding a portion of the sidewall oxide film using a decoupled plasma to form a liner nitride film, 500∼1000W의 소오스 파워 조건을 사용하는 것을 특징으로 하는 반도체 소자의 트렌치형 소자분리막 형성방법.A trench device isolation film forming method for a semiconductor device, characterized by using a source power condition of 500 to 1000 W.
KR1020020086192A 2002-12-30 2002-12-30 Method for forming trench type isolation layer in semiconductor device KR100905997B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086192A KR100905997B1 (en) 2002-12-30 2002-12-30 Method for forming trench type isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086192A KR100905997B1 (en) 2002-12-30 2002-12-30 Method for forming trench type isolation layer in semiconductor device

Publications (2)

Publication Number Publication Date
KR20040059444A KR20040059444A (en) 2004-07-05
KR100905997B1 true KR100905997B1 (en) 2009-07-06

Family

ID=37351450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086192A KR100905997B1 (en) 2002-12-30 2002-12-30 Method for forming trench type isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100905997B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835275B2 (en) 2011-12-28 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968153B1 (en) * 2008-07-01 2010-07-07 주식회사 하이닉스반도체 Method for forming trench isolation layer in semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019068A (en) * 1998-09-08 2000-04-06 김영환 Method for isolating semiconductor devices
KR20020010971A (en) * 2000-07-31 2002-02-07 박종섭 Method for forming isolation in semiconductor
KR20020054895A (en) * 2000-12-28 2002-07-08 윤종용 Method for fabricating trench isolation having sidewall oxide layers with a different thickness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019068A (en) * 1998-09-08 2000-04-06 김영환 Method for isolating semiconductor devices
KR20020010971A (en) * 2000-07-31 2002-02-07 박종섭 Method for forming isolation in semiconductor
KR20020054895A (en) * 2000-12-28 2002-07-08 윤종용 Method for fabricating trench isolation having sidewall oxide layers with a different thickness

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835275B2 (en) 2011-12-28 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same

Also Published As

Publication number Publication date
KR20040059444A (en) 2004-07-05

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
KR100292616B1 (en) Manufacturing method of trench isolation
KR100280107B1 (en) How to form trench isolation
KR100280106B1 (en) How to form trench isolation
KR20010058498A (en) Method of forming trench type isolation layer in semiconductor device
KR100399986B1 (en) Method for Forming Shallow Trench Isolation
KR20050067445A (en) Shallow trench isolation method in semiconductor device
US6355539B1 (en) Method for forming shallow trench isolation
KR100905997B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100448232B1 (en) Method for forming isolation layer of semiconductor device using two-step gap-filling processes
KR100460770B1 (en) Method for forming trench type isolation layer in semiconductor device
KR20040059445A (en) Method for forming trench type isolation layer in semiconductor device
KR100691016B1 (en) Method for forming isolation layer of semiconductor device
KR20080002613A (en) Method for fabricating isolation layer of semiconductor device
KR100766277B1 (en) Method of forming isolating layer for semiconductor device
KR20000015466A (en) Trench isolation method
KR20040059439A (en) Method for forming trench type isolation layer in semiconductor device
KR100614575B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100846385B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100568849B1 (en) Manufacturing method of semiconductor device
KR19990048786A (en) Method of forming device isolation film of semiconductor device
KR20050003009A (en) Method for forming trench type isolation layer in semiconductor device
KR20040001874A (en) Method for forming trench type isolation layer in semiconductor device
KR20050011190A (en) Fabricating method of trench isolation layer with low temperature plasma oxide in semiconductor device
KR20040059462A (en) Method for forming trench type isolation layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee