JPH11297814A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11297814A
JPH11297814A JP10613598A JP10613598A JPH11297814A JP H11297814 A JPH11297814 A JP H11297814A JP 10613598 A JP10613598 A JP 10613598A JP 10613598 A JP10613598 A JP 10613598A JP H11297814 A JPH11297814 A JP H11297814A
Authority
JP
Japan
Prior art keywords
trench
film
element isolation
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10613598A
Other languages
Japanese (ja)
Inventor
Atsushi Ishinaga
篤 石長
Kenji Yoneda
健司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10613598A priority Critical patent/JPH11297814A/en
Publication of JPH11297814A publication Critical patent/JPH11297814A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device of a trench isolation structure and a manufacturing method thereof, wherein impurities are prevented from being diffused from channel stopper implantation layers, and, at the same time, the generation of voids in element isolation oxide films can be inhibited. SOLUTION: This device is provided with a silicon substrate 101, trenches 102 formed in this substrate 101, nitrooxide films 104 formed on the inner surfaces of the trenches 102, element isolation insulating films 103 buried in the nitrooxide films 104 formed on the inner surfaces of the trenches 102, and elements 109 formed between these element isolation insulating films 103.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体集積回路
において使用されるトレンチ分離構造を有する半導体装
置およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a trench isolation structure used in a semiconductor integrated circuit and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、半導体素子の微細化・高集積化が
急速に進み、それに従って素子分離を狭面積で行うこと
ができるトレンチ分離構造の半導体装置が採用されつつ
ある。以下に従来のトレンチ分離構造とその製造方法に
ついて説明する。図3は、従来のトレンチ分離の断面構
造を示すものである。図3において、1はシリコン基
板、2は素子分離絶縁膜(酸化膜)、3はゲート絶縁
膜、4はゲート電極、5はシリコン基板1に形成された
トレンチ、6はトランジスタのチャネルストッパとして
トレンチ5の側壁部および底面部に注入された注入層、
7はゲート絶縁膜3の下部に注入されたチャネル注入
層、8はソース・ドレイン領域に注入された注入層であ
る。
2. Description of the Related Art In recent years, miniaturization and high integration of semiconductor elements have rapidly progressed, and accordingly, semiconductor devices having a trench isolation structure capable of performing element isolation in a small area have been adopted. Hereinafter, a conventional trench isolation structure and a manufacturing method thereof will be described. FIG. 3 shows a sectional structure of a conventional trench isolation. In FIG. 3, 1 is a silicon substrate, 2 is an element isolation insulating film (oxide film), 3 is a gate insulating film, 4 is a gate electrode, 5 is a trench formed in the silicon substrate 1, 6 is a trench as a channel stopper of a transistor. 5, an injection layer injected into the side wall and the bottom of the substrate,
Reference numeral 7 denotes a channel injection layer injected below the gate insulating film 3, and 8 denotes an injection layer injected into the source / drain regions.

【0003】このように構成されたトレンチ分離構造の
半導体装置について、以下その動作を説明する。ゲート
電極4とゲート絶縁膜3とチャネル注入層7とソース・
ドレイン注入層8からなるトランジスタ素子間を分離す
るためには、素子間を絶縁する素子分離絶縁膜2と、素
子間を電気的に分離するチャネルストッパ注入層6が必
要となる。トレンチ分離構造では、シリコン基板1を異
方性エッチングして形成したトレンチ5内に素子分離絶
縁膜2を形成する。この構造により、現在最も多く使用
されている分離構造であるLOCOS分離で生じるバー
ズビークがないため、狭面積での素子分離を実現でき
る。
The operation of the semiconductor device having the trench isolation structure configured as described above will be described below. The gate electrode 4, the gate insulating film 3, the channel injection layer 7, and the source
In order to separate the transistor elements composed of the drain injection layer 8, an element isolation insulating film 2 for insulating the elements and a channel stopper injection layer 6 for electrically separating the elements are required. In the trench isolation structure, an element isolation insulating film 2 is formed in a trench 5 formed by anisotropically etching the silicon substrate 1. With this structure, since there is no bird's beak generated in the LOCOS isolation, which is the most commonly used isolation structure, element isolation in a small area can be realized.

【0004】図4は、従来のトレンチ分離構造を有する
半導体装置の製造方法を示すものである。図4において
1はシリコン基板、2は素子分離絶縁膜(酸化膜)、5
はトレンチ、6はチャネルストッパ注入層、10はシリ
コン窒化膜である。このように構成されたトレンチ分離
構造の半導体装置について、以下その製造方法を説明す
る。図4(a)に示すようにシリコン基板1上の不活性
領域にシリコン窒化膜10を用いてパターニングする。
つぎに、図4(b)に示すように異方性エッチングによ
りシリコン基板1にトレンチ5を形成する。つぎに、図
4(c)に示すようにトレンチ5の側壁部および底面部
にチャネルストッパ注入を行いチャネルストッパ注入層
6を形成する。つぎに、図4(d)に示すように常圧C
VD法または減圧CVD法を用いて素子分離絶縁膜(酸
化膜)を堆積する。つぎに、図4(e)に示すようにC
MP(Chemical Mechanical Po
lishing:化学的機械研磨)によりシリコン窒化
膜10と同じ高さまで素子分離絶縁膜2を研磨する。つ
ぎに、図4(f)に示すようにシリコン窒化膜10を除
去し活性領域にトランジスタを形成する。
FIG. 4 shows a method of manufacturing a semiconductor device having a conventional trench isolation structure. In FIG. 4, 1 is a silicon substrate, 2 is an element isolation insulating film (oxide film), 5
Is a trench, 6 is a channel stopper injection layer, and 10 is a silicon nitride film. A method of manufacturing the semiconductor device having the trench isolation structure configured as described above will be described below. As shown in FIG. 4A, an inactive region on the silicon substrate 1 is patterned using the silicon nitride film 10.
Next, as shown in FIG. 4B, a trench 5 is formed in the silicon substrate 1 by anisotropic etching. Next, as shown in FIG. 4C, a channel stopper is implanted into the side wall and the bottom of the trench 5 to form a channel stopper implanted layer 6. Next, as shown in FIG.
An element isolation insulating film (oxide film) is deposited by using the VD method or the low pressure CVD method. Next, as shown in FIG.
MP (Chemical Mechanical Po)
The element isolation insulating film 2 is polished to the same height as the silicon nitride film 10 by lishing (chemical mechanical polishing). Next, as shown in FIG. 4F, the silicon nitride film 10 is removed to form a transistor in the active region.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、この従
来の半導体装置では、チャネルストッパ注入層6が注入
後の熱処理工程において素子分離絶縁膜2へ拡散すると
いう欠点を有した。また素子分離絶縁膜2の堆積時に、
シリコン窒化膜10とトレンチ5の側壁部シリコンとの
間に初期反応から堆積へ移るまでの時間(以下、インテ
ィベーションタイムと呼ぶ)に差があるため、トレンチ
5の肩部でオーバーハングが生じ最終的に素子分離絶縁
膜2中にボイドが発生するという欠点を有していた。ボ
イドが発生するために生じる欠点は、配線工程(ゲート
電極形成工程を含む)においてボイド部に配線材料や電
極材料に埋め込まれることにより生じる同層間ブリッジ
である。
However, this conventional semiconductor device has a disadvantage that the channel stopper injection layer 6 diffuses into the element isolation insulating film 2 in a heat treatment step after the injection. Also, when the element isolation insulating film 2 is deposited,
Since there is a difference in the time from the initial reaction to the deposition (hereinafter referred to as the "inactivation time") between the silicon nitride film 10 and the silicon on the side wall of the trench 5, an overhang occurs at the shoulder of the trench 5 and the final time. This has the disadvantage that voids are generated in the element isolation insulating film 2. A disadvantage caused by the generation of voids is a bridge between the same layers that is generated by being embedded in a wiring portion or an electrode material in a void portion in a wiring step (including a step of forming a gate electrode).

【0006】この発明は、従来の問題点を解決するもの
で、素子分離酸化膜のボイドの発生を抑制することがで
きるトレンチ分離構造の半導体装置およびその製造方法
を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device having a trench isolation structure capable of suppressing generation of voids in an element isolation oxide film and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】請求項1記載の半導体装
置は、半導体基板と、この半導体基板に形成されたトレ
ンチと、このトレンチの内面に形成された酸窒化膜と、
トレンチの酸窒化膜上に埋設された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate; a trench formed in the semiconductor substrate; an oxynitride film formed on an inner surface of the trench;
An element isolation insulating film buried on the oxynitride film of the trench,
And an element formed between the element isolation insulating films.

【0008】請求項1記載の半導体装置によれば、トレ
ンチの内面と素子分離酸化膜の間に酸窒化膜を形成する
ことで、素子分離絶縁膜の堆積時にボイドの発生を抑制
できる。請求項2記載の半導体装置は、半導体基板と、
この半導体基板に形成されたトレンチと、このトレンチ
の内面に注入されたチャネルストッパ注入層と、このチ
ャネルストッパ注入層の表面に形成された酸窒化膜と、
トレンチの酸窒化膜上に堆積された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
According to the first aspect of the present invention, by forming the oxynitride film between the inner surface of the trench and the element isolation oxide film, it is possible to suppress generation of voids when the element isolation insulating film is deposited. A semiconductor device according to claim 2, comprising: a semiconductor substrate;
A trench formed in the semiconductor substrate, a channel stopper injection layer implanted into the inner surface of the trench, an oxynitride film formed on the surface of the channel stopper injection layer,
An element isolation insulating film deposited on the oxynitride film of the trench,
And an element formed between the element isolation insulating films.

【0009】請求項2記載の半導体装置によれば、請求
項1と同様な効果のほか、高温の熱処理が加わってもト
レンチの側壁部および底面部のチャネルストッパ注入層
からの拡散を抑制することができる。請求項3記載の半
導体装置は、請求項1または請求項2において、酸窒化
膜が、二酸化シリコンを主成分とし膜中に窒素原子を含
んでいるものである。
According to the semiconductor device of the second aspect, in addition to the same effect as the first aspect, even if a high-temperature heat treatment is applied, diffusion from the channel stopper injection layer on the side wall and the bottom of the trench is suppressed. Can be. According to a third aspect of the present invention, in the first or second aspect, the oxynitride film contains silicon dioxide as a main component and contains nitrogen atoms in the film.

【0010】請求項3記載の半導体装置によれば、請求
項1と同様な効果がある。請求項4記載の半導体装置
は、請求項1または請求項2において、素子が、ゲート
電極と、このゲート電極の下部のゲート絶縁膜と、この
ゲート絶縁膜の下部に注入されたチャネル注入層と、こ
のチャネル注入層に隣接したソース・ドレイン注入層と
を有するものである。
According to the semiconductor device of the third aspect, the same effect as that of the first aspect is obtained. According to a fourth aspect of the present invention, in the semiconductor device according to the first or second aspect, the element includes a gate electrode, a gate insulating film below the gate electrode, and a channel injection layer implanted below the gate insulating film. And a source / drain injection layer adjacent to the channel injection layer.

【0011】請求項4記載の半導体装置によれば、請求
項1または請求項2と同様な効果がある。請求項5記載
の半導体装置の製造方法は、半導体基板上にトレンチを
形成する工程と、トレンチの内面に酸窒化膜を形成する
工程と、トレンチ内に酸窒化膜を介して素子分離絶縁膜
を堆積する工程とを含むものである。
According to the semiconductor device of the fourth aspect, the same effect as that of the first or second aspect is obtained. The method of manufacturing a semiconductor device according to claim 5, wherein a step of forming a trench on the semiconductor substrate, a step of forming an oxynitride film on the inner surface of the trench, and forming the element isolation insulating film in the trench with the oxynitride film therebetween. And a step of depositing.

【0012】請求項5記載の半導体装置の製造方法によ
れば、請求項1と同様な効果がある。請求項6記載の半
導体装置の製造方法は、半導体基板上にトレンチを形成
する工程と、トレンチの内面にチャネルストッパ注入層
を形成する工程と、チャネルストッパ注入層の表面に酸
窒化膜を形成する工程と、トレンチ内に酸窒化膜を介し
て素子分離絶縁膜を堆積する工程とを含むものである。
According to the method of manufacturing a semiconductor device according to the fifth aspect, the same effect as that of the first aspect is obtained. According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device, a step of forming a trench on a semiconductor substrate, a step of forming a channel stopper injection layer on an inner surface of the trench, and forming an oxynitride film on a surface of the channel stopper injection layer And a step of depositing an element isolation insulating film in the trench via an oxynitride film.

【0013】請求項6記載の半導体装置の製造方法によ
れば、請求項2と同様な効果がある。請求項7記載の半
導体装置の製造方法は、請求項5または請求項6におい
て、酸窒化膜を形成する工程が、トレンチ内を窒化ガス
の雰囲気中で高温に熱処理するものである。
According to the method of manufacturing a semiconductor device of the sixth aspect, the same effect as that of the second aspect can be obtained. According to a seventh aspect of the present invention, in the method of the fifth or sixth aspect, the step of forming the oxynitride film includes heat-treating the inside of the trench to a high temperature in a nitride gas atmosphere.

【0014】請求項7記載の半導体装置の製造方法によ
れば、請求項5または請求項6と同様な効果がある。請
求項8記載の半導体装置の製造方法は、請求項7におい
て、窒化ガスが、N 2 Oガス、亜酸化窒素ガス、アンモ
ニアガス、N2 Oと酸素の混合ガス、または亜酸化窒素
ガスと酸素の混合ガスである。
According to a seventh aspect of the invention, there is provided a method of manufacturing a semiconductor device.
Then, the same effect as that of the fifth or sixth aspect is obtained. Contract
The method of manufacturing a semiconductor device according to claim 8 is the method according to claim 7.
And the nitriding gas is N TwoO gas, nitrous oxide gas, ammonia
Near gas, NTwoMixed gas of O and oxygen, or nitrous oxide
It is a mixed gas of gas and oxygen.

【0015】請求項8記載の半導体装置の製造方法によ
れば、請求項7と同様な効果がある。請求項9記載の半
導体装置の製造方法は、シリコン基板上にパターニング
されたシリコン窒化膜を形成する工程と、シリコン窒化
膜をマスクにして異方性エッチングによりトレンチを形
成する工程と、窒化ガスの雰囲気中で熱処理してトレン
チの内面に酸窒化膜を形成する工程と、シリコン基板上
に素子分離絶縁膜を堆積する工程と、シリコン窒化膜の
高さまで素子分離絶縁膜を研磨する工程と、シリコン窒
化膜を除去する工程を含むものである。
According to the method of manufacturing a semiconductor device according to the eighth aspect, the same effect as that of the seventh aspect is obtained. The method of manufacturing a semiconductor device according to claim 9, further comprising: forming a patterned silicon nitride film on the silicon substrate; forming a trench by anisotropic etching using the silicon nitride film as a mask; Heat treating in an atmosphere to form an oxynitride film on the inner surface of the trench, depositing an element isolation insulating film on the silicon substrate, polishing the element isolation insulating film to the height of the silicon nitride film, The method includes a step of removing the nitride film.

【0016】請求項9記載の半導体装置の製造方法によ
れば、請求項1と同様な効果のほか、酸窒化膜を形成す
る工程はトレンチの肩部の角を丸めるために行なう丸め
酸化と兼ねることができ工程数の増加を避けることがで
きる。
According to the method of manufacturing a semiconductor device of the ninth aspect, in addition to the same effect as the first aspect, the step of forming the oxynitride film also serves as rounding oxidation performed to round the corner of the shoulder of the trench. Therefore, an increase in the number of steps can be avoided.

【0017】[0017]

【発明の実施の形態】この発明の一実施の形態のトレン
チ分離構造を有する半導体装置について図1および図2
により説明する。図1は、この発明の一実施の形態のト
レンチ分離構造の半導体装置の断面構成を示すものであ
る。図1において、101は半導体基板であるシリコン
基板、102はシリコン基板101をエッチングして形
成したトレンチ、103は減圧CVDまたは常圧CVD
法により形成した埋込み酸化膜である素子分離絶縁膜、
104はトレンチ102の内部のシリコンをN2 Oガス
(笑気ガス)、亜酸化窒素ガスまたはアンモニア雰囲気
中で高温に上げることにより形成した酸窒化膜、105
はトレンチ102の側壁および底面部に注入されたチャ
ネルストッパ注入層、106はシリコン基板101上に
形成したゲート絶縁膜(酸化膜)、107はゲート絶縁
膜106上に形成したポリシリコン電極、108はチャ
ネル注入層、109はソース・ドレイン注入層である。
1 and 2 show a semiconductor device having a trench isolation structure according to an embodiment of the present invention.
This will be described below. FIG. 1 shows a sectional configuration of a semiconductor device having a trench isolation structure according to an embodiment of the present invention. In FIG. 1, 101 is a silicon substrate which is a semiconductor substrate, 102 is a trench formed by etching the silicon substrate 101, 103 is a low pressure CVD or a normal pressure CVD.
Element isolation insulating film, which is a buried oxide film formed by the
104, an oxynitride film formed by raising the silicon inside the trench 102 to a high temperature in an N 2 O gas (laughing gas), nitrous oxide gas, or ammonia atmosphere;
Is a channel stopper implanted layer implanted into the side wall and bottom surface of the trench 102; 106 is a gate insulating film (oxide film) formed on the silicon substrate 101; 107 is a polysilicon electrode formed on the gate insulating film 106; A channel injection layer 109 is a source / drain injection layer.

【0018】ゲート絶縁膜106と、ポリシリコン電極
107と、チャネル注入層108と、ソース・ドレイン
注入層109からなるトランジスタ素子において、隣接
した素子間を分離するためには素子以外の部分を絶縁膜
で囲む必要がある。トレンチ分離構造では、シリコン基
板101を異方性エッチングによりトレンチ102を形
成し、その内部をCVD法により素子分離絶縁膜103
で埋め込む。さらに、トランジスタ素子間の電気的な分
離を強めるため、トレンチ102の側壁および底面部に
ソース・ドレイン注入層109と逆の極性のイオン種を
注入してチャネル注入層108を形成する。トレンチ1
02と素子分離絶縁膜103の間にある酸窒化膜104
は、二酸化シリコン膜を主成分とし、膜中の所定の位置
に所定の濃度の窒素原子を含んだ膜である。この酸窒化
膜104は、二酸化シリコン膜を笑気ガス、亜酸化窒素
ガスまたはアンモニアガス雰囲気中で700〜1100
℃の高温で熱処理することにより得られる。この酸窒化
膜104は、二酸化シリコン中に存在するダングリング
ボンドやブロークンボンドが窒素原子により終端される
ため、ボロン等のイオン種の拡散抑制に用いられる。チ
ャネルストッパ注入層105からの拡散を抑制するため
には、酸窒化膜104中の窒素濃度を1atm%以上必
要である。
In the transistor element including the gate insulating film 106, the polysilicon electrode 107, the channel injection layer 108, and the source / drain injection layer 109, a portion other than the element is separated by an insulating film in order to separate adjacent elements. Must be enclosed in In the trench isolation structure, a trench 102 is formed in a silicon substrate 101 by anisotropic etching, and the inside of the trench 102 is separated by a CVD method.
Embed with Further, in order to enhance the electrical isolation between the transistor elements, ion implantation of a polarity opposite to that of the source / drain implantation layer 109 is implanted into the side wall and bottom surface of the trench 102 to form the channel implantation layer 108. Trench 1
02 and the oxynitride film 104 between the element isolation insulating film 103
Is a film containing a silicon dioxide film as a main component and containing a predetermined concentration of nitrogen atoms at a predetermined position in the film. The oxynitride film 104 is formed by depositing a silicon dioxide film in an atmosphere of laughing gas, nitrous oxide gas or ammonia gas at 700 to 1100.
It is obtained by heat treatment at a high temperature of ° C. This oxynitride film 104 is used for suppressing the diffusion of ion species such as boron since dangling bonds and broken bonds existing in silicon dioxide are terminated by nitrogen atoms. In order to suppress the diffusion from the channel stopper injection layer 105, the nitrogen concentration in the oxynitride film 104 needs to be 1 atm% or more.

【0019】つぎに、この発明のトレンチ分離構造を有
する半導体装置の製造方法の一実施の形態について図2
により説明する。図2は、この発明のトレンチ分離構造
の製造方法の工程断面図を示すものである。図2におい
て、101はシリコン基板、111は減圧CVD法によ
り形成したシリコン窒化膜(Si3 4 膜)、102は
シリコン基板101をエッチングして形成したトレン
チ、113はN2 Oガス、104は酸窒化膜、103は
CVD酸化膜すなわち素子分離絶縁膜である。
Next, an embodiment of a method of manufacturing a semiconductor device having a trench isolation structure according to the present invention will be described with reference to FIG.
This will be described below. FIG. 2 is a process sectional view of a method for manufacturing a trench isolation structure according to the present invention. In FIG. 2, 101 is a silicon substrate, 111 is a silicon nitride film (Si 3 N 4 film) formed by a low pressure CVD method, 102 is a trench formed by etching the silicon substrate 101, 113 is N 2 O gas, and 104 is An oxynitride film 103 is a CVD oxide film, that is, an element isolation insulating film.

【0020】図2(a)に示すようにシリコン基板10
1上にシリコン窒化膜111を用いてパターニングす
る。つぎに、図2(b)に示すようにシリコン窒化膜1
11をマスクにして異方性エッチングを行い、トレンチ
102を形成する。つぎに、図2(c)に示すようにN
2 Oガス113の雰囲気中で700〜1100℃の熱処
理を行い、トレンチ102の側壁および底面部に酸窒化
膜104を形成する。酸窒化膜104は窒素原子を含ん
だ二酸化シリコン膜を有している。この酸窒化工程は、
トレンチ102の肩部の角を丸めるために行う丸め酸化
と兼ねることができるため工程数の増加は伴わない。つ
ぎに、図2(d)に示すようにCVD法により素子分離
絶縁膜103を堆積する。このとき、シリコン窒化膜1
11と酸窒化膜104の組成を近づけることで、シリコ
ン窒化膜111上とトレンチ102の側壁部のインティ
ベーションタイムの差を小さくすることができるため、
素子分離絶縁膜103中にボイドが発生することを防止
できる。つぎに、図2(e)に示すようにCMPにより
シリコン窒化膜111の高さまで素子分離絶縁膜103
を研磨した後、図2(f)に示すようにシリコン窒化膜
111を除去する。
As shown in FIG. 2A, a silicon substrate 10
1 is patterned using a silicon nitride film 111. Next, as shown in FIG.
Anisotropic etching is performed using 11 as a mask to form a trench 102. Next, as shown in FIG.
A heat treatment of 700 to 1100 ° C. in an atmosphere of 2 O gas 113, to form the oxynitride film 104 on the side walls and bottom of trench 102. The oxynitride film 104 has a silicon dioxide film containing nitrogen atoms. This oxynitridation step
Since it can also serve as rounding oxidation performed to round the corner of the shoulder of the trench 102, the number of steps is not increased. Next, as shown in FIG. 2D, an element isolation insulating film 103 is deposited by a CVD method. At this time, the silicon nitride film 1
11 and the composition of the oxynitride film 104 are close to each other, so that the difference in the activation time between the silicon nitride film 111 and the side wall of the trench 102 can be reduced.
Generation of voids in the element isolation insulating film 103 can be prevented. Next, as shown in FIG. 2E, the element isolation insulating film 103 is raised to the height of the silicon nitride film 111 by CMP.
After polishing, the silicon nitride film 111 is removed as shown in FIG.

【0021】以上のようにトレンチ102の形成後にN
2 Oガス113の雰囲気中で700℃〜1100℃の高
温で熱処理し酸窒化膜104を形成した後、素子分離絶
縁膜103を形成することで、素子分離絶縁膜103の
ボイド発生を防止できるトレンチ分離構造を形成するこ
とができる。酸窒化膜104を形成する工程は、トレン
チ102の肩部を丸めるために行う熱酸化処理と兼ねる
ことができ、工程数の増加は伴わない。
As described above, after the trench 102 is formed, N
After the oxynitride film 104 is formed by performing a heat treatment at a high temperature of 700 ° C. to 1100 ° C. in an atmosphere of 2O gas 113, the element isolation insulating film 103 is formed. An isolation structure can be formed. The step of forming the oxynitride film 104 can also serve as a thermal oxidation treatment for rounding the shoulder of the trench 102, and does not increase the number of steps.

【0022】この実施の形態では、酸窒化膜104の形
成時の窒化ガスとしてN2 Oガスを用いたが、亜酸化窒
素ガスやアンモニアガス、N2 Oと酸素の混合ガス、亜
酸化窒素ガスと酸素の混合ガスを用いても同様の効果が
得られる。また、図2に示す製造工程において、図2
(b)のトレンチ102の形成後、チャネルストッパ注
入層105を注入する工程を設けたものでは、図1に示
す半導体装置を製造することができ、この場合チャネル
ストッパ注入層105からの拡散を抑制することができ
る。
In this embodiment, the N 2 O gas is used as the nitriding gas at the time of forming the oxynitride film 104. However, nitrous oxide gas, ammonia gas, mixed gas of N 2 O and oxygen, nitrous oxide gas The same effect can be obtained by using a mixed gas of oxygen and oxygen. In the manufacturing process shown in FIG.
In the case where the step of implanting the channel stopper injection layer 105 is provided after the formation of the trench 102 in (b), the semiconductor device shown in FIG. 1 can be manufactured. In this case, diffusion from the channel stopper injection layer 105 is suppressed. can do.

【0023】なおここで、特許請求の範囲に示された発
明は、前記した実施の形態で説明した態様に限られるも
のではない。
Here, the invention described in the claims is not limited to the embodiment described in the above embodiment.

【0024】[0024]

【発明の効果】請求項1記載の半導体装置によれば、ト
レンチの内面と素子分離酸化膜の間に酸窒化膜を形成す
ることで、素子分離絶縁膜の堆積時にボイドの発生を抑
制できる。請求項2記載の半導体装置によれば、請求項
1と同様な効果のほか、高温の熱処理が加わってもトレ
ンチの側壁部および底面部のチャネルストッパ注入層か
らの拡散を抑制することができる。
According to the semiconductor device of the first aspect, by forming an oxynitride film between the inner surface of the trench and the element isolation oxide film, it is possible to suppress generation of voids when the element isolation insulating film is deposited. According to the semiconductor device of the second aspect, in addition to the same effects as those of the first aspect, even when a high-temperature heat treatment is applied, diffusion from the channel stopper injection layer on the side wall and the bottom of the trench can be suppressed.

【0025】請求項3記載の半導体装置によれば、請求
項1と同様な効果がある。請求項4記載の半導体装置に
よれば、請求項1または請求項2と同様な効果がある。
請求項5記載の半導体装置によれば、請求項1と同様な
効果がある。請求項6記載の半導体装置の製造方法によ
れば、請求項2と同様な効果がある。
According to the semiconductor device of the third aspect, the same effect as that of the first aspect is obtained. According to the semiconductor device of the fourth aspect, there is an effect similar to that of the first or second aspect.
According to the semiconductor device of the fifth aspect, the same effect as that of the first aspect is obtained. According to the method of manufacturing a semiconductor device of the sixth aspect, the same effect as that of the second aspect can be obtained.

【0026】請求項7記載の半導体装置の製造方法によ
れば、請求項5または請求項6と同様な効果がある。請
求項8記載の半導体装置の製造方法によれば、請求項7
と同様な効果がある。請求項9記載の半導体装置の製造
方法によれば、請求項1と同様な効果のほか、酸窒化膜
を形成する工程はトレンチの肩部の角を丸めるために行
なう丸め酸化と兼ねることができ工程数の増加を避ける
ことができる。
According to the method of manufacturing a semiconductor device according to the seventh aspect, the same effects as those of the fifth or sixth aspect can be obtained. According to the method of manufacturing a semiconductor device according to claim 8, claim 7 is provided.
Has the same effect as. According to the method of manufacturing a semiconductor device according to the ninth aspect, in addition to the same effect as the first aspect, the step of forming the oxynitride film can also serve as rounding oxidation performed to round the corner of the shoulder of the trench. An increase in the number of steps can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施の形態のトレンチ分離構造を
有する半導体装置の断面図である。
FIG. 1 is a sectional view of a semiconductor device having a trench isolation structure according to an embodiment of the present invention.

【図2】その半導体装置の製造方法の工程を工程順に示
す断面図である。
FIG. 2 is a cross-sectional view showing the steps of the method for manufacturing the semiconductor device in the order of steps.

【図3】従来例のトレンチ分離構造を有する半導体装置
の断面図である。
FIG. 3 is a cross-sectional view of a conventional semiconductor device having a trench isolation structure.

【図4】従来例の製造方法の工程を工程順に示す断面図
である。
FIG. 4 is a cross-sectional view showing steps of a conventional manufacturing method in the order of steps.

【符号の説明】[Explanation of symbols]

101 シリコン基板(半導体基板) 102 トレンチ 103 素子分離絶縁膜 104 酸窒化膜 105 チャネルストッパ注入層 106 ゲート絶縁膜 107 ポリシリコン電極 108 チャネル注入層 109 ソース・ドレイン注入層 111 シリコン窒化膜 113 N2 OガスReference Signs List 101 silicon substrate (semiconductor substrate) 102 trench 103 element isolation insulating film 104 oxynitride film 105 channel stopper injection layer 106 gate insulating film 107 polysilicon electrode 108 channel injection layer 109 source / drain injection layer 111 silicon nitride film 113 N 2 O gas

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、この半導体基板に形成さ
れたトレンチと、このトレンチの内面に形成された酸窒
化膜と、前記トレンチの前記酸窒化膜上に埋設された素
子分離絶縁膜と、この素子分離絶縁膜の間に形成された
素子とを備えた半導体装置。
A semiconductor substrate; a trench formed in the semiconductor substrate; an oxynitride film formed on an inner surface of the trench; an element isolation insulating film buried on the oxynitride film in the trench; And a device formed between the device isolation insulating films.
【請求項2】 半導体基板と、この半導体基板に形成さ
れたトレンチと、このトレンチの内面に注入されたチャ
ネルストッパ注入層と、このチャネルストッパ注入層の
表面に形成された酸窒化膜と、前記トレンチの前記酸窒
化膜上に堆積された素子分離絶縁膜と、この素子分離絶
縁膜の間に形成された素子とを備えた半導体装置。
2. A semiconductor substrate, a trench formed in the semiconductor substrate, a channel stopper injection layer implanted into an inner surface of the trench, an oxynitride film formed on a surface of the channel stopper injection layer, A semiconductor device comprising: an element isolation insulating film deposited on the oxynitride film in a trench; and an element formed between the element isolation insulating films.
【請求項3】 前記酸窒化膜は、二酸化シリコンを主成
分とし膜中に窒素原子を含んでいる請求項1または請求
項2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the oxynitride film contains silicon dioxide as a main component and contains nitrogen atoms in the film.
【請求項4】 前記素子は、ゲート電極と、このゲート
電極の下部のゲート絶縁膜と、このゲート絶縁膜の下部
に注入されたチャネル注入層と、このチャネル注入層に
隣接したソース・ドレイン注入層とを有する請求項1ま
たは請求項2記載の半導体装置。
4. The device comprises a gate electrode, a gate insulating film below the gate electrode, a channel injection layer implanted below the gate insulating film, and a source / drain implant adjacent to the channel injection layer. The semiconductor device according to claim 1, further comprising a layer.
【請求項5】 半導体基板上にトレンチを形成する工程
と、前記トレンチの内面に酸窒化膜を形成する工程と、
前記トレンチ内に前記酸窒化膜を介して素子分離絶縁膜
を堆積する工程とを含む半導体装置の製造方法。
5. A step of forming a trench on a semiconductor substrate, and a step of forming an oxynitride film on an inner surface of the trench;
Depositing an element isolation insulating film in the trench via the oxynitride film.
【請求項6】 半導体基板上にトレンチを形成する工程
と、前記トレンチの内面にチャネルストッパ注入層を形
成する工程と、前記チャネルストッパ注入層の表面に酸
窒化膜を形成する工程と、前記トレンチ内に前記酸窒化
膜を介して素子分離絶縁膜を堆積する工程とを含む半導
体装置の製造方法。
6. A step of forming a trench on a semiconductor substrate, a step of forming a channel stopper injection layer on an inner surface of the trench, a step of forming an oxynitride film on a surface of the channel stopper injection layer, and the step of: Depositing an element isolation insulating film therein via the oxynitride film.
【請求項7】 酸窒化膜を形成する工程は、トレンチ内
を窒化ガスの雰囲気中で高温に熱処理するものである請
求項5または請求項6記載の半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 5, wherein the step of forming the oxynitride film includes heat-treating the inside of the trench to a high temperature in a nitriding gas atmosphere.
【請求項8】 窒化ガスは、N2 Oガス、亜酸化窒素ガ
ス、アンモニアガス、N2 Oと酸素の混合ガス、または
亜酸化窒素ガスと酸素の混合ガスである請求項7記載の
半導体装置の製造方法。
8. The semiconductor device according to claim 7, wherein the nitriding gas is an N 2 O gas, a nitrous oxide gas, an ammonia gas, a mixed gas of N 2 O and oxygen, or a mixed gas of nitrous oxide and oxygen. Manufacturing method.
【請求項9】 シリコン基板上にパターニングされたシ
リコン窒化膜を形成する工程と、前記シリコン窒化膜を
マスクにして異方性エッチングによりトレンチを形成す
る工程と、窒化ガスの雰囲気中で熱処理して前記トレン
チの内面に酸窒化膜を形成する工程と、前記シリコン基
板上に素子分離絶縁膜を堆積する工程と、前記シリコン
窒化膜の高さまで前記素子分離絶縁膜を研磨する工程
と、前記シリコン窒化膜を除去する工程を含む半導体装
置の製造方法。
9. A step of forming a patterned silicon nitride film on a silicon substrate, a step of forming a trench by anisotropic etching using the silicon nitride film as a mask, and a heat treatment in an atmosphere of a nitriding gas. Forming an oxynitride film on the inner surface of the trench, depositing an element isolation insulating film on the silicon substrate, polishing the element isolation insulating film to a height of the silicon nitride film; A method for manufacturing a semiconductor device including a step of removing a film.
JP10613598A 1998-04-16 1998-04-16 Semiconductor device and manufacture thereof Withdrawn JPH11297814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10613598A JPH11297814A (en) 1998-04-16 1998-04-16 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10613598A JPH11297814A (en) 1998-04-16 1998-04-16 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11297814A true JPH11297814A (en) 1999-10-29

Family

ID=14425956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10613598A Withdrawn JPH11297814A (en) 1998-04-16 1998-04-16 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11297814A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190515A (en) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
KR100486757B1 (en) * 2002-07-15 2005-05-03 매그나칩 반도체 유한회사 Image sensor with improved isolation property and fabricating method thereof
US20120018805A1 (en) * 2010-07-20 2012-01-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190515A (en) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
KR100486757B1 (en) * 2002-07-15 2005-05-03 매그나칩 반도체 유한회사 Image sensor with improved isolation property and fabricating method thereof
US20120018805A1 (en) * 2010-07-20 2012-01-26 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2012028378A (en) * 2010-07-20 2012-02-09 Toshiba Corp Semiconductor device and method of manufacturing the same
US9070769B2 (en) * 2010-07-20 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor device with a depletion channel and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6849520B2 (en) Method and device for forming an STI type isolation in a semiconductor device
US6080682A (en) Methodology for achieving dual gate oxide thicknesses
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JPH11111710A (en) Semiconductor device and its manufacture
JP4363564B2 (en) Method for forming element isolation film of semiconductor element
JP2003017555A (en) Semiconductor integrated circuit device and method of manufacturing same
KR100571405B1 (en) Device Separator Formation Method of Semiconductor Device
US6511887B1 (en) Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH11145273A (en) Manufacture of semiconductor device
KR100445718B1 (en) Soi-semiconductor arrangement and method for producing the same
JPH11121607A (en) Manufacture of semiconductor device
US5966616A (en) Method of manufacturing a semiconductor device having "shallow trench isolation"
US6727569B1 (en) Method of making enhanced trench oxide with low temperature nitrogen integration
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
JPH11297814A (en) Semiconductor device and manufacture thereof
US6683004B1 (en) Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby
JP2004079606A (en) Semiconductor device having high dielectric constant film and its manufacturing method
US20030181014A1 (en) Method of manufacturing semiconductor device with STI
US8587085B2 (en) Semiconductor device with trench isolation having a diffusion preventing film and manufacturing method thereof
KR100964110B1 (en) Semiconductor intergrated circuit device with tripple gateoxide and method for manufacturing the same
KR100430681B1 (en) Forming method for isolation of semiconductor device
KR100673100B1 (en) Isolation method for semiconductor device
KR100571486B1 (en) Manufacturing Method of Semiconductor Device
KR19990074005A (en) Trench Device Isolation Method to Prevent Impurity Diffusion from Well Area

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050407

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090331