KR200198420Y1 - 어드레스 천이 검출장치 - Google Patents

어드레스 천이 검출장치 Download PDF

Info

Publication number
KR200198420Y1
KR200198420Y1 KR2019950007851U KR19950007851U KR200198420Y1 KR 200198420 Y1 KR200198420 Y1 KR 200198420Y1 KR 2019950007851 U KR2019950007851 U KR 2019950007851U KR 19950007851 U KR19950007851 U KR 19950007851U KR 200198420 Y1 KR200198420 Y1 KR 200198420Y1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
gate
inverter
Prior art date
Application number
KR2019950007851U
Other languages
English (en)
Other versions
KR960035400U (ko
Inventor
안종구
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019950007851U priority Critical patent/KR200198420Y1/ko
Publication of KR960035400U publication Critical patent/KR960035400U/ko
Application granted granted Critical
Publication of KR200198420Y1 publication Critical patent/KR200198420Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 고안은 어드레스 천이 검출장치에 관한 것으로, 입력되는 어드레스신호를 전달하는 신호전달부와, 공통 접속된 소오스와 게이트로 상기 신호전달부의 출력을 입력받아서 드레인으로 출력하는 제3피모스트랜지스터와, 공통 접속된 소오스와 게이트로 상기 신호전달부의 출력을 입력받아서 드레인으로 출력하는 제3엔모스트랜지스터와, 직렬구조의 제1전송게이트와 제2전송게이트로 상기 제3피모스트랜지스터의 출력을 지연시키고 역시 직렬구조의 제1전송게이트와 제3전송게이트로 상기 제3엔모스트랜지스터의 출력을 반전시키는 제2인버터와, 상기 제2인버터의 출력과 상기 신호지연부가 지연시킨 상기 제3피모스트랜지스터의 출력을 노아조합하여 천이검출신호를 발생하는 신호출력부로 구성되어, 레이아우트면적이 줄어들고, 아울러 천이 검출신호의 펄스폭을 쉽게 조절해 줄 수 있도록 한 것이다.

Description

어드레스 천이 검출장치
제1도는 종래 어드레스 천이 검출장치의 회로도.
제2도는 제1도의 각부파형도.
제3도는 본 고안 어드레스 천이 검출장치의 회로도.
제4도는 제3도의 각부파형도.
* 도면의 주요부분에 대한 부호의 설명
201 : 신호전달부 202 : 신호지연부
203 : 신호출력부 MP3 : 제3피모스트랜지스터
MN3 : 제3엔모스트랜지스터 I2 : 제2인버터
본 고안은 어드레스 천이(address transition)시마다 소정의 펄스신호를 발생하는 어드레스 천이 검출장치에 관한 것으로, 특히 어드레스 천이를 검출하는데 필요한 각부의 구성을 간단히 함으로써 레이아우트(layout) 면적이 줄어든 어드레스 천이 검출장치에 관한 것이다.
제1도는 어드레스 천이시마다 소정의 펄스신호(이하, 천이검출신호(ATD ; Address Transition Detection)라 한다)를 발생하는 종래 어드레스 천이 검출장치의 회로도이다.
종래 어드레스 천이 검출장치는, 위의 제1도에 나타낸 바와 같이, 입력단자(IN)를 통해 입력되는 어드레스신호(ADD)를 반전시키는 신호반전부(101)와, 상기 신호반전부(101)에서 반전되어 출력되는 어드레스신호(①)를 다시 반전시키는 제3인버터(I3)와, 상기 제3인버터(I3)의 출력(②)을 일정시간 지연시키는 신호지연부(102)와, 상기 신호지연부(102)의 출력(③)을 반전시키는 제8인버터(I8)와, 상기 제8인버터(I8)의 출력(④)과 상기 제3인버터(I3)의 출력(②)에 따라 천이검출신호(ATD)를 발생하는 신호출력부(103)로 구성된다.
이하, 작용을 설명한다.
제2도를 함께 참조한다.
제2(a)도와 같이 하이(H)에서 로우(L)로의 에지천이를 수반한 어드레스신호(ADD)가 입력단자(IN)에 입력되게 되면, 제1도에 나타낸 바와 같이 제1, 제2피모스트랜지스터(MP1)(MP2), 제1, 제2엔모스트랜지스터(MN1)(MN2) 및 제1, 제2인버터(I1)(I2)로 구성된 신호반전부(101)에서는 그 어드레스신호(ADD)를 반전시켜서 제2(b)도와 같이 어드레스신호(①)를 발생하고 이를 제3인버터(I3)에 입력하게 된다.
반전된 어드레스신호(①)를 입력받은 제3인버터(I3)는 그 반전된 어드레스신호(①)를 다시 반전시켜서 제2(c)도와 같은 출력(②)를 발생하여 신호지연부(102)에 입력한다.
신호지연부(102)는 제1도에 나타낸 바와 같이 제3, 제4피모스트랜지스터(MP3)(MP4), 제3, 제4엔모스트랜지스터(MN3)(MN4) 및 제4 내지 제7인버터(I4-I7)로 복잡하게 구성되어 후술될 천이검출신호(ATD)의 펄스폭을 결정하는 일을 하는데, 즉 상기 제3인버터(I3)로부터 제2(c)도의 출력(②)이 입력되면 이를 일정시간 지연시켜서 제2(d)도와 같은 출력(③)을 발생하여 제8인버터(I8)에 입력하게 된다.
제8인버터(I8)는 상기 출력(③)을 다시 반전시켜서 제2(e)도와 같은 출력(④)을 발생하여 신호출력부(103)에 입력하게 된다.
제2(f)도의 파형(⑤)은 신호출력부(103)의 전송게이트(TG1)(TG2)의 출력이고, 이는 신호출력부(103)의 제9인버터(I)에 의해서 반전되어서 제2(g)도에 나타낸 바와 같이 상기 제3인버터(I3)의 출력(②)에 따라 상승에지가 결정되고 상기 전송게이트(TG1)(TG2)의 출력(⑤)에 따라 하강에지가 결정된 천이검출신호(ATD)로 되어 신호출력부(103)에서 최종적으로 출력되게 된다.
이러한 종래 어드레스 천이 검출장치에서는 어드레스 천이를 검출하는 각부의 구성이 복잡함에 따라 레이아우트면적이 넓어지는 문제점이 있었다.
본 고안은, 이와 같은 종래의 문제점을 감안하여, 종래에 비해 레이아우트면적이 줄어든 어드레스 천이 검출장치를 제공함을 목적으로 한다.
본 고안의 다른 목적은, 천이검출신호의 펄스폭을 쉽게 조절해 줄 수 있는 천이 검출장치를 제공함에 있다.
상기 목적들에 따른 본 고안 어드레스 천이 검출장치는, 제3도에 나타낸 바와 같이, 입력되는 어드레스신호를 전달하는 신호전달부(201)와, 공통접속된 소오스와 게이트로 상기 신호전달부(201)의 출력을 입력받아서 드레인으로 출력하는 제3피모스(P-MOS)트랜지스터(MP3)와, 공통접속된 소오스와 게이트로 상기 신호전달부(201)의 출력을 입력받아서 드레인으로 출력하는 제3엔모스(N-MOS)트랜지스터(MN3)와, 직렬구조의 제1전송게이트(TG1)와 제2전송게이트(TG2)로 상기 제3피모스트랜지스터(MP3)의 출력을 지연시키고 역시 직렬구조의 제1전송게이트(TG1)와 제3전송게이트(TG3)로 상기 제3엔모스트랜지스터(MN3)의 출력을 지연시키는 신호지연부(202)와, 상기 신호지연부(202)가 지연시킨 상기 제3엔모스트랜지스터(MN3)의 출력을 반전시키는 제2인버터(I2)와, 상기 제2인버터(I2)의 출력과 상기 신호지연부(202)가 지연시킨 상기 제3피모스트랜지터(MP3)의 출력을 노아조합하여 천이검출신호(ATD)를 발생하는 신호출력부(203)로 구성된다.
이하, 작용을 상세히 설명한다.
제4도를 함께 참조한다.
먼저, 입력단자(IN)를 통해 제4(a)도에 나타낸 바와 같이 에지천이를 수반한 어드레스신호(ADD)가 입력되게 되면, 신호전달부(201)는 그 어드레스신호(ADD)를 제1, 제2피모스트랜지스터(MP1)(MP2), 제1, 제2엔모스트랜지스터(MN1)(MN2) 및 제2인버터(I1)를 통해 전달하여 제4(b)도와 같은 펄스신호(①)를 발생, 출력하게 된다.
상기 신호전달부(201)에서 출력된 펄스신호(①)는 제3피모스트랜지스터(MP3)와 제3엔모스트랜지스터(MN3)의 소오스에 입력됨과 아울러, 신호지연부(202)에 입력된다.
이때, 제3피모스트랜스터(MP3)와 제3엔모스트랜지스터(MN3)의 소오스에는 게이트가 접속되어 있으며, 소오스에 입력된 펄스신호(①)는 드레인을 통해 출력 되게 된다.
펄스신호(①)를 입력받은 신호지연부(202)는 직렬구조의 제1전송게이트(TG1)와 제2전송게이트(TG2)로 상기 제3피모스트랜지스터(MP3)의 출력을 지연시키고, 역시 직렬구조의 제1전송게이트(TG1)와 제3전송게이트(TG3)로 상기 제3엔모스트랜지스터(MN3)의 출력을 지연시키게 된다.
그리고, 신호지연부(202)가 지연시킨 상기 제3엔모스트랜지스터(MN3)의 출력(②)은 제2인버터(I2)에 의해서 반전된다.
한편, 신호출력부(203)는 상기 신호지연부(202)가 지연시킨 제3피모스트랜지스터(MP3)의 출력(④)과 상기 제2인버터(I2)의 출력(③)을 노아게이트(NOR1)로 노아조합하여 출력(⑤)을 발생하고 이를 제3, 제4인버터(I3)(I4)로 지연시켜서 제4(g)도와 같은 천이검출신호(ATD)를 발생하여 출력하게 된다.
한편, 본 고안에서는 제3피모스트랜지스터(MP3)와 제3엔모스트랜지스터(MN3)의 출력을 일정시간 지연시키는 일을 하는 상기 신호지연부(202)의 제1, 제2, 제3 전송게이트(TG1-TG3)를 이루는 트랜지스터의 크기를 조절하여 천이검출신호의 펄스폭을 쉽게 조절할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 고안은 어드레스 천이를 검출하는데 필요한 각부의 구성을 간단함으로써 레이아우트면적이 줄어들게 되며, 아울러 신호지연부의 제1, 제2, 제3전송게이트를 이루는 트랜지스터의 크기를 조절해 줌으로써 천이검출신호의 펄스폭을 쉽게 조절해 줄 수 있다는 효과를 갖는다.

Claims (2)

  1. 입력되는 어드레스신호를 전달하는 신호전달부와, 공통접속된 소오스와 게이트로 상기 신호전달부의 출력을 입력받아서 드레인으로 출력하는 제3피모스트랜지스터와, 공통접속된 소오스와 게이트로 상기 신호전달부의 출력을 입력받아서 드레인으로 출력하는 제3엔모스트랜지스터와, 직렬구조의 제1전송게이트와 제2전송게이트로 상기 제3피모스트랜지스터의 출력을 지연시키고 역시 직렬구조의 제1전송게이트와 제3전송게이트로 상기 제3엔모스트랜지스터의 출력을 지연시키는 신호지연부와, 상기 신호지연부가 지연시킨 상기 제3엔모스트랜지스터의 출력을 반전시키는 제2인버터와, 상기 제2인버터와, 상기 제2인버터의 출력과 상기 신호지연부가 지연시킨 상기 제3피모스트랜지스터의 출력을 노아조합하여 천이검출신호를 발생하는 신호출력부를 구비한 것을 특징으로 하는 어드레스 천이 검출장치.
  2. 제1항에 있어서, 상기 신호지연부의 제1, 제2, 제3전송게이트를 이루는 트랜지스터의 크기를 조절하여 상기 신호출력부에서 발생되는 천이검출신호의 펄스폭을 조절하는 것을 특징으로 하는 어드레스 천이 검출장치.
KR2019950007851U 1995-04-18 1995-04-18 어드레스 천이 검출장치 KR200198420Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950007851U KR200198420Y1 (ko) 1995-04-18 1995-04-18 어드레스 천이 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950007851U KR200198420Y1 (ko) 1995-04-18 1995-04-18 어드레스 천이 검출장치

Publications (2)

Publication Number Publication Date
KR960035400U KR960035400U (ko) 1996-11-21
KR200198420Y1 true KR200198420Y1 (ko) 2000-10-02

Family

ID=19411533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950007851U KR200198420Y1 (ko) 1995-04-18 1995-04-18 어드레스 천이 검출장치

Country Status (1)

Country Link
KR (1) KR200198420Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463246B1 (ko) * 1998-12-22 2005-04-06 주식회사 하이닉스반도체 저전력 신호 전달 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479819B1 (ko) * 1997-12-24 2005-07-07 주식회사 하이닉스반도체 신호천이검출장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463246B1 (ko) * 1998-12-22 2005-04-06 주식회사 하이닉스반도체 저전력 신호 전달 회로

Also Published As

Publication number Publication date
KR960035400U (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR960002346A (ko) 시모스 접속 회로의 고속 전파 기술
GB2303007A (en) Increasing speed of memory IP/OP buffer using post charge logic with different pulse widths for read and write data
KR200198420Y1 (ko) 어드레스 천이 검출장치
US6486713B2 (en) Differential input buffer with auxiliary bias pulser circuit
JP2668660B2 (ja) 半導体メモリ装置の非重畳信号発生回路
KR960009408A (ko) 노이즈 감소 출력 버퍼
JPH10334668A (ja) 半導体メモリ素子の感知増幅器インエーブル信号発生回路
GB2314709A (en) Restoration of pulse width in buffers with unequal leading and trailing edge propagation delays
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
JPH08116249A (ja) データ出力バッファ
KR0139661B1 (ko) 비중첩 신호 발생 회로
KR960004566B1 (ko) 스태틱 램(sram)의 어드레스 입력회로
KR20010045945A (ko) 반도체 메모리의 어드레스 천이 검출 회로
KR100468758B1 (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
KR100246321B1 (ko) 트랜지션 디텍터
KR100272526B1 (ko) 에이티디 펄스 발생장치
US5963501A (en) Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices
EP0581465A2 (en) Address transition detection
KR0152906B1 (ko) 어드레스전송 검출회로
KR100190301B1 (ko) 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
KR930005784Y1 (ko) 어드레스 변환 검출회로
KR100226255B1 (ko) 반도체 메모리소자의 워드라인 구동회로
JPH08221987A (ja) アドレス遷移検知回路
KR0179928B1 (ko) 메모리의 데이터 래치 시간 결정 회로
KR970024592A (ko) 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

EXPY Expiration of term