KR200181398Y1 - 반도체 소자 제조용 식각 장치 - Google Patents

반도체 소자 제조용 식각 장치 Download PDF

Info

Publication number
KR200181398Y1
KR200181398Y1 KR2019950030146U KR19950030146U KR200181398Y1 KR 200181398 Y1 KR200181398 Y1 KR 200181398Y1 KR 2019950030146 U KR2019950030146 U KR 2019950030146U KR 19950030146 U KR19950030146 U KR 19950030146U KR 200181398 Y1 KR200181398 Y1 KR 200181398Y1
Authority
KR
South Korea
Prior art keywords
wafer
etching
semiconductor device
deposited
film
Prior art date
Application number
KR2019950030146U
Other languages
English (en)
Other versions
KR970019746U (ko
Inventor
송치화
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019950030146U priority Critical patent/KR200181398Y1/ko
Publication of KR970019746U publication Critical patent/KR970019746U/ko
Application granted granted Critical
Publication of KR200181398Y1 publication Critical patent/KR200181398Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32541Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

1. 청구 범위에 기재된 고안이 속한 기술분야
반도체 소자 제조 장비
2. 고안이 해결하려고 하는 기술적 과제
종래의 증착 장치에 의해 웨이퍼(3)상에 증착되는 막(4)의 두께는 웨이퍼의 중심 부분 보다 엣지 부분이 더 두껍게 형성되며, 또한 현재 사용되고 있는 식각 장치는 대부분 이와 반대로 웨이퍼의 중심 부분의 식각 비율이 엣지 부분의 식각 비율 보다 크기 때문에 패턴 형성을 위한 식각 공정을 실시하게 되면, 웨이퍼상의 증착막의 균일도는 더욱 나빠지게 되어, 고집적 반도체 소자 제조시 공정을 복잡하게 하고 미세 패턴 형성을 어렵게 만드는 등의 문제점이 있었음.
3. 고안의 해결방법의 요지
웨이퍼 상에 증착되는 막의 균일도를 식각 공정을 통해 보상할 수 있도록 한 면이 반구형으로 구성된 캐소드를 구비한 반도체 소자 제조용 식각 장치 제공하고자 함.
4. 고안의 중요한 용도
반도체 소자 제조 장비, 특히 식각 장치에 이용됨.

Description

반도체 소자 제조용 식각 장치
제1도는 본 고안에 따른 반도체 소자 제조용 식각 장치의 구성도.
제2도는 제1도에 도시된 식각 장치의 캐소드의 상세도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 쳄버 2 : 애노드
3 : 웨이퍼 4 : 증착막
5 : 캐소드
본 고안은 일반적으로 반도체 소자 제조 장치에 관한 것으로서, 특히 반도체 소자 제조시 식각 공정을 수행하기 위한 식각 장치에 관한 것이다.
반도체 소자를 제조하는데 있어서는 산화막, 질화막, 폴리실리콘층, 금속층 등을 형성하기 위한 여러번의 증착 공정이 실시되고 있는데, 현재 사용되고 있는 대부분의 증착 장치에 증착되는 막의 균일도를 보면, 대부분 약 5% 이상의 수치를 나타내고 있으며, 제 1도에 도시된 바와 같이 웨이퍼(3)상에 증착되는 막(4)의 두께가 웨이퍼의 중심 부분 보다 엣지 부분이 더 두꺼우며, 이와 같은 현상은 웨이퍼의 크기가 더 커지면서 더욱 심각한 현상으로 나타난다. 또한 현재 사용되고 있는 식각 장치는 대부분 이와 반대로 웨이퍼의 중심 부분의 식각 비율이 엣지 부분의 식각 비율 보다 크기 때문에 패턴 형성을 위한 식각 공정을 실시하게 되면, 웨이퍼상의 증착막의 균일도는 더욱 나빠지게 되어, 고집적 반도체 소자 제조시 공정을 복잡하게 하고 미세 패턴 형성을 어렵게 만드는 등의 문제점이 있었다.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 고안은, 웨이퍼 상에 증착되는 막의 균일도를 식각 공정을 통해 보상할 수 있도록 구성한 캐소드를 구비한 반도체 소자 제조용 식각 장치 제공하는 것을 목적으로 한다.
본 고안에 따른 반도체 소자 제조용 식각 장치는, 웨이퍼 식각용 가스를 공급하기 위한 가스 구멍이 형성되어 있는 면의 중심부가 엣지 부분 보다 오목하게 형성된 반구형의 캐소드를 포함하는 것을 특징으로 한다.
이제 본 고안의 반도체 소자 제조용 식각 장치의 한 실시예에 대하여 첨부 도면을 참조하여 보다 상세하게 설명하게 된다. 먼저 제 1도에 도시된 바와 같이, 플라즈마를 이용한 식각 장치의 쳄버(1)는 웨이퍼(3)를 올려놓는 애노드(2)와 플라즈마 발생을 위한 전력 및 가스를 공급하기 위한 캐소드(5)를 포함하고 있다. 본 발명에 따른 식각 장치의 캐소드(5)는 제 2도에 도시된 바와 같이, 웨이퍼(3)를 향하고 있는 면의 중심부가 엣지 부분 보다 오목하게 들어간 돔(dome) 형태로 구성된다. 이 면의 곡률은 식각하고자 하는 증착막(4)의 균일도를 보상할 수 있도록 약간씩 다르게 구성할 수 있다. 따라서, 캐소드(5)의 구멍을 통해 공급되는 식각 가스가 플라즈마 상태로 되면서 웨이퍼(3)에 도달하여 그 위에 증착된 막(4)을 식각하게 되는데, 캐소드(5)의 중심부위가 엣지 부분 보다 웨이퍼(3)로 부터 멀리 떨어져 있기 때문에, 웨이퍼(3)의 중심 부위에 도달하는 이온의 양이 상대적으로 줄어들게 되고, 따라서 그 식각 비율도 상대적으로 낮아지게 된다. 그러므로, 제 1도에 도시된 바와 같이, 웨이퍼(3)에 증착된 막(4)의 엣지 부분이 중심부 보다 두껍게 증착된 경우에 본 발명에 따른 식각 장치를 이용하여 식각 공정을 수행하게 되면, 균일도의 보상이 이루어져 매우 양호한 균일도를 갖게 될 수 있다.
고집적 반도체 소자 제조시, 전술한 바와 같은 본 발명에 따른 식각 장치를 이용하므로써, 증착 공정에서 유발되는 증착막의 균일도를 보상하여 미세 패턴 형성을 용이하게 하고, 따라서 소자의 수율을 향상시킬 수 있는 장점이 있다.

Claims (1)

  1. 반도체 소자 제조를 위한 식각 장치에 있어서, 웨이퍼 식각용 가스를 공급하기 위한 가스 구멍이 형성되어 있는 면의 중심부가 엣지 부분 보다 오목하게 형성된 반구형의 캐소드를 포함해서 이루어진 반도체 소자 제조용 식각 장치.
KR2019950030146U 1995-10-25 1995-10-25 반도체 소자 제조용 식각 장치 KR200181398Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950030146U KR200181398Y1 (ko) 1995-10-25 1995-10-25 반도체 소자 제조용 식각 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950030146U KR200181398Y1 (ko) 1995-10-25 1995-10-25 반도체 소자 제조용 식각 장치

Publications (2)

Publication Number Publication Date
KR970019746U KR970019746U (ko) 1997-05-26
KR200181398Y1 true KR200181398Y1 (ko) 2000-05-15

Family

ID=19426892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950030146U KR200181398Y1 (ko) 1995-10-25 1995-10-25 반도체 소자 제조용 식각 장치

Country Status (1)

Country Link
KR (1) KR200181398Y1 (ko)

Also Published As

Publication number Publication date
KR970019746U (ko) 1997-05-26

Similar Documents

Publication Publication Date Title
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US5514247A (en) Process for plasma etching of vias
KR101202636B1 (ko) 반도체 장치의 제조 방법 및 절연막의 에칭 방법
GB2119166A (en) Integrated circuit planarizing process
KR100306410B1 (ko) 마스킹된실리콘디옥사이드에홀을형성하는플라즈마에칭방법
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
KR19980032466A (ko) 하드 마스크를 사용한 트랜지스터 게이트 에칭방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US5968278A (en) High aspect ratio contact
KR200181398Y1 (ko) 반도체 소자 제조용 식각 장치
JP2002110654A (ja) 半導体装置の製造方法
KR100686761B1 (ko) 에칭 방법
US20030109138A1 (en) Method of etching tantalum
KR20010003465A (ko) 반도체 소자의 미세 패턴 형성 방법
US20020046986A1 (en) Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
US6759337B1 (en) Process for etching a controllable thickness of oxide on an integrated circuit structure on a semiconductor substrate using nitrogen plasma and plasma and an rf bias applied to the substrate
KR100519675B1 (ko) 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
KR20010112878A (ko) 반도체 장치 제조 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR20030012108A (ko) 반도체 소자의 박막 형성 방법
KR0155905B1 (ko) 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치
KR200262122Y1 (ko) 식각 챔버의 데포짓 실드
KR100677039B1 (ko) 건식 식각 방법
JPH0613355A (ja) 半導体装置とその製造方法
KR20020093517A (ko) 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee