KR200177250Y1 - 마스크 롬의 출력 제어회로 - Google Patents

마스크 롬의 출력 제어회로 Download PDF

Info

Publication number
KR200177250Y1
KR200177250Y1 KR2019940024332U KR19940024332U KR200177250Y1 KR 200177250 Y1 KR200177250 Y1 KR 200177250Y1 KR 2019940024332 U KR2019940024332 U KR 2019940024332U KR 19940024332 U KR19940024332 U KR 19940024332U KR 200177250 Y1 KR200177250 Y1 KR 200177250Y1
Authority
KR
South Korea
Prior art keywords
output
terminal
mask rom
detection unit
error detection
Prior art date
Application number
KR2019940024332U
Other languages
English (en)
Other versions
KR960012216U (ko
Inventor
이용구
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019940024332U priority Critical patent/KR200177250Y1/ko
Publication of KR960012216U publication Critical patent/KR960012216U/ko
Application granted granted Critical
Publication of KR200177250Y1 publication Critical patent/KR200177250Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 고안은 마스크 롬의 출력제어 회로에 관한 것으로, 종래의 에러 검출부가 내장된 마스크 롬은 마스크 롬의 양/불량 상태에 관계없이 향상 에러 검출부가 도작하기 때문에 소비전력이 크고, 마스크 롬의 메인 셀이 모두 정상일지라도 해밍코드 저장부의 셀 중에 에러가 존재하면 불량으로 처리되는 문제점이 있었다. 본 고안은 이러한 종래의 문제점을 해결하기 위한 마스크 롬의 양/불량 상태에 따라 에러 검출부를 제어할 수 있게 함으로써 마스크 롬이 양호한 상태에서는 에러 검출부를 오프시켜 컨버터로 하여금 입력된 데이타를 그대로 출력하게끔 출력을 제어하여 소비전력을 줄일 수 있으며 수율을 향상 시킬 수 있는 마스크 롬의 출력 제어회로를 안출한 것이다.

Description

마스크 롬의 출력 제어회로
제1도는 종래 마스크 롬의 블럭도.
제2도는 본 고안 마스크 롬의 출력제어 회로의 블럭도.
제3도는 제2도에 있어서, 제어부의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 메인 셀 어레이부 200 : 해밍코드 저장부
300 : 메인 셀 앰프 400 : 해밍코드 센스 앰프
500 : 에러 검출부 600 : 컨버터
700 : 출력버퍼 800 : 제어부
TP : 테스트 핀 CEL : 셀
NM1-NM3 : 엔모스 트랜지스터 PM1 : 피모스 트랜지스터
NOT1-NOT3 : 인버터 NOR1 : 노아 게이트
F1 : 퓨즈 R1-R3 : 저항
본 고안은 마스크 롬(MASK ROM)에 관한 것으로, 특히 에러 검출부(ECC : Error Correction Circuit)가 내장된 마스크 롬에 있어서, 그 에러 검출부의 온/오프를 제어함으로써 출력을 제어할 수 있는 마스크 롬의 출력 제어회로에 관한 것이다.
제1도는 종래 마스크 롬의 블럭도로서, 이에 도시된 바와같이 데이타가 코딩되어 있는 메인 셀 어레이부(MCA : Main Cell Array)(10)와, 상기 메인 셀 어레이부(10)에 코딩된 데이타에 따른 해밍코드를 저장하기 위한 해밍코드 저장부(ECA : ECC용 Cell Array)(20)와, 상기 메인 셀 어레이부(10)의 출력신호를 증폭하여 출력하는 메인 센스 앰프(SAM : Main Sense Amp)(30)와, 상기 해밍코드 저장부(20)의 출력신호를 증폭하여 출력하는 해밍코드 센스 앰프(SAE : ECC용 Sense Amp)(40)와, 상기 메인 센스 앰프(30)와 상기 해밍코드 센스 앰프(40)의 출력을 입력받아 에러유무를 판단하여 그에 따른 제어신호를 출력하는 에러 검출부(50)와, 상기 에러 검출부(50)의 제어신호에 따라 상기 메인 센스 앰프(30)의 출력 데이타를 교정하여 출력버퍼(70)를 통해 출력하는 컨버터(Convert Logic Citcuit)(60)로 구성된다.
이와같이 구성된 회로의 작용에 관하여 설명하면 다음과 같다.
에러 검출부(50)가 내장된 마스크 롬에서는 에러 검출부(50)가 항상 작동상태에 있기 때문에 마스크 롬의 테스트 결과 양/불량 상태에 관계없이 에러 검출부(50)에 의해 에러 상태를 판별 받아야 한다.
이러한 에러 검출부(50)에는 해밍코드를 입력시켜 주는 해밍코드 저장부(20)가 필요하다. 따라서 메인 셀 어레이부(10)에 데이타가 코딩되면 그 코딩된 데이타에 따라 해밍코드를 만들어 해밍코드 저장부(20)에 저장한다.
이와같이 메인 셀 어레이부(10)에 데이타가 코딩되어 있고 그에따른 해밍코드가 해밍코드 저장부(20)에 저장되어 있는 상태에서 동작모드가 되면, 이때 메인 셀 어레이부(10)에는 32개의 데이타가 코딩되어 있고 해밍코드 저장부(20)에는 6개의 해밍코드가 저장되어 있다고 가정한다.
메인 센스 앰프(30)에서는 32개의 데이타가 출력되어 에러 검출부(50)와 컨버터(60)에 입력되고, 해밍코드 센스 앰프(40)에서는 6개의 데이타가 출력되어 에러 검출부(50)에 입력된다. 즉, 합계 38개의 데이타가 입력된다.
상기 메인 센스 앰프(30)와 해밍코드 센스 앰프(40)의 출력신호를 입력받은 에러 검출부(50)는 두 입력을 비교하여 에러 유무를 검출하여 그에 따른 제어신호를 출력한다.
만약, 에러가 없다면 에러 검출부(50)의 제어신호에 의해 컨버터(60)는 입력된 신호를 그대로 출력하고, 에러가 1개 있으면 역시 에러 검출부(50)의 제어신호에 의해 컨버터(60)는 결함이 있는 셀 부분의 출력을 인버터 시켜 교정하여 출력버터(70)를 통해 출력하게 된다.
그러나 이와같은 종래의 회로는 마스크 롬의 양/불량 상태에 관계없이 항상 에러 검출부가 동작하기 때문에 소비전력이 크고, 마스크 롬의 메인 셀이 모두 정상일지라도 해밍코드 저장부의 셀 중에 에러가 존재하면 불량으로 처리되는 문제점이 있었다.
본 고안의 목적은 이러한 종래의 문제점을 해결하기 위해 마스크 롬의 양/불량 상태에 따라 에러 검출부를 제어할 수 있게 함으로써 컨버터로 하여금 입력된 데이타를 그대로 출력할 수 있도록 출력을 제어할 수 있는 마스크 롬의 출력 제어회로를 제공하는데 있다.
상기 본 고안의 목적을 달성하기 위한 마스크 롬의 출력 제어신호는 데이타가 코딩되어 있는 메인 셀 어레이부(MCA : Main Cell Array)(100)와, 상기 메인 셀 어레이부(100)에 코딩된 데이타에 따른 해밍코드를 저장하기 위한 해밍코드 저장부(ECA : ECC용 Cell Array)(200)와, 상기 메인 셀 어레이부(100)의 출력신호를 증폭하여 출력하는 메인 센스 앰프(SAM : Main Sense Amp)(300)와, 상기 해밍코드 저장부(200)의 출력신호를 증폭하여 출력하는 해밍코드 센스 앰프(SAE : ECC용 Sense Amp)(400)와, 상기 메인 센스 앰프(300)와 상기 해밍코드 센스 앰프(400)의 출력을 입력받아 에러유무를 판단하여 그에따른 제어신호를 출력하는 에러 검출부(ECC : Error Correction Circuit)(500)와, 상기 에러 검출부(500)의 제어신호에 따라 상기 메인 센스 앰프(300)의 출력 데이타를 교정하여 출력버퍼(700)를 통해 출력하는 컨버터(CONC : Convert Logic Citcuit)(600)와, 마스크 롬의 양/불량 상태에 따라 테스트 핀(TP)과 셀(CEL)의 입력을 임의로 조정하여 상기 에러 검출부(500)를 온/오프를 함으로써 상기 컨버터(600)로 하여금 에러 교정없이 그대로 출력하게 하는 제어부(800)로 구성한다.
상기 제어부(800)는 테스트 핀(TP)이 저항(R1)을 통해 접지됨과 아울러 직렬연결된 엠모스 트랜지스터(MN1-MN3)의 각 게이트에 접속되고, 또한 직렬연결되어 출력이 노아 게이트(NOT3)의 일측 입력단자에 접속된 인버터(NOT1, NOT2)의 입력단자에 저속되며, 상기 엔모스 트랜지스터(MN1)의 드레인 단자는 전원단자에 접속되고, 상기 엔모스 트랜지스터(MN3)의 소스단자는 저항(R2)를 통해 접지됨과 아울러 소스단자가 접지된 엔모스 트랜지스터(MN4)의 게이트 단자에 접속되며, 소스단자가 퓨즈(F1)를 통해 전원단자에 셀의 출력단자가 게이트에 접속된 피모스 트랜지스터(PM1)의 소스단자는 상기 엔모스 트랜지스터(MN4)의 드레인 단자에 접속됨과 아울러 저항(R3)을 통해 접지되고, 또한 출력이 상기 노아 게이트(NOR1)의 타측 입력단자에 접속된 인버터(NOT3)의 입력단자에 접속되어 구성한다.
이하, 본 고안의 작용 및 효과를 일실시예를 도시한 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.
마스크 롬의 테스트 결과 '양호'로 판정이 났을때는 더이상의 셀의 에러상태를 검사할 필요가 없다. 그러므로 이때는 에러 검출부(500)를 오프 시킴으로써 소비전력을 줄일 수 있다.
이때, 상기 에러 검출부(500)를 온/오프 시키는 제어부(800)는 동작하기전 즉, 스탠바이 상태에서는 테스트 핀(TP)은 '오픈' 또는 '로우'상태에 있고 셀(CEL)은 '하이'상태에 있기 때문에 스탠바이 상태에서는 제어부(800)로 인한 소비전력은 없게 된다.
먼저, 웨이퍼 테스트를 하기위해서는 상기 에러 검출부(500)를 오프시켜야 하므로 제어부(800)의 셀(CEL)를 '로우'상태로 하고 테스트 핀(TP)에는 푸르브 핀을 이용하여 3V를 인가한다.
이때, 상기 테스트 핀(TP)은 더미 패드(Dummy Pad)로 되어 있고 웨이퍼 상태에 푸르브 팁(Probe Tip)을 이용하여 전압을 조정할 수 있으며 패키지(Package)할때는 플로팅(Floating) 상태로 만든다.
상기 테스트 핀(TP)에 입력된 신호는 인버터(NOT1, NOT2)를 통해 '하이'신호로 되어 노아 게이트(NOT1)의 일측 입려단자에 입력되어, 셀(CEL)에 인가된 '로우'신호는 피모스 트랜지스터(PM1)의 게이트에 입력되어 그 피모스 트랜지스터(PM1)를 턴온 시킨다.
이로인해 전원전압(VCC)이 퓨즈(F1)를 통하고 피모스 트랜지스터(PM1)를 통해 인버터(NOT3)에 입력되며 그 인버터(NOT3)는 '하이'신호를 출력하여 노아 게이트(NOR1)의 타측 입력단자에 인가한다. 이에따라 노아 게이트(NOR1)는 '로우'신호를 출력한다. 그 결과 에러 검출부(500)는 오프된다.
한편, 상기 테스트 핀(TP)을 통한 전압을 엔모스 트랜지스터(MN1-MN3)의 게이트 단자에 인가되나 전압이 낮아서 엔모스 트랜지스터(MN1-MN3)는 턴온 되지 못한다.
이렇게 에러 검출부(500)를 오프한 상태에서 웨이퍼 테스트 결과 '양호'로 판정되면 테스트 핀(TP)에 7V를 인가한다. 그러면 그 신호는 인버터(NOT1, NOT2)를 통해 '하이'신호로 되어 노아 게이트(NOT1)의 일측 입력단자에 입력됨과 아울러 엔모스 트랜지스터(MN1-MN3)의 게이트에 인가되어 그 엔모스 트랜지스터(MN1-MN3)를 턴온 시킨다.
상기 엔모스 트랜지스터(MN1-MN3)가 턴온되면 전원전압(VCC)이 엔모스 트랜지스터(MN1-MN3)를 통해 엔모스 트랜지스터(NM4)의 게이트에 인가되어 그 엔모스 트랜지스터(NM4)를 턴온 시킨다.
이에따라 피모스 트랜지스터(PM1)를 통해 인버터(NOT3)를 통해 인버터(NOT3)에 입력되던 전원전압(VCC)이 엔모스 트랜지스터(NM4)를 통해 접지측으로 흐르게 되어 과전류로 인해 퓨즈(F1)가 끊어진다.
이와같은 일단 퓨즈(F1)가 끊어지면 인버터(NOT3)의 입력단자에는 저항(R3)을 통해 접지단위가 인가되어 인버터(NOT3)는 항상 '하이' 신호를 출력하여 노아 게이트(NOR1)의 타측 입력단자에 인가한다. 이로인해 패키지 이후 테스트 핀(TP)을 플로팅 시켜도 제어부(800)는 항상 '로우'상태를 유지한다.
이에따라 에러 검출부(500)도 같이 항상 '오프'상태를 유지하게 되어 컨버터(600)는 메인 셀 어레이부(100)를 통하고 메인 센스 앰프(300)를 통해 입력된 데이타를 교정없이 그대로 출력하게 된다.
그러나 웨이퍼 테스트 결과 불량으로 판정이 나면 에러를 교정하여야 하므로 에러 검출부(500)를 온시키기 위해 테스트 핀(TP)을 ON로 유지시킨다.
이와같이 하면 테스트 핀(TP)을 통한 '로우'신호는 인버터(NOT1, NOT2)를 통해 '로우'신호로 노아 게이트(NOR1)의 일측 입력단자에 입력되고, 셀(CEL)을 통한 '로우'신호는 피모스 트랜지스터(PM1)의 게이트 단자에 인가되어 그 피모스 트랜지스터(PM1)를 턴온 시킨다.
이에따라 전원전압(VCC)이 퓨즈(F1)를 통하고 피모스 트랜지스터(PM1)를 통해 인버터(NOT3)의 입력측에 인가된다. 이로인해 인버터(NOT3)의 출력이 '로우'가 되어 노아 게이트(NOR1)는 '하이'신호로 출력한다.
따라서, 이를 입력받은 에러 검출부(500)는 온되어 메인 셀 어레이부(100)를 통하고 메인 센스 앰프(300)를 통한 데이타와 해밍코드 저장부(200)를 통하고 해밍코드 센스 앰프(400)를 통해 입력된 데이타를 비교하여 에러를 검출한 그에따른 제어신호를 출력한다.
상기 에러 검출부(500)의 제어신호를 입력받은 컨버터(600)는 입력된 데이타중 에러부분의 셀을 컨버트하여 출력한다.
이상에서 상세히 설명한 바와같이 마스크 롬의 테스트 결과에 따라 에러 검출부를 온/오프 시킴으로써 소비전력을 줄일 수 있고 수율을 향상 시킬 수 있는 효과가 있다.

Claims (2)

  1. 데이타가 코딩되어 있는 메인 셀 어레이부(MCA : Main Cell Array)(100)와, 상기 메인 셀 어레이부(100)에 코딩된 데이타에 따른 해밍코드를 저장하기 위한 해밍코드 저장부(ECA : ECC용 Cell Array)(200)와, 상기 메인 셀 어레이부(100)의 출력신호를 증폭하여 출력하여 메인 센스 앰프(SAM : Main Sense Amp)(300)와, 상기 해밍코드 저장부(200)의 출력신호를 증폭하여 출력하는 해밍코드 센스 앰프(SAE : ECC용 Sense Amp)(400)와, 상기 메인 센스 앰프(300)와 상기 해밍코드 센스 앰프(400)의 출력을 입력받아 에러유무를 판단하여 그에따른 제어신호를 출력하는 에러 검출부(ECC : Error Correction Circuit)(500)와, 상기의 에러 검출부(500)의 제어신호에 따라 상기 메인 센스 앰프(300)의 출력 데이타를 교정하여 출력버퍼(700)를 통해 출력하는 컨버터(CONC : Convert Logic Citcuit)(600)와, 마스크 롬의 양/불량 상태에 따라 테스트 핀(TP)과 셀(CEL)의 입력을 임의로 조정하여 상기 에러 검출부(500)를 온/오프를 함으로써 상기 컨버터(600)로 하여금 에러 교정없이 그대로 출력하게 하는 제어부(800)로 구성한 것을 특징으로 하는 마스크 롬의 출력제어 회로.
  2. 제1항에 있어서, 상기 제어부(800)는 테스트 핀(TP)이 저항(R1)를 통해 접지됨과 아울러 직렬연결된 엔모스 트랜지스터(MN1-MN3)의 각 게이트에 접속되고, 또한 직렬연결되어 출력이 노아 게이트(NOT3)의 일측 입력단자에 접속된 인버터(NOT1, NOT2)의 입력단자에 접속되며, 상기 엔모스 트랜지스터(MN1)의 드레인 단자는 전원단자에 접속되고, 상기 엔모스 트랜지스터(MN3)의 소스단자는 저항(R2)을 통해 접지됨과 아울러 소스단자가 접지된 엔모스 트랜지스터(MN4)의 게이트 단자에 접속되며, 소스단자가 퓨즈(F1)를 통해 전원단자에 접속되고 셀의 출력단자가 게이트에 접속된 피모스 트랜지스터(PM1)의 소스단자는 상기 엔모스 트랜지스터(MN4)의 드레인 단자에 접속됨과 아울러 저항(R3)를 통해 접지되고, 또한 출력이 상기 노아 게이트(NOR1)의 타측 입력단자에 접속된 인버터(NOT3)의 입력단자에 접속되어 구성한 것을 특징으로 하는 마스크 롬의 출력 제어 회로.
KR2019940024332U 1994-09-17 1994-09-17 마스크 롬의 출력 제어회로 KR200177250Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940024332U KR200177250Y1 (ko) 1994-09-17 1994-09-17 마스크 롬의 출력 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940024332U KR200177250Y1 (ko) 1994-09-17 1994-09-17 마스크 롬의 출력 제어회로

Publications (2)

Publication Number Publication Date
KR960012216U KR960012216U (ko) 1996-04-17
KR200177250Y1 true KR200177250Y1 (ko) 2000-05-01

Family

ID=19393591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940024332U KR200177250Y1 (ko) 1994-09-17 1994-09-17 마스크 롬의 출력 제어회로

Country Status (1)

Country Link
KR (1) KR200177250Y1 (ko)

Also Published As

Publication number Publication date
KR960012216U (ko) 1996-04-17

Similar Documents

Publication Publication Date Title
KR0163446B1 (ko) 반도체 집적회로와 직접회로에서 퓨즈 프로그램 가능 신호를 발생하는 퓨즈 프로그램 가능 제어회로 및 방법
KR100871673B1 (ko) 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR19990084474A (ko) 저전력 정적 램의 셀 구조
KR200177250Y1 (ko) 마스크 롬의 출력 제어회로
KR20100001161A (ko) 반도체 메모리 장치
KR100439104B1 (ko) 안티퓨즈 제어 회로
KR100239423B1 (ko) 이씨씨 회로
KR100200698B1 (ko) 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로
KR100243338B1 (ko) 반도체메모리장치의대기시누설전류체크회로
US20240136004A1 (en) Fuse memory circuit
US5859803A (en) Non-volatile circuit that disables failed devices
JP3189744B2 (ja) 半導体装置
KR100818100B1 (ko) 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법
KR100231430B1 (ko) 반도체 메모리소자의 데이터출력 버퍼회로
KR0176192B1 (ko) 반도체 메모리 장치의 오류검출정정회로의 디세이블회로
KR20180020364A (ko) 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR20030025116A (ko) 전압 검출회로
KR100871376B1 (ko) 퓨즈 회로
KR0186073B1 (ko) 에러 정정 회로
KR100543192B1 (ko) 프로그래머블 퓨즈 회로 및 그를 구비한 반도체메모리장치
KR100206979B1 (ko) 메모리 시험회로
KR100335125B1 (ko) 내부 롬 동작 감지회로
JPH01169799A (ja) 半導体集積回路
KR100293638B1 (ko) 섹터 프로텍션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee