KR100335125B1 - 내부 롬 동작 감지회로 - Google Patents

내부 롬 동작 감지회로 Download PDF

Info

Publication number
KR100335125B1
KR100335125B1 KR1019990048447A KR19990048447A KR100335125B1 KR 100335125 B1 KR100335125 B1 KR 100335125B1 KR 1019990048447 A KR1019990048447 A KR 1019990048447A KR 19990048447 A KR19990048447 A KR 19990048447A KR 100335125 B1 KR100335125 B1 KR 100335125B1
Authority
KR
South Korea
Prior art keywords
unit
romcel
rom
dummy
signal
Prior art date
Application number
KR1019990048447A
Other languages
English (en)
Other versions
KR20010045240A (ko
Inventor
옥창효
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990048447A priority Critical patent/KR100335125B1/ko
Publication of KR20010045240A publication Critical patent/KR20010045240A/ko
Application granted granted Critical
Publication of KR100335125B1 publication Critical patent/KR100335125B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

전원전압이 롬 동작 전압 이하로 떨어질 경우 마이콤이 오동작 하지 않도록 롬과 마이콤의 동작을 내부에서 제어할 수 있는 내부 롬 동작 감지회로를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 내부 롬 동작 감지회로는 어드레스 신호를 받아 특정 롬셀을 인에이블 시키는 디코더부와, 상기 디코더부의 신호에 따라서 마이콤 동작에 관련된 프로그램을 저장하는 롬셀부와, 상기 인에이블된 롬셀의 값을 읽어 데이터버스로 출력하기 위한 센스앰프부와, 상기 롬셀부의 각 모서리 부분에 센스앰프와, 프리차아지 신호를 받아 동작하는 앤모스 트랜지스터와, 상기 센스앰프와 상기 앤모스 트랜지스터의 사이에 병렬연결된 복수개의 단위 더미롬 셀을 한 단위로 하는 단위 더미 롬이 복수개 구비된 더미 롬셀부와, 상기 복수개의 더미 롬셀부의 신호를 논리곱 연산하는 연산기와, 상기 연산기의 출력을 래치하기 위한 래치부와, 상기 단위 더미롬 중 어느 하나라도 '로우' 신호가 출력되면 상기 롬셀부를 디제이블(disable)시키고, 마이콤 동작을 정지시키는 제어동작을 수행하도록 상기 래치부의 출력신호에 따라서 상기 롬셀부와 상기 마이콤의 동작을 제어하는 제어부를 포함하여 구성됨을 특징으로 한다.

Description

내부 롬 동작 감지회로{CIRCUIT FOR SENSING MOTIVATION OF INSIDE ROM}
본 발명은 마이콤에 대한 것으로, 특히, 마이콤의 내부 롬 동작 감지회로에 관한 것이다.
첨부 도면을 참조하여 종래 롬(ROM)에 대하여 설명하면 다음과 같다.
도 1은 종래 마이콤의 계략적 구성블록도이고, 도 2는 종래 롬(ROM)의 구성을 나타낸 블록도이며, 도 3은 도 2의 롬셀부 및 센스앰프부의 구성을 나타낸 블록도이다.
종래 마이콤은 도1에서와 같이 내부에 롬(ROM)(1)과 중앙처리장치(Central Processing Unit:CPU)(2)와 주변회로(Peripheral)(3)로 구성되었다. 그리고 각 구성부에 어드레스와 데이터를 전송받고 전송하는 어드레스버스(4)와 데이터버스(5)가 있다.
상기와 같은 구성중 롬(1)에 대하여 자세히 설명하면 도 2에 도시한 바와 같이 롬셀부의 특정 롬셀을 인에이블 시키기 위한 디코더부(6)와, 마이콤 동작에 관련된 프로그램을 저장하고 있는 롬셀부(7)와, 상기 인에이블된 롬셀의 값을 읽어 데이터 버스(5)로 보내기 위한 센스앰프부(8)와 출력부(9)로 구성된다.
그리고 롬셀부(7) 및 센스앰프부(8)의 내부 구성을 좀더 자세히 설명하면 도 3에 도시한 바와 같이 제 1 롬셀부(7a)과 제 1 센스앰프부(8a)와 앤모스트랜지스터로 구성된 제 1 비트블록(10a)이 있고, 상기와 같은 비트블록이 복수개(10b,10c,…) 구성되어 있다. 그리고 제 1 롬셀부(7a)에는 복수개의 단위 롬셀(7-1,7-2,7-3,∼,7-n)이 제 1 센스앰프부(8a)에 연결되어 있다.
이때 각 센스앰프부는 프리차아지 신호를 입력받아서 전원전압(VDD)단의 전압을 단위 롬셀의 출력노드(A)에 전달하는 피모스 트랜지스터(MP)와, 상기 단위 롬셀의 출력노드(A)의 신호를 반전하는 인버터(IN1)로 구성된다.
그리고 각 단위 롬셀은 출력노드(A)와 앤모스트랜지스터(MN)의 사이에 복수개의 앤모스트랜지스터가 직렬연결되어 있다.
그리고 상기 앤모스트랜지스터(MN)는 프리차아지신호를 입력받아서 동작하며 단위 롬셀과 접지전압단의 사이에 형성되어 있다.
상기와 같은 구성을 갖는 종래 롬에 해당 어드레스 신호가 발생하면 프리차이지 신호가 '로우(low)'값인 동안 단위 롬셀의 출력노드(A)는 '하이(high)'로 프리차아지 되어 있다가, 프리차아지 신호가 '하이'가 되면 각 단위 롬셀 하나가 선택되며, 선택된 단위 롬셀의 코딩상태(롬 데이터값)에 따라 'A'점은 '로우'로 방전될 수도 있고, 프리차이지 상태를 유지할 수도 있다. 이때 단위 롬셀들을 구성하는 앤모스트랜지스터들은 롬데이타값에 따라 각각 디플리젼 타입과 인핸스먼트 타입으로 구성된다.
도 3에서는 롬의 데이터 비트 구성에 따라서 제 1, 제 2, 제 3 비트블록(10a,10b,10c) 및 복수개의 비트블록이 존재한다.
그리고 롬 동작전압은 특정 어드레스가 인에이블 되었을 때 해당 단위 롬셀의 앤모스트랜지스터의 특성 및 'A'점의 부하(Load)와 센스앰프부의 특성에 따라 결정된다.
상기와 같은 종래 롬(ROM)은 전원전압(VDD)이 롬 동작 전압 이하로 떨어졌을때 롬이 비정상적인 동작을 하게 되어 결국 마이콤이 오동작을 일으키게 되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 전원전압이 롬 동작 전압 이하로 떨어질 경우 마이콤이 오동작 하지 않도록 롬과 마이콤의 동작을 내부에서 제어할 수 있는 내부 롬 동작 감지회로를 제공하는 데 그 목적이 있다.
도 1은 종래 마이콤의 구성을 나타낸 블록도
도 2는 종래 롬(ROM)의 구성을 나타낸 블록도
도 3은 도 2의 롬셀부 및 센스앰프부의 구성을 나타낸 블록도
도 4는 본 발명의 실시예에 따른 롬(ROM)의 구성을 나타낸 블록도
도 5는 도 4의 더미 롬부의 상세회로도
도면의 주요 부분에 대한 부호의 설명
30 : 디코더 31 : 롬셀부
32-1,32-2,32-3,32-4 : 제 1 내지 제 4 더미롬셀
33 : 앤드게이트 34 : 래치부
35 : 롬 및 마이콤 제어부 36 : 센스앰프부
37 : 로드 캐패시터
상기와 같은 목적을 달성하기 위한 본 발명 내부 롬 동작 감지회로는 어드레스 신호를 받아 특정 롬셀을 인에이블 시키는 디코더부와, 상기 디코더부의 신호에 따라서 마이콤 동작에 관련된 프로그램을 저장하는 롬셀부와, 상기 인에이블된 롬셀의 값을 읽어 데이터버스로 출력하기 위한 센스앰프부와, 상기 롬셀부의 각 모서리 부분에 센스앰프와, 프리차아지 신호를 받아 동작하는 앤모스 트랜지스터와, 상기 센스앰프와 상기 앤모스 트랜지스터의 사이에 병렬연결된 복수개의 단위 더미롬 셀을 한 단위로 하는 단위 더미 롬이 복수개 구비된 더미 롬셀부와, 상기 복수개의 더미 롬셀부의 신호를 논리곱 연산하는 연산기와, 상기 연산기의 출력을 래치하기 위한 래치부와, 상기 단위 더미롬 중 어느 하나라도 '로우' 신호가 출력되면 상기 롬셀부를 디제이블(disable)시키고, 마이콤 동작을 정지시키는 제어동작을 수행하도록 상기 래치부의 출력신호에 따라서 상기 롬셀부와 상기 마이콤의 동작을 제어하는 제어부를 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 내부 롬 동작 감지회로에 대하여 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 따른 롬(ROM)의 구성을 나타낸 블록도이고, 도 5는 도 4의 더미 롬부의 상세회로도이다.
본 발명의 실시예에 따른 롬(ROM)은 도 4에 도시한 바와 같이 어드레스 신호를 받아 롬셀부(31)에서 특정 롬셀을 인에이블(enable) 시키는 디코더부(30)와, 마이콤 동작에 관련된 프로그램을 저장하고 있는 롬셀부(31)와, 상기 롬셀부(31)의 각 모퉁이에 구성된 제 1 내지 제 4 더미 롬셀(32-1,32-2,32-3,32-4)로 구성된 더미 롬(Dummy ROM)셀부와, 상기 인에이블된 롬셀의 값을 읽어 데이터 버스로 보내기 위한 센스앰프부(36)와, 상기 제 1 내지 제 4 더미 롬셀(32-1,32-2,32-3,32-4)의 출력신호를 논리곱 연산하는 앤드게이트(33)와, 상기 앤드게이트(33)의 전압을 래치시키기 위한 래치부(34)와, 상기 래치부(34)의 출력신호를 받아서 롬(ROM) 및 마이콤 즉, 시스템을 제어하기 위한 롬(ROM) 및 마이콤 제어부(35)로 구성된다.
상기에서 롬셀부는 메인 롬셀부(31)와 더미 롬셀부로 구성된다.
그리고 본 발명의 메인 롬셀부(31)와 센스앰프부(36)의 구성은 도 3에 도시된 구성과 동일하다.
다음에 본 발명에 따른 더미 롬셀부를 구성하는 단위 더미 롬은 도 5에 도시한 바와 같이 센스앰프(S/A)와 복수개의 단위 더미 롬셀과 프리차아지 신호('로우'신호)를 받을 때 턴오프(Turn-Off)되는 앤모스 트랜지스터로 구성되었다.
센스앰프(S/A)는 프리차아지 신호를 입력 받아서 전원전압(VDD)단의 전압을 단위 더미 롬셀의 출력노드(A')에 전달하는 피모스 트랜지스터(MP)와, 단위 더미 롬셀의 출력노드(A')와 접지전압단의 사이에 연결된 로드 캐패시터(37)와, 상기 단위 더미 롬셀의 출력노드(A')의 신호를 반전하는 인버터(IN2)로 구성 되었다.
그리고 복수개의 단위 더미 롬셀(38-1,38-2,∼,38-n)은 상기 단위 더미 롬셀의 출력노드(A')와 B노드 사이에 병렬연결되었고, 각 단위 더미 롬셀은 도 5에서와 같이 하나는 디플리젼 타입(Depletion type)의 트랜지스터로 구성하고 나머지는 인핸스먼트 타입(Enhancement type)의 트랜지스터로 나뉘어 구성한다.
이때 디플리젼 타입(Depletion type)의 트랜지스터는 더미 롬셀의 출력노드(A')에 일단이 연결되고, 인핸스먼트 타입(Enhancement type)의 트랜지스터는 프리차아지 신호를 받아서 동작하는 앤모스트랜지스터(MN)의 드레인단과 디플리젼 타입(Depletion type)의 트랜지스터의 사이에 복수개의 앤모스 트랜지스터로 구성된다.
상기와 같이 단위 더미 롬셀을 디플리젼 타입(Depletion type)의 트랜지스터와, 인핸스먼트 타입(Enhancement type)의 트랜지스터로 구성하여 단위 롬셀의 코드값 중 워스트(worst)상태에 가깝도록 한다.
상기에서 더미 롬셀의 출력노드에 걸리는 부하는 실제 롬셀의 출력노드에 걸리는 부하와 동일한 값의 로드(Load)를 달아서 구성한다.
상기의 더미 롬셀부는 실제 내부 롬셀부의 동작과 동일한 방식으로 구성하되 실제 롬의 동작 전압 레벨보다 높은 레벨을 갖도록 로드 캐패시터 및 인버터의 사이즈를 조정하여 센스앰프를 구성한다.
그리고 앤모스트랜지스터(NM)는 상기 프리차아지 신호를 입력받고 상기 복수개의 단위 더미 롬셀(38-1,38-2∼38-n)의 일단(B노드)과 접지전압(Vss)단 사이에 연결되었다.
상기에서 더미 롬셀의 특성에 따라 롬 동작전압 이상으로 전원전압(VDD)이 유지되면 각 더미 롬셀로 부터 모두 '하이'신호가 출력되고, 롬 동작전압 아래로 전원전압(VDD)이 떨어지면 각 더미 롬셀로부터 모두 '로우'신호가 출력된다.
따라서 상기 더미 롬셀중 어느 하나라도 '로우' 신호가 출력되면 롬 및 마이콤 제어부(35)로부터 실제 메인 롬을 디제이블(Disable)시키고, 마이콤 동작을 정지시키는 신호를 발생시킨다.
그리고 VDD가 다시 롬 동작 전압 이상이 되면 롬을 정상적으로 인에이블 시키고, 마이콤의 동작을 정상화 시키는 신호를 출력시킨다.
상기와 같은 본 발명 내부 롬 동작 감지회로는 다음과 같은 효과가 있다.
더미 롬을 실제 메인 롬의 각 모서리 부분에 둠으로써 실제 롬 전체의 코딩 특성을 비교적 정확히 채크할 수가 있게 되고, 롬 동작전압 이하로 전원전압(VDD)이 떨어지는지를 감지해서 롬의 오동작에 의해 마이콤이 원하지 않는 동작을 하는 것을 방지할 수 있다.

Claims (8)

  1. 어드레스 신호를 받아 특정 롬셀을 인에이블 시키는 디코더부와,
    상기 디코더부의 신호에 따라서 마이콤 동작에 관련된 프로그램을 저장하는 롬셀부와,
    상기 인에이블된 롬셀의 값을 읽어 데이터버스로 출력하기 위한 센스앰프부와,
    상기 롬셀부의 각 모서리 부분에 센스앰프와, 프리차아지 신호를 받아 동작하는 앤모스 트랜지스터와, 상기 센스앰프와 상기 앤모스 트랜지스터의 사이에 병렬연결된 복수개의 단위 더미롬 셀을 한 단위로 하는 단위 더미 롬이 복수개 구비된 더미 롬셀부와,
    상기 복수개의 더미 롬셀부의 신호를 논리곱 연산하는 연산기와,
    상기 연산기의 출력을 래치하기 위한 래치부와,
    상기 단위 더미롬 중 어느 하나라도 '로우' 신호가 출력되면 상기 롬셀부를 디제이블(disable)시키고, 마이콤 동작을 정지시키는 제어동작을 수행하도록 상기 래치부의 출력신호에 따라서 상기 롬셀부와 상기 마이콤의 동작을 제어하는 제어부를 포함하여 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  2. 제 1 항에 있어서,
    상기 롬셀부는 복수개의 단위 롬셀이 병렬연결되어 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  3. 제 2 항에 있어서,
    상기 단위 롬셀은 전원전압을 입력받아 동작하는 복수개의 앤모스 트랜지스터가 직렬연결되어 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  4. 제 1 항에 있어서,
    상기 센스앰프는 프리차아지 신호를 입력받아 전원전압을 상기 롬셀의 출력단에 전달하기 위한 피모스 트랜지스터와, 상기 롬셀의 출력단의 신호를 반전하여 출력하는 인버터로 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 단위 더미 롬셀은 출력단에 일측단이 연결된 디플리젼 앤모스 트랜지스터와, 상기 디플리젼 앤모스 트랜지스터의 타측단과 연결되는 부분에 직렬연결된 복수개의 인핸스먼트(Enhancement) 앤모스 트랜지스터로 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  7. 제 1 항에 있어서,
    상기 센스앰프는 프리차아지 신호를 입력받아서 상기 각 단위 더미 롬셀의 출력단에 신호를 전달하기 위한 피모스 트랜지스터와, 상기 단위 더미 롬셀의 출력단에 형성된 로드 캐패시터와, 상기 단위 더미 롬셀의 출력단의 신호를 반전하여 출력하는 인버터로 구성됨을 특징으로 하는 내부 롬 동작 감지회로.
  8. 제 7 항에 있어서,
    상기 피모스 트랜지스터는 롬셀의 피모스 트랜지스터와 동일한 사이즈로 구성함을 특징으로 하는 내부 롬 동작 감지회로.
KR1019990048447A 1999-11-03 1999-11-03 내부 롬 동작 감지회로 KR100335125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048447A KR100335125B1 (ko) 1999-11-03 1999-11-03 내부 롬 동작 감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048447A KR100335125B1 (ko) 1999-11-03 1999-11-03 내부 롬 동작 감지회로

Publications (2)

Publication Number Publication Date
KR20010045240A KR20010045240A (ko) 2001-06-05
KR100335125B1 true KR100335125B1 (ko) 2002-05-04

Family

ID=19618396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048447A KR100335125B1 (ko) 1999-11-03 1999-11-03 내부 롬 동작 감지회로

Country Status (1)

Country Link
KR (1) KR100335125B1 (ko)

Also Published As

Publication number Publication date
KR20010045240A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
KR100871673B1 (ko) 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
US8144537B2 (en) Balanced sense amplifier for single ended bitline memory architecture
US6707708B1 (en) Static random access memory with symmetric leakage-compensated bit line
US5130945A (en) Content addressable memory combining match comparisons of a plurality of cells
US5914903A (en) Semiconductor memory device
KR960019319A (ko) 반도체 메모리 장치의 리던던시 회로 및 그 방법
EP0850482B1 (en) Method and apparatus for detecting assertion of multiple signals
EP0175101A2 (en) Semiconductor memory device
US6972999B2 (en) Semiconductor integrated circuit
JP4298104B2 (ja) 連想メモリ
US5892721A (en) Parallel test circuit for memory device
US4984215A (en) Semiconductor memory device
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
US6269033B1 (en) Semiconductor memory device having redundancy unit for data line compensation
US6574160B1 (en) Mechanism to minimize failure in differential sense amplifiers
EP0520696B1 (en) Semiconductor memory/integrated circuit device with discriminator for diagnostic mode of operation
KR100335125B1 (ko) 내부 롬 동작 감지회로
KR100290493B1 (ko) 고속동작하는센스증폭기회로
US5982692A (en) Bit line boost amplifier
US4788460A (en) Circuit arrangement of sense amplifier for rapid evaluation of logic state
US6518798B2 (en) Sense amplifier with improved latching
JPH05128885A (ja) 読出し専用記憶装置
US6392940B2 (en) Semiconductor memory circuit
JP3632113B2 (ja) 連想メモリ装置
KR100205326B1 (ko) 입력 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee