KR20010109124A - 전압-제어 수정 발진기 - Google Patents

Abstract

가변 캐패시턴스 소자의 가변 캐패시턴스 범위에 대하여 발진기의 주파수 동조 범위를 개선시킬 수 있는 발진기 회로에서의 회로 상수들에 대한 조건들을 제시하기 위한 전압-제어 수정 발진기가 개시된다. 전압-제어 수정 발진기는 수정, 증폭기, 및 부하 캐패시터를 구비하며, 상기 부하 캐패시터는 반도체 기판 상에 집적된 전압-제어 가변 캐패시턴스 소자, 및 상기 전압-제어 가변 캐패시턴스 소자와 직렬로 연결된 DC 컷 캐패시터 소자를 포함하며, 그리고 상기 DC 컷 캐패시터 소자는 캐패시터 값(Ccut)을 가지며, 전압-제어 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)에 대한 상기 캐패시터 값(Ccut)의 비(Ccut/Cvmax)는 0.5 이상 10 이하이다.

Description

전압-제어 수정 발진기{VOLTAGE-CONTROLLED CRYSTAL OSCILLATOR}

본 발명은 캐패시턴스 값이 전압에 의해 제어되어 발진기의 출력 주파수를 조정할 수 있는 가변 캐패시턴스 소자를 갖는 수정 발진기 회로에 관한 것이다.

수정들은 매우 높은 주파수 안정성을 보이고, 우수한 온도 특성을 가지며, 그리고 제조하기가 쉽기 때문에, 수정을 이용하는 수정 발진기 회로들은 실제적인 적용시 많은 장점들을 갖는다. 이러한 장점들 때문에, 수정들을 발진기 회로에 통합함으로써 단일 패키지로서 구성되고, 규정된 전압 만을 인가함으로써 바람직한 클록 주파수를 발생시킬 수 있는 수정 발진기들이 최근 널리 이용되고 있다. 전기 통신 분야 등에서, 다수의 신호들 간의 동기를 유지하기 위하여, 또는 시스템 클록을 전송 반송파에 동기화시키기 위하여, 수정 발진기의 주파수는 특정한 범위 내에서 조정이 가능해야 한다. 수정 발진기의 발진 주파수를 동조시키기 위해서는, 수정에 대한 부하 캐패시터로서 가변-캐패시턴스 소자를 이용하는 것이 일반적이다. 인가된 DC 전압에 따라 가변될 수 있는 캐패시턴스를 갖는 베리캡(varicap) 등이 가변-캐패시턴스 소자로서 이용된다. 이러한 기능을 갖는 수정 발진기는 전압-제어 수정 발진기로 특정하게 명명된다.

도 1a는 종래 기술에 따른 전압-제어 수정 발진기 회로의 한 예시적인 구성을 도시하며, 도 1b는 수정의 두 단자의 등가 회로를 도시한다. 도 1a에서, 참조 번호 1은 수정이며, 2는 반전 증폭기이고, 3은 발진기 회로의 입력 단자이며, 4는 발진기 회로의 출력 단자이고, 5는 버퍼 증폭기이며, 6 및 7은 제어 전압 적용 단자들이고, R은 저항이며, Cv는 가변-캐패시턴스 소자이며, Ccut는 DC 컷 캐패시터 소자이고, Cp1 및 Cp2는 가능한 기생 캐패시터들이다. 회로의 실제적인 적용시, 적당한 바이어스 전압이 발진기 회로의 입력 단자(3)에 인가되어야 한다. 도면에서, 바이어스 전압 적용 수단은 반전 증폭기(2) 내에 포함된 것으로 가정한다. 도 1b에서, C0, L1, C1 및 R1은 수정에 대한 등가 회로 상수들이다. 즉, C0는 등가의 병렬 캐패시턴스, L1은 등가의 직렬 인덕턴스, C1은 등가의 직렬 캐패시턴스, 그리고 R1은 등가의 직렬 저항을 나타낸다.

도 2는 도 1a에 도시된 전압-제어 수정 발진기 회로가 집적 회로 형태로 구현될 때 (한 측면에서의) 집적된 부하 캐패시터 부분을 보여주는 단면도이다. 도 2에서, 참조 부호 10은 실리콘 기판을 나타내며, 11 내지 14는 베리캡, 즉 기판 상에 집적된 가변-캐패시턴스 소자를 나타낸다. 여기서, 참조 부호(11)는 p-웰로 일컬어지는 저도핑 확산층을 나타내며, 12는 p+ 영역으로 일컬어지는 고도핑 확산층을 나타내고, 13은 n+ 영역으로 일컬어지는 고도핑 확산층을 나타내며, 그리고 14는 디플리션층을 나타낸다. 고도핑 확산층(12)은 접지 전위를 갖는다. 또한, 참조 부호(15)는 기판의 표면 상에 형성된 필드 산화막 필름을 나타내고, 16 내지 18은 필드 산화막 필름(15)의 꼭대기에 형성되며 두 개의 폴리실리콘층들을 갖는 DC 컷 캐패시터 소자를 나타낸다. 여기서, 참조 번호들(16 및 17)은 전극 필름으로서의 폴리실리콘 필름들을 나타내며, 18은 절연층을 나타낸다. 또한, 참조 번호(19)는 DC 컷 캐패시터 소자를 가변-캐패시턴스 소자와 직렬로 연결하고, 또한 (도 1a의) 저항(R)과 연결하는 금속 와이어링 라인을 나타낸다. 제어 전압이 (도 1a의) 저항(R) 및 금속 와이어링 라인(19)을 통하여 가변-캐패시턴스 소자(11 내지 14)에 인가된다. 디플리션층(14)의 깊이는 이러한 제어 전압의 크기에 따라 변함으로써, 가변-캐패시턴스 소자의 캐패시턴스 값(n+ 영역과 p+ 영역 간의 캐패시턴스)을 변화시킨다. DC 컷 캐패시터 소자의 상부 전극(17)은 (도 1a의) 입력 단자(3)에 연결되거나, 금속 와이어링 라인(미도시)을 통하여 (도 1a의) 출력 단자(4)에 연결된다. 점선(20)은 역 연결(reverse connection)을 위한 금속 와이어링 라인을 나타내는데, 이에 대해서는 이후 설명한다. 역 연결에 있어서, 점선(20)으로 나타낸 금속 와이어링 라인이 금속 와이어링 라인(19) 대신 형성된다. 또한, 역 연결의 경우, DC 컷 캐패시터 소자의 하위 전극(16)은 (도 1a의) 입력 단자(3)에 연결되거나, 금속 와이어링 라인(미도시)을 통하여 (도 1a의) 출력 단자(4)에 연결된다.

도 1a는 종래 기술에 따른 전압-제어 수정 발진기 회로의 한 예시적인 구성을 나타낸 도면이고, 도 1b는 수정의 두 단자의 등가 회로를 나타낸 도면.

도 2는 본 발명의 실시예에서 또한 이용되는 집적된 수정 발진기 회로의 부하 캐패시터 부분의 한 예시적인 단면도.

도 3은 가변 캐패시턴스 소자의 크기가 파라미터에 따라 변하고 가변 캐패시턴스의 최소 값(Cmin)에 대한 최대 값(Cmax)의 비가 일정하게 유지될 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 4는 가변 캐패시턴스 소자의 크기가 파라미터에 따라 변하고 가변 캐패시턴스의 최대 값(Cmax)이 일정하게 유지될 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 5는 가변 캐패시턴스의 최소 값(Cmin)이 파라미터에 따라 변할 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 6은 기생 캐패시턴스(Cp1)의 크기가 파라미터에 따라 변할 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 7은 기생 캐패시턴스(Cp2)의 크기가 파라미터에 따라 변할 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 8은 수정의 등가의 직렬 캐패시턴스에 대한 등가의 병렬 캐패시턴스의 비(γ)가 파라미터에 따라 변할 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 9는 수정의 병렬 캐패시턴스(C0)의 크기가 파라미터에 따라 변할 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 10은 주파수 동조 범위가 내부연결들에 관련된 고정된 기생 캐패시턴스(Cp3)의 존재 또는 부재에 의해 어떻게 영향을 받는 지를 도시한, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 11은 가변 캐패시턴스의 크기가 발진기 회로의 입 출력측 간에 다를 때, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 12는 가변 캐패시턴스 소자가 발진기 회로의 입력 및 출력측 중 단지 하나에만 제공될 때의 특성과 가변 캐패시턴스 소자가 각 측 상에 제공될 때의 특성을 비교하는, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를보여주는 그래프.

도 13은 가변 캐패시턴스 소자가 DC 컷 캐패시터 소자의 한 전극에 연결될 때의 특성과 가변 캐패시턴스 소자가 DC 컷 캐패시터 소자의 다른 전극에 연결될 때의 특성을 비교하는, Ccut/Cvmax의 비의 함수로서 수정 발진기 회로의 주파수 동조 범위를 보여주는 그래프.

도 14는 본 발명의 한 예시적인 실시예에서 또한 이용될 수 있는, 집적된 수정 발진기 회로의 부하 캐패시터 부분의 다른 예를 보여주는 단면도.

도 15는 본 발명의 한 예시적인 실시예에서 또한 이용될 수 있는, 집적된 수정 발진기 회로의 부하 캐패시터 부분의 또 다른 예를 보여주는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10: 실리콘 기판 11, 12, 13, 14: 베리캡

15: 필드 산화막 필름 16, 17, 18: DC 컷 캐패시터 소자

19, 20: 금속 와이어링 라인 21: 산화막 필름

22: 전극 필름

전압-제어 수정 발진기의 주파수는, 출력 신호의 안정성을 보장하면서 사용자가 요구한 범위 내에서 조정이 가능해야 한다. 사용자가 요구한 주파수 동조 범위는 발진기의 적용에 따라 달라진다. 따라서, 동일한 전압-제어 수정 발진기가 광범위하게 적용될 수 있도록 주파수 동조 범위는 가능한한 넓은 것이 바람직하다.

주파수 동조 범위는 부하 캐패시터의 캐패시턴스 가변 범위와 강한 양의 상관관계를 갖는다. 따라서, 부하 캐패시터의 패캐시턴스 가변 범위를 가능한한 넓게 하는 것이 주파수 동조 범위를 개선하기 위한 가장 중요한 필요조건이다. 이러한 점에서, DC 컷 캐패시터 소자와 가변-캐패시턴스 소자 간의 관계를 주목해야 한다. 전압-제어 수정 발진기의 부하 캐패시턴스 값은 직렬로 연결된 DC 컷 캐패시터 소자와 가변-캐패시턴스 소자의 캐패시턴스들의 합이다. 따라서, 부하 캐패시턴스를 바꾸기 위하여 가변-캐패시턴스 소자의 캐패시턴스에 있어서의 편차를 최대로 이용하고자 한다면, DC 컷 캐패시터 소자의 고정된 캐패시턴스 값은 가능한한 큰 것이 바람직하다.

집적 회로 형태의 수정 발진기 회로들이 상업적으로 구현되기 전에, 부하 캐패시턴스를 제공하는 가변-캐패시턴스 소자 및 DC 컷 캐패시터를 위한 개별적인 구성 소자들이 이용되었다. 각각의 개별적인 소자의 값은 자유롭게 다른 것들과 상관없이 선택될 수 있다. 이러한 개념을 기초로, DC 컷 캐패시터의 캐패시턴스 값(Ccut)은 가변-캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax) 보다 충분히 크게, 대게 10배 더 크게 선택되었다. 최근 집적 회로 형태의 수정 발진기 회로들이 도입된 후 조차도, 상기 개념은 그의 타당성에 의문을 제기하지 않으면서 추구되었으며, 그리고 10배 더 큰 Ccut/Cvmax 비가 회로 설계에서 승인되어 이용되었다. 그러나, 본 발명의 발명자는 이러한 전형적인 개념의 타당성에 의문을 제기하였으며 수정 발진기들 내에서의 개선의 여지를 찾고자 하였다.

본 발명의 목적은 집적된 수정 발진기 회로를 이용하여 구성된 수정 발진기에서, 종래 기술에 의해 구현된 것과 비교하여, 가변-캐패시턴스 소자의 캐패시턴스 가변 범위에 대하여 발진기의 주파수 동조 범위를 개선할 수 있는 발진기 회로에 대한 회로 설계 조건들을 개시하는 것이다. 좀 더 상세히 설명하면, 본 발명의 목적은 발진기 주파수 동조 범위를 개선할 수 있는 Ccut/Cvmax 값들의 범위를 규정하고, 발진기 주파수 동조 범위를 개선하기 위한 효과적인 회로 설계 조건들을 제시하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 전압-제어 수정 발진기는 다음과 같은 특성을 갖는다.

(1) 전압-제어 수정 발진기는 수정, 증폭기, 및 부하 캐패시터를 구비하며,상기 부하 캐패시터는 반도체 기판 상에 집적된 전압-제어 가변 캐패시턴스 소자와, 이 전압-제어 가변 캐패시턴스 소자와 직렬로 연결된 DC 컷 캐패시터 소자를 포함하고, 상기 DC 컷 캐패시터 소자는 캐패시턴스 값(Ccut)을 갖는데, 전압-제어 가변 캐패시턴스 소자의 캐패시턴스 값(Cvmax)에 대한 캐패시턴스 값(Ccut)의 비(Ccut/Cvmax)는 0.5 이상 10 이하이다.

또한, 본 발명의 전압-제어 수정 발진기는 다음의 특성들 중 적어도 하나를 갖는 것이 바람직하다.

(2) 비(Ccut/Cvmax)는 0.5 이상 4.0 이하이다.

(3) 비(Ccut/Cvmax)는 0.7 이상 1.8 이하이다.

(4) 전압-제어 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)은 15pF 이상 50pF 이하이다.

집적된 DC 컷 캐패시터 소자의 전극 필름(도 2에서의 폴리실리콘 필름(16))은 항상 반도체 기판에 대한 기생 캐패시턴스(스트레이 캐패시턴스)(Cp2)를 가지며, 기생 캐패시턴스 값은 실질적으로 전극 필름이 차지하는 영역에 비례한다. 이로부터, 본 발명의 발명자는 DC 컷 캐패시터 소자가 큰 캐패시턴스 값을 갖는 것으로 설계되었다면, 큰 고정 캐패시턴스를 갖는 기생 캐패시턴스(Cp2)가 가변 캐패시턴스 소자(Cv)와 병렬로 형성될 것임을 추론하였는데, 이는 가변 캐패시턴스 소자의 주파수 변경 효과(frequency changing effect)를 감소시킨다. 또한, 부하 캐패시턴스 내에서의 변화량에 대한 주파수에 있어서의 변화량(캐패시턴스에 있어서의 변화량은 주파수에 관련되어 있다는 효과)은 부가 캐패시턴스가 증가함에 따라 감소하는 현상이 있다. 따라서, 회로를 집적할 때, DC 컷 캐패시터소자의 크기가 기생 캐패시턴스의 형성을 억제하기 위하여 종래 기술과 비교하여 감소되었다면, 주파수 변경 효과를 증가하는 데에 있어서 우수한 효과를 얻을 수 있게 된다는 것을 추측할 수 있다.

이러한 추론을 기초로, 발진기 주파수의 변화를 표현하는 수학식이 명백하게 정의되었다. 다음으로, 발진기 주파수의 변화를 표현하는 이러한 수학식을 기초로, 발진기 회로 내에서의 다양한 회로 상수들을 변경함으로써 시뮬레이션이 수행되었다. 시뮬레이션에 있어서, 발진기 주파수 동조 범위는 수적인 계산에 의해 얻어진다. 이용되는 수학식은 하기에서 설명한다. 본 발명의 실시예에서, 도 2에 도시된 구조는 집적된 DC 컷 캐패시터 소자 및 전압-제어 가변 캐패시턴스 소자에 이용되며, 도 1에 도시된 회로 구성은 발진기 회로에 이용된다.

전압-제어 수정 발진기에 있어서의 발진 주파수의 변화는 수학식 (1)로 표현되며, 부하 캐패시턴스의 값은 수학식 (2)로 표현된다.

(1)

(2)

여기서, fS는 수정의 직렬 공진 주파수이며, CL은 부하 캐패시턴스이고, 그리고 Δf/fS는 주파수의 변경률이다.

시뮬레이션시, 표준으로 간주되는 회로 상수들이 표준 값들로서 설정되며, 한 번에 한 상수를 그의 표준값 이상 및 이하로 바꿈으로써, 부하 캐패시턴스 및 주파수 변경률 Δf/fS이 각각 수학식 (2) 및 (1)을 이용하여 계산된다. 그래프들은1 내지 12의 비율로 횡좌표를 따라 Ccut/Cv 비와, ppm 단위로 종좌표를 따라 (Cvmax에 대한 Δf/fS와 Cvmin에 대한 Δf/fS 간의 차이로서 규정된) 주파수 동조 범위를 플롯팅함으로써 구성된다. 변경되는 다른 회로 상수들이 파라미터로서 이용된다.

도 1a의 발진기 회로는 입력 및 출력측에서 Cv 및 Ccut를 포함한다. 이후 설명될 시뮬레이션에서는, 양 측(입력 및 출력측)에서의 부하 캐패시터들이 동일한 구조 및 특성을 갖는 것으로 가정되었으며, 그리고 각 측에서의 가변 캐패시턴스는, 회로 비대칭이 특정하게 연구되는 도 11 및 12의 경우를 제외하고 그의 저체 범위에 걸쳐서 변하는 것으로 가정되었다. 표준 조건들은 Cvmax=30pF, Cvmin=3pF, cP1=3pF, cP2=Ccut의 7%, C0=3pF, 및 γ(C0/C1)=280이다.

시뮬레이션의 결과들은 하기에서 설명한다. 본원에서는 각각의 개별적인 계산에 대해서는 설명하지 않는다. 각 도면에서 도시된 곡선들 중에서, 적어도 하나의 곡선은 표준 조건들에 대한 결과를 나타낸다.

도 3은 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)이 파라미터로서 변할 때, 주파수 동조 범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 도 3에서, 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)는 다섯 개의다른 값들 사이에서 변하였다. 각 경우, 최소 캐패시턴스 값(Cvmin)은 Cvmax의 10%로 설정되었다. 각 곡선들의 피크들은 점선에 의해 연결되어 피크 위치의 변화를 도시한다. 이는 또한 이후에 설명될 다른 그래프들에 대해서도 적용된다.

도 3에 도시한 바와 같이, Cvmax의 값이 변하더라도 곡선의 전체적인 형상은많이 바뀌지 않는다. 모든 곡선 상에서, Ccut/Cvmax가 종래 기술에서와 같이 10 이상으로 세트된다면 주파수 동조 범위는 매우 좁다. 또한, 모든 곡선 상에서, 주파수 동조 범위의 피크는 0.8 내지 1.6의 Ccut/Cvmax 비의 범위 내에 있는데, 이 값들의 범위는 종래 기술에서 기대되었던 것보다 훨씬 적다.

도 4는 도 3에서와 같이 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)이 파라미터로서 변할 때, 주파수 동조 범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 그러나, 이러한 경우, Cvmin의 값은 3.0pF이다. 도 4에 도시한 바와 같이, Cvmax의 값이 변하더라도 곡선의 전체적인 형상은 변하지 않는다. 또한, 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 비가 0.7 내지 1.7의 범위일 때 나타난다. 이러한 그래프의 특성은, Ccut/Cvmax의 값이 증가함에 따라, 더 크고 더 작은 Cvmax의 값들은 주파수 동조 범위의 값들의 측면에서 상반된다는 것이다. 이는 주파수 동조 범위에 대한 기생 캐패시턴스(Cp2)의 큰 영향을 설명하는 좋은 예이다.

도 5는 가변 캐패시턴스 소자의 최소 캐패시턴스 값(Cvmin)이 파라미터로서 변할 때, 주파수 동조 범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 여기서, Cvmax의 값은 30pF로 고정되며, Cvmin은 2.0pF 내지 5.0pF의 범위에서 변한다. 도 5에서, 곡선들은 형상적으로 잘 정렬되어 있으며, 횡좌표를 따라 피크 위치의 변위가 작다. 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 비가 1.1 내지 1.4의 범위일 때 나타난다.

도 6은 기생 캐패시턴스(Cp1)가 파라미터로서 변할 때, 주파수 동조범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 여기서, 기생 캐패시턴스(Cp1)는 2.0pF 내지 5.0pF의 범위에서 변한다. 기생 캐패시턴스(Cp1)는 증폭기의 게이트 캐패시턴스와 수정, 내부연결들 등의 연결 패드들 상에서의 스트레이 캐패시턴스들의 합이며, 그리고 Ccut 및 Cv의 직렬 캐패시턴스를 바이패스하기 때문에, 주파수 동조 범위를 줄이는 역할을 한다. 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 비가 1.1 내지 1.4의 범위에 있을 때 나타난다.

도 7은 기생 캐패시턴스(Cp2)가 파라미터로서 변할 때, 주파수 동조 범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 여기서, 기생 캐패시턴스(Cp2)는 DC 컷 캐패시턴스(Ccut)의 5% 내지 9%의 범위에 걸쳐서 변한다. 도 2에 도시한 바와 같이, 기생 캐패시턴스(Cp2)는 주로 Ccut의 전극과 실리콘 기판(10) 간의 캐패시턴스로 구성된다. 따라서, 이는 IC의 단면 구조가 동일하다면 Ccut의 전극 영역의 크기에 비례한다. 또한, Cp2가 Cv를 바로 바이패스하기 때문에, 곡선의 형상에 대한 그의 영향이 크다. 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 비가 1.0 내지 1.3의 범위일 때 나타난다. Cp2의 영향은 Ccut/Cvmax의 값들이 더 클수록 (즉, 더 큰 Ccut의 값들에서) 커진다. 좀 더 상세히 설명하면, Ccut/Cvmax의 값이 큰 영역에서, 주파수 동조 범위의 절대 값을 줄이는 효과가 특히 크며, 알 수 있는 바와 같이, 음의 방향에서의 상당히 큰 영향은 종래 기술에서 이용된 영역(Ccut/Cvmax의 값이 10 이상인 영역)에서 관찰된 사실이다.

도 8은 γ가 파라미터에 따라 변할 때 주파수 동조 범위(ppm)와 Ccut/Cvmax의 비 간의 관계를 보여주는 그래프이다. 여기서, γ는 수정의 등가의 직렬 캐패시턴스(C1)에 대한 등가의 병렬 캐패시턴스(C0)의 비이다. 곡선의 전체적인 형상은 다른 그래프들과 매우 유사하다. 각 곡선 상에서, 주파수 동조 범위의 피크는 1.17의 Ccut/Cvmax에서 이며, γ에 대하여 (실제적으로는, 본 예에서는 C0가 고정되기 때문에 C1에 대하여) 변하지 않는다.

도 9는 병렬 캐패시턴스(C0)가 파라미터로서 변할 때 주파수 동조 범위(ppm)와 Ccut/Cvmax 간의 관계를 보여주는 그래프이다. 곡선의 전체적인 형상은 다른 그래프들과 매우 유사하다. 곡선의 형상 뿐 아니라 각 곡선 상에서의 피크 위치 또한 다른 그래프들의 것과 매우 유사하다. 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 비가 0.9 내지 1.3의 범위일 때 나타난다.

도 10은 Cp3가 파라미터로서 변할 때 주파수 동조 범위(ppm)와 Ccut/Cvmax 비 간의 관계를 보여주는 그래프이다. 여기서, Cp3는 두 개의 값들, 1.0pF과 0pF 사이에서 변한다. Cp3는 도 1a에서 처럼 동일한 위치에서 병렬로 부가된 (Ccut에 비례하지 않는) 고정된 기생 캐패시턴스로서 규정되며, 주로 Ccut-Cv-R 연결과 관련된 매우 작은 스트레이 캐패시턴스로 구성된다. Cp3가 고려될 때, 주파수 동조 범위는 당연히 감소되지만, 감소량은 매우 작으며 곡선의 전체적인 형상에 큰 영향을 주지 않는다.

도 11은 표준 조건들이 이용될 때(입력 및 출력 측들에서의 가변 캐패시턴스 소자들이 동일한 Cvmax=30pF를 갖는 것으로 선택될 때)의 특성과 비교하여, 가변 캐패시턴스 소자의 최대 캐패시턴스 값이 발진기 회로의 입력측과 출력측 사이에서다르게 이루어질 때의 특성을 보여주는 그래프이다. 여기서, 한 가변 캐패시턴스 소자의 Cvmax는 40pF로 세트되고, 나머지의 Cvmax는 20pF로 세트된다. 이 결과들은, 회로가 입력 및 출력측들 사이에서 비대칭으로 형성되면, 한 곡선이 Ccut/Cvmax=2.7 근처의 지점 이후에 다른 것 위로 이동하기는 하지만, 형상의 측면에서 두 개의 곡선들 간에 매우 작은 차이 만이 관찰된다.

도 12는 표준 특성들이 이용될 때(가변 캐패시턴스 소자가 양 측에 제공될 때)의 특성과 비교하여, 가변 캐패시턴스 소자가 발진기 회로의 입력 및 출력 측들 중 단지 한 측에만 제공되고, 고정된 캐패시턴스 소자가 다른 측에 제공될 때의 특성을 보여주는 그래프이다. 여기서, 한 측에서 가변 캐패시턴스 소자는 표준 조건들에서 규정된 것과 동일한 값을 갖는 것으로 선택되며, 다른 측의 고정된 캐패시턴스 소자는 10pF의 캐패시턴스 값을 갖는 것으로 세트된다. 가변 캐패시턴스 소자가 단지 한 측에만 제공될 때, 가변 캐패시턴스 소자의 절대 값은 반으로 줄어든다. 그러나, 가변 캐패시턴스 소자가 단지 한 측에만 제공될 때의 곡선의 전체적인 형상 및 곡선의 피크 위치는 가변 캐패시턴스 소자가 양 측에 제공될 때와 유사하다. 여기서, 비교의 목적으로, 가변 캐패시턴스 소자가 단지 한 측에만 제공되는 경우에 대한 시뮬레이션이 수행된다. 그러나, 단일 칩 상에 발진기를 집적하여 제조할 때, 가변 캐패시턴스 소자가 단지 한 측에만 제공된다면, 구성요소들의 수를 줄이지는 못할 것이다. 따라서, 가변 캐패시턴스 소자를 단지 한 측에만 제공함으로써 좁은 주파수 동조 범위를 갖는 회로 구성은 실질적으로 거의 이용되지 않는다.

도 13은 표준 조건들이 이용될 때의 특성과 비교하여, 역 연결이 이용될 때의 특성을 보여주는 그래프이다. 역 연결은 금속 와이어링 라인(19)(도 2 참조)이 폴리실리콘 필름(17)에 연결된 (도 2에서 점선으로 나타낸) 금속 와이어링 라인(20)으로 대체되는 상태를 말한다. 다른 회로 요소들에 대해서는 표준 값들이 이용된다. 본 예에서, CL은 수식 (2)에 의해 표현되는 것이 아니라, 하기에 주어지는 수식 (3)에 의해 표현된다. 표준 조건들(표준 연결)은 폴리실리콘 필름(16)이 금속 와이어링 라인(19)에 의해 연결되는 상태를 말한다. 도 13에 도시한 바와 같이, 두 개의 곡선들은 (역 연결에 대한 곡선이 다른 것 보다 다소 아래에 유지되기는 하지만) 서로 겹쳐지며, 그리고 어떠한 실질적인 차이도 관찰되지 않는다. 이는 유효한 Ccut/Cvmax 비가 발진기 회로 IC의 구조에 비교적 영향을 받지 않는 다는 것을 설명한다.

(3)

시뮬레이션의 결과들은 개략적으로 다음과 같이 요약된다.

(1) 주파수 동조 범위에 차이가 있더라도, 각 곡선들은 그 형상이 서로 유사하며, 어떠한 곡선도 명백하게 다른 형태를 갖지 않는다.

(2) 종래 기술과 비교하여, 주파수 동조 범위는 (Ccut/Cvmax의 값이 약 0.3 보다 작을 때를 제외하고) 종래 기술에서 이용된 10 이상의 Ccut/Cvmax 값 보다 훨씬 적은 Ccut/Cvmax 값들의 범위에서 크게 개선되었다.

(3) 각 곡선 상에서, 주파수 동조 범위의 피크는 Ccut/Cvmax 값이 0.7 내지 1.8의 범위에 있을 때이다.

모든 일반적인 조건들, 가령 기준 주파수 조정 편차, 온도에 의한 주파수 편차 등이 고려될 때, 수정 발진기들의 주파수 안정성은 산업 표준으로서 ±50ppm이다. 따라서, 특정한 경우들을 제외하고 100ppm 또는 그 보다 큰 주파수 동조 범위를 갖는 전압-가변 수정 발진기가 필요하게 되었다. 이를 기억한다면, 시뮬레이션의 결과들을 연구할 때, Ccut/Cvmax의 값이 0.2 이상 10 이하일 때 상기 최소 필요조건이 만족될 수 있다는 것을 알 수 있을 것이다. 그러나, 이러한 범위 내에 있다고 할지라도, Ccut/Cvmax의 값이 너무 작다면, 수정 발진기는 실제 제품으로서 부적당할 수도 있다. 그 이유는 실제 제품들에서의 캐패시턴스 값들에는 어느 정도의 편차가 존재하기 때문이다. 즉, Ccut/Cvmax의 값이 너무 작게 되면, 주파수 동조 범위가 상기 편차로 인하여 크게 변할 수도 있기 때문이다. 이를 고려하면, Ccut/Cvmax의 값은 기껏해야 0.5로 세트되는 것이 바람직하다.

주파수 동조 범위의 폭은, 발진기 자체에 대한 상기-설명된 안정성을 보장하면서, 적용에 따라 달라지도록 만들어져야 하지만, 주파수 동조 범위가 ±100ppm 또는 그 보다 큰 폭을 갖는 다면, 발진기는 기존의 거의 모든 적용들에 이용될 수 있다. 따라서, ±100ppm 또는 그 보다 큰 주파수 동조 범위가 전압-제어 발진기들에 대한 표준 값이다. 각 그래프로부터, 200ppm 또는 그 보다 큰 주파수 동조 범위를 제공할 수 있는 Ccut/Cvmax의 값은 0.4 내지 4.0이라는 것을 알 수 있을 것이다. 여기서는 또한, 하위 한계 값이 상기 설명한 이유로 0.5 또는 그 이상이 되는 것이 바람직하다.

또한, Ccut/Cvmax의 값이 각 그래프에서 곡선의 피크 값 근처의 값으로 세트될 때, 250ppm을 넘는 주파수 동조 범위가 얻어질 수 있다. 각 그래프는 또한 모든 곡선의 피크가 0.7 내지 1.8의 Ccut/Cvmax 값들의 범위 내에 있다는 것을 보여준다. 또한, Ccut/Cvmax의 값이 0.7 내지 1.8의 범위 내에 있을 때, 모든 그래프들에서 250ppm 또는 그 보다 큰 주파수 동조 범위가 달성되며, 이는 넓은 주파수 동조 범위를 제공하기 위한 최상의 조건으로 일컬어질 수 있다.

종래 기술에서, 상기와 같이 넓은 주파수 동조 범위를 갖는 전압-제어 수정 발진기들은 개별적인 구성요소들을 이용해서만 가능했기 때문에, 종래 기술은 발진기의 전체 크기가 커질 뿐 아니라, 특별한 구성요소들 및 회로 구성이 이용됨으로 인하여 비용이 상당히 증가하게 되는 단점을 갖는다. 반대로, 본 발명에 따르면, 소형이며 저비용이 들고 넓은 주파수 동조 범위를 갖는 전압-제어 발진기가 제공될 수 있다.

상기 설명된 시뮬레이션에서, 각 파라미터의 값은 표준으로서 이용가능한 것으로 가정되는 값들의 범위 내에서 세트되었다. 따라서, 실제 집적 회로의 설계 및 제조시, 상기 설명된 범위로부터 선택된 Ccut의 값을 이용하는 것이 넓은 주파수 동조 범위를 얻는 데에 매우 효과적이다. 상기 선택된 범위 바깥의 숫자 값이 각 파라미터로 입력된다면, 피크 값에 대한 Ccut/Cvmax 값이 상기 설명된 값과 달라질 수도 있는 가능성이 발생한다. 그러나, 상기의 시뮬레이션에서, 모든 그래프의 곡선들은 형상에 있어서 서로 매우 유사하며, 그리고 어떠한 곡선도 명백하게 다른 형상을 갖지 않는 다는 사실로부터, 상기 선택된 범위 바깥의 숫자 값이 각 파라미터로 입력될 때 조차도, 상기 설명된 범위 내의 Ccut/Cvmax 값이 선택된다면 넓은주파수 동조 범위가 구현될 수 있다는 것을 추론할 수 있을 것이다.

도 3의 그래프에서, 파라미터(Ccut/Cvmax가 고정될 때의 Cvmax의 값)은 단지 가변 캐패시턴스 소자 및 DC 캐패시터 소자의 영역 크기들을 조정함으로써 조정될 수 있기 때문에, 다른 파라미터들과는 달리 임의 값으로 간주될 수 있다. 그러나, 도 3에 도시된 범위 바깥의 값들을 갖게 되면, 피크 값에서 조차도 넓은 주파수 동조 범위가 얻어질 수 없다. 따라서, Cvmax의 값은 도 3에 도시된 15pF 내지 50pF의 범위 내에서 세트되는 것이 바람직하다.

또한, 상기 설명된 시뮬레이션에서는, 설명을 단순화하기 위하여 단지 단일 파라미터 만이 변경되었다. 따라서, 다수의 파라미터들이 표준 조건들로부터 변경된다면, 피크 값에 대한 주파수 동조 범위 및 Ccut/Cvmax 값이 상기 설명된 값들과 달라질 수도 있는 가능성이 발생하게 된다. 그러나, 상기 시뮬레이션에서, 모든 그래프들이 그 형상에 있어서 서로 매우 유사하며, 그리고 어떠한 곡선들도 명확하게 다른 형상들을 갖지 않는 다는 사실로부터, 다수의 파라미터들이 표분 조건들로부터 변경될 때 조차도, 상기 설명된 범위 내의 Ccut/Cvmax가 선택된다면 넓은 주파수 동조 범위가 구현될 수 있다는 것을 추론할 수 있다.

도 1a의 회로 구성을 기초로, 조건들을 변경함으로써 실제 집적 회로들(테스트 칩들)이 만들어졌으며, 그리고 완성된 집적 회로들에 대한 주파수 동조 범위가 측정되었다. 측정된 결과들은 상기 설명된 시뮬레이션 결과들과 일치하였다.

도 14는 도 2에 도시된 구조와 다른 가변 캐패시턴스 소자의 구조적인 예를 도시한다. 가변 캐패시턴스 소자 부분의 IC 구조의 단면이 도 14에 도시된다. 도14에 도시된 가변 캐패시턴스 소자는 베리캡이지만, 실리콘 기판(10)이 p-기판이기 때문에, 웰이 제거된다.

도 15는 가변 캐패시턴스 소자의 또 다른 구조적인 예를 도시한다. 도 15에 도시된 가변 캐패시턴스 소자는 베리캡이 아니라, MOS 트랜지스터의 게이트 캐패시턴스가 가변 캐패시턴스로서 이용되는 MOS-C로 일컬어지는 디바이스이다. 도 15에서, 참조 번호(21)는 산화막 필름이며, 22는 전극 필름이다. 도 15의 예에서는, n-기판이 이용되었지만, p-기판 또한 이용될 수 있다.

도 14 및 15의 예들에서 또한, DC 컷 캐패시터 소자가 제공되어야 하며; 결과적으로 그에 관련된 기생 캐패시턴스가 존재하게 된다. 따라서, 본 발명이 도 14 및 15의 예들에도 적용가능하다는 것이 명백해진다.

지금까지 본 발명의 실시예가 설명되었지만, 본 발명에 있어서의 회로 상수들, 또는 수정의 등가 회로 상수들에 대한 표준 값들이 상기 실시예들에서 설명된 것들에 한정되지 않는 다는 것을 유념하자. 또한, 해당하는 회로 구성 및 집적 회로 구조가 도 1에 도시된 구성 또는 도 2에 도시된 구조를 꼭 한정하는 것은 아니다. 예를 들어, 컷 또는 진동 모드에서 다른, 또는 두 개 또는 그 이상의 단자들을 갖는 다양한 수정들이 있으며, 각 수정들에 대하여 최적의 발진기 회로들이 존재한다. 기본적으로, 본 발명은 부하 캐패시터에 인가된 전압을 바꿈으로써 발진기 주파수를 제어하는 구성을 갖는 모든 발진기 회로에 적용될 수 있다. 실시예에서 보인 수정 뿐 아니라 다른 압전기(piezoelectric) 수정들이 도 1b에 도시된 것과 유사한 등가 회로에 의해 표현될 수 있기 때문에, 본 발명에서 보인 수정은 다른 압전기 수정에 의해 대체될 수 있다.

(1) 본 발명의 전압-제어 수정 발진기에 따르면, 집적된 DC 컷 캐패시터 소자의 캐패시터 값을 종래 기술보다 더 작게 함으로써, 종래 기술에서 얻을 수 있는 것 보다 더 넓은 주파수 동조 범위를 얻을 수 있다. 결과적으로, 본 발명의 전압-제어 수정 발진기는 더 다양한 적용들에서 이용될 수 있다. 또한, 집적 회로 상에서 DC 컷 캐패시터 소자가 차지하는 영역이 감소되기 때문에, 본 발명의 전압-제어 수정 발진기는 수정을 통합하는 수정 발진기의 구성 및 제조시 커다란 장점을 준다.

(2) 본 발명의 전압-제어 수정 발진기에 따르면, Ccut/Cvmax의 값을 0.5 내지 4.0의 범위 내로 세트시킴으로써, 최적의 조건이 아닐 때 조차도 200ppm을 넘는 주파수 동조 범위가 얻어질 수 있다. (3) Ccut/Cvmax의 값이 0.7 내지 1.8의 범위 내에서 세트될 때, 주파수 동조 범위의 피크 값 또는 이 피크에 가까운 값이 확실하게 얻어질 수 있게 되어, 설계를 위한 최대 주파수 동조 범위를 얻게 된다. (4) Cvmax가 15pF 내지 50pF의 범위 내에서 세트되면, 넓은 주파수 동조 범위를 확보할 수 있게 된다.

Claims (8)

1. 수정, 증폭기, 및 부하 캐패시터를 구비하는 전압-제어 수정 발진기로서,

   상기 부하 캐패시터는 반도체 기판 상에 집적된 전압-제어 가변 캐패시턴스 소자, 및 상기 전압-제어 가변 캐패시턴스 소자와 직렬로 연결된 DC 컷 캐패시터 소자를 포함하며, 그리고

   상기 DC 컷 캐패시터 소자는 캐패시터 값(Ccut)을 가지며, 전압-제어 가변 캐패시턴스 소자의 최대 캐패시턴스 값(Cvmax)에 대한 상기 캐패시터 값(Ccut)의 비(Ccut/Cvmax)는 0.5 이상 10 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
2. 제 1 항에 있어서, 상기 비(Ccut/Cvmax)는 0.5 이상 4.0 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
3. 제 1 항에 있어서, 상기 비(Ccut/Cvmax)는 0.7 이상 1.8 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
4. 제 1 항에 있어서, 상기 전압-제어 가변 캐패시턴스 소자의 상기 최대 캐패시턴스 값(Cvmax)은 15pF 이상 50pF 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
5. 제 2 항에 있어서, 상기 전압-제어 가변 캐패시턴스 소자의 상기 최대 캐패시턴스 값(Cvmax)은 15pF 이상 50pF 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
6. 제 3 항에 있어서, 상기 전압-제어 가변 캐패시턴스 소자의 상기 최대 캐패시턴스 값(Cvmax)은 15pF 이상 50pF 이하인 것을 특징으로 하는 전압-제어 수정 발진기.
7. 제 1 항에 있어서, 상기 전압-제어 가변 캐패시턴스 소자는 상기 증폭기의 출력측 뿐 아니라 입력측 상에 제공되는 것을 특징으로 하는 전압-제어 수정 발진기.
8. 제 1 항에 있어서, 상기 전압-제어 가변 캐패시턴스 소자는 상기 증폭기의 입력측 또는 출력측 중 단지 한측에만 제공되며, 상기 비(Ccut/Cvmax)는 0.7 이상 1.8 이하인 것을 특징으로 하는 전압-제어 수정 발진기.