KR20010102302A - 성막장치 - Google Patents

성막장치 Download PDF

Info

Publication number
KR20010102302A
KR20010102302A KR1020017010632A KR20017010632A KR20010102302A KR 20010102302 A KR20010102302 A KR 20010102302A KR 1020017010632 A KR1020017010632 A KR 1020017010632A KR 20017010632 A KR20017010632 A KR 20017010632A KR 20010102302 A KR20010102302 A KR 20010102302A
Authority
KR
South Korea
Prior art keywords
mounting table
film
particle generation
film forming
space
Prior art date
Application number
KR1020017010632A
Other languages
English (en)
Other versions
KR100754007B1 (ko
Inventor
아사쿠라겐타로
시미즈다카야
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010102302A publication Critical patent/KR20010102302A/ko
Application granted granted Critical
Publication of KR100754007B1 publication Critical patent/KR100754007B1/ko

Links

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 진공상태 가능한 처리용기와, 상기 처리용기 내에 설치되고, 피처리체가 재치될 수 있는 재치대를 구비하고 있다. 링형상의 가이드링부재가, 상기 재치대의 상방에서, 상기 재치대 상에 재치되는 피처리체의 바깥둘레를 둘러싸도록 배치되고, 상기 피처리체의 상기 재치대 상으로의 재치시에 상기 피처리체를 상기 재치대 상에 안내하도록 되어 있다. 상기 가이드링부재의 내주측 하면과 재치대의 상면과의 사이에, 파티클 발생 방지공간이 형성되어 있다.

Description

성막장치{FILM FORMING DEVICE}
일반적으로, 반도체 집적회로의 제조공정에 있어서는, 피처리체인 반도체 웨이퍼의 표면에 성막처리, 산화확산처리, 에칭처리 등의 각종의 처리가 반복하여 행해진다. 여기서, 도 7 및 도 8을 이용하여, 성막처리를 행하는 매엽식(枚葉式)의 종래의 성막장치에 대해 개략적으로 설명한다. 도 7은 종래의 성막장치를 나타낸 개략 구성도, 도 8은 도 7중의 일부를 나타낸 확대도이다. 성막장치(2)는, 저부의 배기구(6)로부터 진공상태 가능하게 이루어진 통체형상의 처리용기(4)를 갖추고 있다. 처리용기(4) 내에는, 가열히터(8)를 갖춘 재치대(10)가 설치되어 있다. 재치대(10)의 상면의 재치면에, 피처리체로서의 반도체 웨이퍼(W)가 재치되도록 되어 있다.
재치대(10)의 상측 둘레부에는, 단면 역L자형상으로 이루어진 링형상의 가이드링부재(12)가 끼워넣어져 있다. 가이드링부재(12)의 상부 내주면(內周面)은, 하방측을 향해 앞이 가는 테이퍼면으로 되는 가이드면(14)으로서 구성되어 있다. 이 때문에, 웨이퍼(W)를 들어올려 승강시키는 리프터핀(도시하지 않았슴)으로 웨이퍼(W)를 재치면에 재치할 경우의 재치위치의 위치 어긋남이 방지되도록 되어 있다. 가이드링부재(12)는, 도 8에도 나타낸 바와 같이, 상당히 높은 칫수정밀도로 재치대(10)의 상면에 밀접하게 하여 취부되어 있다.
또한, 처리용기(4)의 재치대(10)에 대향하는 천정부에는, 처리용기(4) 내로 성막가스 등의 필요한 가스를 도입하기 위한 샤워헤드부(16)가 설치되어 있다. 샤워헤드부(16)로부터 처리용기(4) 내로 도입되는 성막가스를 반응시킴으로써, 웨이퍼(W)의 표면에 소정의 막을 퇴적시키는 것이 가능하다.
상술한 바와 같이, 가이드링부재(12)는, 칫수정밀도 좋게 재치대(10)의 상부 둘레부에 끼워넣어져 있다. 그러나, 미시적으로 보면, 도 9에 나타낸 바와 같이, 가이드링부재(12)의 하면(12A)과 재치대(10)의 상면의 재치면(10A)은, 부득이하게 점 접촉상태로 되지 않을 수 없다. 따라서, 이들 양면 10A와 12A의 사이에, 높이 L1이 4㎛정도의 약간의 틈(18)이 발생하는 것은 피할 수 없다.
성막시에는, 도 9에 나타낸 바와 같이, 웨이퍼(W)의 표면 상에 목적으로 하는 막(20)이 부착할 뿐만 아니라, 재치대(10)의 표면이나 가이드링부재(12)의 표면 상에도 불필요한 막(22, 24)이 부착퇴적해 버린다. 이 때, 상술한 바와 같은 틈(18)이 존재하면, 틈(18)의 입구측(내주단측(內周端側))에서 성막율이 높아지고, 여기에 막두께의 피크부분(22A, 24A)이 발생할 수 있다. 예컨대, 웨이퍼(W)의 표면 상의 막(20)이 목표로 하는 막두께가 500Å정도일 경우, 상기 피크부분(22A, 24A)의 막두께는 각각 1000Å정도일 수 있다. 즉, 피크부분(22A, 24A)에서는 성막율은 약 2배일 수 있다.
이 때문에, 웨이퍼(W)에 대한 성막처리를 반복하여 행하면, 상기 피크부분(22A, 24A)이 벗겨져 떨어질 수 있다. 따라서, 파티클수가 급격하게 증가할 수 있다. 도 10은 처리된 웨이퍼 번호와 파티클수의 관계를 나타낸 그래프이다. 도 10에 나타낸 바와 같이, 웨이퍼 처리매수가 40매정도를 넘는 부근에서, 파티클수(0.2㎛ 이상)가 급격하게 증가하고 있으며, 양부판정기준(예컨대, 30개)을 대폭 상회해 버리고 있다. 또, 도 10의 그래프는, TiN막을 웨이퍼(W) 상에 퇴적한 때의 예를 나타내고 있다.
본 발명은, 이상과 같은 문제점에 착안하여, 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은, 반복하여 성막처리를 행해도 파티클의 발생을 억제할 수 있는 성막장치를 제공하는 것에 있다.
본 발명은, 반도체 웨이퍼 등의 피처리체에 박막을 퇴적시키는 성막장치에 관한 것이다.
도 1은 본 발명에 따른 성막장치를 나타낸 구성도이다.
도 2는 도 1에 나타낸 재치대와 가이드링부재의 일부를 나타낸 확대 단면도이다.
도 3은 막이 퇴적한 때의 도 2중의 A부를 나타낸 확대도이다.
도 4는 원료가스인 TiCl4가스의 유량과 재치대 상의 성막율과의 관계를 나타낸 그래프이다.
도 5는 반도체 웨이퍼 100매에 대해 성막처리를 행한 때의 파티클수(0.2㎛ 이상)의 변화를 나타낸 그래프이다.
도 6은 본 발명의 다른 실시예를 나타낸 성막장치를 나타낸 구성도이다.
도 7은 종래의 성막장치를 나타낸 개략 구성도이다.
도 8은 도 7중의 일부를 나타낸 확대도이다.
도 9는 도 7에 나타낸 성막장치의 일부를 확대한 확대도이다.
도 10은 처리된 웨이퍼 번호와 파티클수와의 관계를 나타낸 그래프이다.
본 건 발명자는, 가이드링부재에 대한 막의 퇴적에 대해 예의연구했다. 그결과, 성막가스의 분압이 어느정도 낮아진 곳에 성막율의 피크치가 존재하는 것을 알아냈다. 따라서, 가이드링부재가, 성막가스의 분압이 낮아짐과 더불어 막이 퇴적해도 벗겨지기 어려운 형상부분을 가지면, 파티클의 발생을 억제하는 것이 가능하다.
본 발명은, 진공상태 가능한 처리용기와, 상기 처리용기 내에 설치되고, 피처리체가 재치될 수 있는 재치대 및, 상기 재치대의 상방에서, 상기 재치대 상에 재치되는 피처리체의 바깥둘레를 둘러싸도록 배치되고, 상기 피처리체의 상기 재치대 상으로의 재치시에 상기 피처리체를 상기 재치대 상에 안내할 수 있는 링형상의가이드링부재를 구비하고, 상기 가이드링부재의 내주측 하면과 재치대의 상면과의 사이에, 파티클 발생 방지공간이 형성되어 있는 것을 특징으로 하는 성막장치이다.
이에 의해, 불필요한 막의 피크부분이, 가이드링부재의 입구단(入口端) 근방이 아니라 파티클 발생 방지공간을 구획하는 상하의 벽면에 형성된다. 이 공간이 퇴적하는 막의 두께에 대해 충분히 크게 설정되어 있으면, 파티클 발생 방지공간의 상하면의 막끼리가 접촉하는 일이 없다. 따라서, 막의 벗겨짐도 생기기 어렵다. 결과적으로, 파티클이 발생하는 것을 대폭 억제하는 것이 가능하다. 또한, 퇴적한 막이 벽면으로부터 벗겨져도, 파티클 발생 방지공간의 입구단 근방이 아닌 위치에서 막 벗겨짐이 생기게 된다. 이 때문에, 파티클이 처리공간측으로 비산하는 것이나, 피처리체의 표면에 부착하는 것을 방지하는 것이 가능하다.
상기 파티클 발생 방지공간은, 높이가 약 0.2mm 이상인 것이 바람직하다.
상기 파티클 발생 방지공간은, 얇은 링형상의 공간인 것이 바람직하다. 이 경우, 보다 바람직하게는 상기 파티클 발생 방지공간은 반지름 방향의 길이가 약 2mm 이상이다.
또한, 상기 파티클 발생 방지공간은, 평탄한 재치대의 상면과, 상기 가이드링부재의 내주측 하면에 형성된 단차형상 요부(凹部)에 따라 형성되어 있는 것이 바람직하다.
또는, 본 발명은 진공상태 가능한 처리용기와, 상기 처리용기 내에 설치되고, 피처리체가 재치될 수 있는 재치대 및, 상기 재치대의 상방에서, 상기 재치대 상에 재치되는 피처리체의 바깥둘레를 억눌러 고정할 수 있는 링형상의 클램프링부재를 구비하고, 상기 클램프링부재의 내주측 하면과 피처리체의 상면 사이에, 파티클 발생 방지공간이 형성되어 있는 것을 특징으로 하는 성막장치이다.
이 경우에도, 불필요한 막의 피크부분이, 파티클 발생 방지공간을 구획하는 상하의 벽면에 형성된다. 이 공간이, 퇴적하는 막의 두께에 대해 충분히 크게 설정되어 있으면, 파티클 발생 방지공간의 상하면의 막끼리가 접촉하는 일이 없다. 따라서, 막의 벗겨짐도 생기기 어렵다. 결과적으로, 파티클이 발생하는 것을 대폭 억제하는 것이 가능하다. 또한, 퇴적한 막이 벽면으로부터 벗겨져도, 파티클 발생 방지공간의 입구단 근방이 아닌 위치에서 벗겨짐이 생기게 된다. 이 때문에, 파티클이 처리공간측으로 비산하는 것이나, 피처리체의 표면에 부착하는 것을 방지하는 것이 가능하다.
이 경우에도, 상기 파티클 발생 방지공간은, 높이가 약 0.2mm 이상인 것이 바람직하다. 또한, 상기 파티클 발생 방지공간은, 얇은 링형상의 공간인 것이 바람직하다. 보다 바람직하게는, 상기 파티클 발생 방지공간은, 반지름 방향의 길이가 약 2mm 이상이다.
또한, 상기 파티클 발생 방지공간은, 평탄한 피처리체의 상면과, 상기 클램프링부재의 내주측 하면에 형성된 단차형상 요부에 따라 형성되어 있는 것이 바람직하다.
이하에, 본 발명에 따른 성막장치의 1실시예를, 첨부도면에 기초하여 상세히 설명한다.
도 1은, 본 발명에 따른 성막장치를 나타낸 구성도, 도 2는 도 1에 나타낸 재치대와 가이드링부재의 일부를 나타낸 확대 단면도, 도 3은 막이 퇴적한 때의 도 2중의 A부를 나타낸 확대도이다. 또, 본 실시예에서는 TiN막을 퇴적할 경우를 예로 들어 설명한다.
도 1 내지 도 3에 나타낸 바와 같이, 성막장치(30)는, 예컨대 알루미늄 등에의해 통체형상으로 형성된 처리용기(32)를 갖추고 있다. 처리용기(32) 내의 저부로부터는, 지주(34)가 기립하고 있다. 지주(34)의 상부에는, 예컨대 AlN제의 원주형상의 재치대(36)가 설치되어 있다. 재치대(36) 내에는, 저항가열히터(38)가 매립되어 있다. 이에 의해, 재치대(36)의 상면인 재치면(36A) 상에 재치된 피처리체로서의 반도체 웨이퍼(W)가, 소정의 온도까지 승온되고, 당해 온도로 유지되도록 되어 있다.
재치대(36)에는, 예컨대 3개의 핀구멍(40; 도 1에서는 2개만 기재)이 상하방향으로 관통하여 형성되어 있다. 각 핀구멍(40)에는, 그 기단부가 공통으로 연결된 리프터핀(42)이 끼워져 있다. 그리고, 이들의 리프터핀(42)의 공통의 지지축(44)이 벨로즈(46)를 매개로 용기 저부를 기밀하게 관통하여 상하이동 가능하게 설치되어 있다. 지지축(44)이 승강하면, 상기 리프터핀(42)이 승강하여, 웨이퍼(W)를 들어올리기 위해 재치대(36)의 재치면(36A)에서 윗쪽으로 출몰 가능하다.
재치대(36)에 대향하는 용기 천정부에는, 이 처리용기(32) 내로 성막가스 등의 필요한 가스를 공급하기 위한 샤워헤드(46)가 설치되어 있다. 샤워헤드(46) 내에 도입된 성막가스 등의 필요한 가스는, 샤워헤드(46)의 하면(분사면)에 형성된 분사구멍(48)을 매개로, 처리공간(S)으로 분출되도록 되어 있다. 또한, 처리용기(32)에는, 웨이퍼(W)의 반출입을 행할 때에 개폐되는 게이트 밸브(50)가 설치되어 있다. 또한, 처리용기(32)의 저부 주변부에는, 도시하지 않은 진공펌프 등을 개설한 배기계에 접속되는 배기구(52)가 설치되어 있다. 이에 의해, 처리용기(32) 내는, 소정의 압력까지 진공상태 될 수 있도록 되어 있다.
그리고, 재치대(36)의 상측 둘레부에는, 본 발명의 특징을 갖는 가이드링부재(54)가 설치되어 있다. 구체적으로는, 가이드링부재(54)는 단면 역L자형상의 링부재로 이루어지고, 예컨대 Al2O3등의 세라믹이나 석영유리 등에 의해 구성되고, 재치대(36)의 상측 둘레부에 밀접하여 끼워넣어져 있다. 이 가이드링부재(54)는, 재치대(36)의 재치면(36A)에 평행한 수평부분(56)과, 재치대(36)의 측면과 접촉하는 수직부분(58)을 갖춘 가이드링 본체(59)를 구비하고 있다. 상기 수평부분(56)의 상부 내주면은, 재치대(36)의 중심으로 향해 하향 경사진(하방측을 향해 앞이 가는) 테이퍼면으로 이루어진 가이드면(60)으로 구성되어 있다. 이에 의해, 상기 리프터핀(42)에 의해 지지된 웨이퍼(W)를 강하시켜 재치면(36A) 상에 재치할 경우, 웨이퍼(W)가 위치 어긋나고 있을 경우에는, 상기 가이드면(60)이 웨이퍼(W)의 위치어긋남을 수정하여 웨이퍼(W)를 적정한 재치위치로 안내하도록 되어 있다.
가이드링 본체(59)의 수평부분(56)의 내주측의 하부에는, 거의 일정한 깊이의 링형상의 절결부(잘려나간 부분(62); 도 2 및 도 3 참조)가 형성되어 있다. 이 때문에, 수평부분(56)의 내주측은 바짝 다가서 있으며, 당해 부분(56)의 하면(56A)과 재치대(36)의 재치면(36A)과의 사이에 상당히 얇은 링형상의(단면은 가늘고 긴 직사각형 형상의) 파티클 발생 방지공간(64)이 형성되어 있다.
여기서, 각 부의 칫수의 일예에 대해 도 3을 참조하여 설명한다. 웨이퍼(W)의 직경크기에 관계없이, 웨이퍼(W)가 정확한 위치에 재치된 때의웨이퍼(W)의 외주단과 가이드링부재(54)의 수평부분(56)의 내주단과의 사이의 거리(L3)는, 0.5~1.5mm의 범위내, 예컨대 1mm정도이다. 상기 수평부분(56)의 두께(L4)는, 1.5~3mm의 범위내, 예컨대 2mm정도이다. 상기 절결부(62)의 높이, 즉 상기 파티클 발생 방지공간(64)의 높이(L5)는, 0.2mm 이상, 예컨대 0.3mm정도이다(도시의 예에서는 설명의 편의상, 공간(64)을 크게 기재하고 있다). 파티클 발생 방지공간(64)의 재치대 반지름 방향의 길이(L6)는, 2mm 이상, 예컨대 3mm정도이다. 이 경우, 이 공간(64)의 단면의 높이와 길이의 비, 즉 (L6)/(L5)는, 10 이상으로 설정하는 것이 바람직하다. 또, 상기 높이 L5의 0.2mm는, 거의 가공한계 깊이이다.
이상과 같이 구성된 성막장치를 이용하여, 예컨대 TiN(티탄나이트라이드)막을 성막할 경우를 예로 들어 설명한다.
우선, 개방된 게이트 밸브(50)를 매개로 반입되는 반도체 웨이퍼(W)가, 리프터핀(42)으로 수취된다. 이 리프터핀(42)이 강하하여, 웨이퍼(W)가 재치대(36)의 재치면(36A) 상에 재치된다. 이 때, 웨이퍼(W)가 위치 어긋나 있을 경우에는, 재치대(36)의 둘레부에 끼워설치되어 있는 가이드링부재(54)의 테이퍼형상의 가이드면(60)이 웨이퍼(W)의 외주단과 맞닿아서, 웨이퍼(W)의 위치 어긋남을 보정한다. 이에 의해, 웨이퍼(W)는 적정한 위치에 재치된다.
이렇게 하여, 웨이퍼(W)의 적재가 종료하면, 웨이퍼(W)가 소정의 프로세스 온도로 승온되어 이 온도로 유지된다. 동시에, 처리용기(32) 내가 진공상태로 되고, 처리용기(32) 내에 성막가스 등의 소정의 가스가 흘려진다. 이에 의해, 웨이퍼(W) 상으로의 막의 퇴적이 행해진다.
성막가스로서는, 예컨대 TiCl4, NH3및 N2가 이용될 수 있다. 이에 의해, TiN막이 퇴적된다. 또한, 웨이퍼 크기로서는, 8인치의 것이 이용될 수 있다. 프로세스 조건으로서는, TiCl4의 유량이 20sccm정도, NH3의 유량이 400sccm정도, N2의 유량이 50sccm정도이다. 또한, 프로세스 온도는 680℃정도, 프로세스 압력은 40Pa(0.3Torr)정도이다. 이와 같은 성막처리를 예컨대 60초간 정도 행함으로써, 웨이퍼 표면 상에 목표치로서 500Å정도의 막두께의 TiN막이 퇴적된다.
이와 같은 성막처리를 반복하여 행하면, 도 3에 나타낸 바와 같이, 웨이퍼(W) 상에 목표로 하는 막(68)이 퇴적할 뿐만 아니라, 재치면(36A)이나 가이드링부재(54)의 표면 상에도 불필요한 막(70, 72)이 점차 퇴적해 버린다. 이 때, 파티클 발생 방지공간(64)의 상하의 벽면에도 막이 퇴적한다. 이들의 불필요한 막(70, 72)의 막두께는, 웨이퍼(W)의 성막처리 매수에 비례하여 증대해 간다. 특히, 원료가스인 TiCl4의 분압이 낮고 또 성막율이 높아지는 파티클 발생 방지공간(64) 내의 부분에 각각의 막(70, 72)의 피크부분(70A, 72A)이 발생한다.
피크부분(70A, 72A)은, 가이드링부재(54)의 내주단으로부터 소정의 거리(L8), 예컨대 2.8mm정도만큼 외주로부터의 위치(파티클 발생 방지공간(64) 내로 쑥 들어간 위치)에 발생한다. 이 이유에 대해, 도 4를 참조하여 설명한다. 도 4는 원료가스인 TiCl4가스의 유량과 재치대 상의 성막율과의 관계를 나타낸 그래프이다. 여기에서는, TiCl4가스의 유량 이외의 다른 프로세스 조건은, 앞서 기술한 프로세스 조건과 동일하다. 도 4의 그래프로부터 알 수 있는 바와 같이, 당초에는 TiCl4가스의 유량을 조금씩 증가시키면 성막율은 조금씩 증가한다. 그러나, 점 P1의 때(TiCl4가스의 유량이 약 10sccm정도인 때)에 피크로 된 후, 성막율은 급격하게 저하하고, 이후에는 유량을 증가해도 낮은 값으로 일정하게 되어 있다. 상술한 바와 같이, 이 경우, TiCl4가스의 유량은 20sccm정도이기 때문에, 그보다 유량이 낮아져 분압이 낮은 곳에서 성막의 피크점(P1)이 생기고 있다.
도 3에 나타낸 바와 같이, 원료가스인 TiCl4가스의 분압이 낮아지고 있는 부분은, 파티클 발생 방지공간(64) 내로의 TiCl4가스의 확산에 의해, 그 분압이 어느정도 낮아진 부분, 즉 공간(64)의 선단(내주단) 보다도 어느정도 쑥 들어간(외주측의) 부분이다. 이 때문에, 예컨대 거리 L8만큼 공간(64) 내로 쑥 들어간 위치에, 막두께의 피크부분(70A, 72A)이 발생하는 것이다. 또, 이 거리(L8)는, 프로세스 조건이나 이 공간(64)의 높이(L5) 등에 의해 변동하는 것은 물론이다. 또한, 이 높이(L5)는, 성막장치의 클리닝 사이클이나 성막율 등을 감안하여 결정하면 된다.
이상과 같이, 본 실시예에 의하면, 가이드링 본체(59)의 수평부분(56)의 하면이 단부형상으로 깍여지고, 파티클 발생 방지공간(64)이 형성되어 있다. 그리고, 이 공간(64)의 높이(L5)는, 성막되는 막두께에 대해 충분히 큰 값인 0.3mm정도로 설정되어 있다. 따라서, 상기 막(70, 72)의 각각의 피크부분(70A, 72A)이 성장하여 커져도, 이들의 피크부분(70A, 72A)끼리가 접촉하는 일은 없다. 따라서, 이 피크부분이 벗겨져 떨어지지 않는다. 따라서, 파티클의 발생을 억제할 수 있다.
예컨대, 1회의 성막조작으로 피크부분(70A, 72A)에 각각 500Å(0.05㎛)의 막두께의 막이 퇴적되는 것으로 판정되면, 웨이퍼를 100매 처리한 때에는, 합계의 막두께는 5㎛(=0.05×100)로 된다. 이 때, 2개의 피크부분(70A, 72A)의 막두께는, 합계하여 10㎛로 된다. 한편, 공간(64)의 높이(L5)는 0.3mm(=300㎛)이기 때문에, 상기의 10㎛ 보다도 매우 커서 여유가 있다. 즉, 양 피크부분(70A, 72A)이 접촉하는 일은 없다. 또, 어느정도의 웨이퍼 매수를 처리한 후에는, 클리닝 조작이 행해지고, 피크부분 70A 및 72A를 포함하는 불필요한 막 70 및 72는 제거된다.
또한, 만일 막(70, 72)의 피크부분(70A, 72A)이 벽면으로부터 벗겨져 떨어졌다 해도, 이 벗겨져 떨어진 막은, 파티클 발생 방지공간(64) 내의 쑥 들어간 부분에 잔류한다. 따라서, 이 막이 처리공간(S)측으로 확산하는 일도 없고, 따라서 웨이퍼(W)의 표면에 파티클로서 부착하는 일도 저지할 수 있다.
여기서, 상술한 바와 같은 프로세스 조건으로, 100매의 웨이퍼에 대해 성막처리를 행했다. 그 때의 파티클의 상태에 대해, 도 5를 참조하여 설명한다.
도 5는, 반도체 웨이퍼 100매에 대해 성막처리를 행한 때의 파티클수(0.2㎛ 이상)의 변화를 나타낸 그래프이다. 도 5a는 파티클 발생 방지공간(64)의 안쪽의 길이(L6)가 8.8mm인 때, 도 5b는 안쪽의 길이(L6)가 3.0mm인 때의 결과를 각각 나타내고 있다. 이들의 그래프로부터 알 수 있는 바와 같이, 종래 장치의 경우를 나타낸 도 10의 결과와 비교하여, 본 발명 장치의 경우에는 길이(L6)가 8.8mm인 경우도 3.0mm인 경우도, 공히 파티클수는 적어도 2~3개정도이고, 공히 양부판정기준인 30개를 대폭 하회한, 즉 양호한 결과가 얻어지는 것이 판명되었다.
상기의 실시예에서는, 가이드링부재(54)의 내주부의 하면을 깍아없애는 것에 의해, 파티클 발생 방지공간(64)을 형성하고 있다. 그러나, 파티클 발생 방지공간(64)은 웨이퍼(W)를 재치대(36) 상에 억눌러 고정하는 클램프링부재에 설치되어도 된다.
도 6은, 이와 같은 상태의 성막장치를 나타낸 구성도이다. 또, 도 6중에 있어서는, 도 1에 나타낸 부분과 동일부분에 대해 동일부호를 붙이고 그 설명을 생략한다. 여기에서는, 클램프링부재(72)는, 원판링형상의 클램프링 본체(74)를 갖추고 있으며, 리프터핀(42)과 함께 승강하도록 되어 있다. 그리고, 이 클램프링 본체(74)의 내주측의 하면이, 웨이퍼(W)의 바깥둘레와 맞닿아, 웨이퍼(W)를 재치대(36)측으로 억눌러 고정하도록 되어 있다. 그리고, 이 클램프링 본체(74)의 내주측의 하면측에, 도 3에서 설명한 바와 같은 단부형상 절결부가 형성되어 있다. 이에 의해, 클램프링 본체(74)의 내주측 하면과 웨이퍼 둘레부의 표면과의 사이에, 파티클 발생 방지공간(76)이 형성될 수 있다.
이 경우에도, 도 3을 참조하여 상술한 것과 같은 작용을 나타내고, 퇴적한 막의 피크부분의 벗겨짐을 방지할 수 있다. 이 때문에, 파티클의 발생을 억제하는 것이 가능하다.
또, 이상의 각 실시예에서는 TiN막을 퇴적시키는 성막장치를 예로 들어 설명했지만, 이에 한정하지 않고, 본 발명은 어떠한 막을 퇴적시키는 성막장치에도 적용할 수 있다. 예컨대, WN(텅스텐나이트라이드)막, SiO2막 등을 성막하는 성막장치에도 적용할 수 있는 것은 물론이다. 또한, 피처리체로서는, 반도체 웨이퍼에 한정되지 않고, LCD 기판, 유리기판 등도 이용할 수 있다.

Claims (10)

  1. 진공상태 가능한 처리용기와,
    상기 처리용기 내에 설치되고, 피처리체가 재치될 수 있는 재치대 및,
    상기 재치대의 상방에서, 상기 재치대 상에 재치되는 피처리체의 바깥둘레를 둘러싸도록 배치되고, 상기 피처리체의 상기 재치대 상으로의 재치시에 상기 피처리체를 상기 재치대 상에 안내할 수 있는 링형상의 가이드링부재를 구비하고,
    상기 가이드링부재의 내주측 하면과 재치대의 상면과의 사이에, 파티클 발생 방지공간이 형성되어 있는 것을 특징으로 하는 성막장치.
  2. 제1항에 있어서, 상기 파티클 발생 방지공간은, 높이가 약 0.2mm 이상인 것을 특징으로 하는 성막장치.
  3. 제1항 또는 제2항에 있어서, 상기 파티클 발생 방지공간은, 얇은 링형상의 공간인 것을 특징으로 하는 성막장치.
  4. 제3항에 있어서, 상기 파티클 발생 방지공간은, 반지름 방향의 길이가 약 2mm 이상인 것을 특징으로 하는 성막장치.
  5. 제1항 내지 제4항중 어느 한항에 있어서, 상기 파티클 발생 방지공간은,
    평탄한 재치대의 상면과,
    상기 가이드링부재의 내주측 하면에 형성된 단차형상 요부(凹部)에 따라 형성되어 있는 것을 특징으로 하는 성막장치.
  6. 진공상태 가능한 처리용기와,
    상기 처리용기 내에 설치되고, 피처리체가 재치될 수 있는 재치대 및,
    상기 재치대의 상방에서, 상기 재치대 상에 재치되는 피처리체의 바깥둘레를 억눌러 고정할 수 있는 링형상의 클램프링부재를 구비하고,
    상기 클램프링부재의 내주측 하면과 피처리체의 하면과의 사이에, 파티클 발생 방지공간이 형성되어 있는 것을 특징으로 하는 성막장치
  7. 제6항에 있어서, 상기 파티클 발생 방지공간은, 높이가 약 0.2mm 이상인 것을 특징으로 하는 성막장치.
  8. 제6항 또는 제7항에 있어서,상기 파티클 발생 방지공간은, 얇은 링형상의 공간인 것을 특징으로 하는 성막장치.
  9. 제8항에 있어서, 상기 파티클 발생 방지공간은, 반지름 방향의 길이가 약 2mm 이상인 것을 특징으로 하는 성막장치.
  10. 제6항 내지 제9항중 어느 한항에 있어서, 상기 파티클 발생 방지공간은,
    평탄한 피처리체의 상면과,
    상기 클램프링부재의 내주측 하면에 형성된 단차형상 요부에 따라 형성되어 있는 것을 특징으로 하는 성막장치.
KR1020017010632A 1999-12-22 2000-12-22 성막장치 KR100754007B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36570099A JP4419237B2 (ja) 1999-12-22 1999-12-22 成膜装置及び被処理体の処理方法
JPJP-P-1999-00365700 1999-12-22

Publications (2)

Publication Number Publication Date
KR20010102302A true KR20010102302A (ko) 2001-11-15
KR100754007B1 KR100754007B1 (ko) 2007-09-03

Family

ID=18484898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010632A KR100754007B1 (ko) 1999-12-22 2000-12-22 성막장치

Country Status (8)

Country Link
US (2) US20020166509A1 (ko)
EP (1) EP1199380B1 (ko)
JP (1) JP4419237B2 (ko)
KR (1) KR100754007B1 (ko)
DE (1) DE60040392D1 (ko)
SG (1) SG139537A1 (ko)
TW (1) TW466578B (ko)
WO (1) WO2001046491A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US20050176252A1 (en) * 2004-02-10 2005-08-11 Goodman Matthew G. Two-stage load for processing both sides of a wafer
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
US20080289686A1 (en) * 2007-05-23 2008-11-27 Tae Kyung Won Method and apparatus for depositing a silicon layer on a transmitting conductive oxide layer suitable for use in solar cell applications
US8999106B2 (en) 2007-12-19 2015-04-07 Applied Materials, Inc. Apparatus and method for controlling edge performance in an inductively coupled plasma chamber
US9698042B1 (en) * 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge
JP2021012952A (ja) * 2019-07-05 2021-02-04 東京エレクトロン株式会社 載置台、基板処理装置及び載置台の組立方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447570A (en) * 1990-04-23 1995-09-05 Genus, Inc. Purge gas in wafer coating area selection
US5273588A (en) * 1992-06-15 1993-12-28 Materials Research Corporation Semiconductor wafer processing CVD reactor apparatus comprising contoured electrode gas directing means
US5803977A (en) * 1992-09-30 1998-09-08 Applied Materials, Inc. Apparatus for full wafer deposition
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
JPH07201829A (ja) * 1993-12-28 1995-08-04 Tokyo Electron Ltd プラズマ処理装置の洗浄方法
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
US5968379A (en) * 1995-07-14 1999-10-19 Applied Materials, Inc. High temperature ceramic heater assembly with RF capability and related methods
US5635244A (en) * 1995-08-28 1997-06-03 Lsi Logic Corporation Method of forming a layer of material on a wafer
US5891348A (en) * 1996-01-26 1999-04-06 Applied Materials, Inc. Process gas focusing apparatus and method
US5846332A (en) * 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
AU4741497A (en) * 1996-09-30 1998-04-24 Lam Research Corporation Apparatus for reducing polymer deposition on substrate support
JP3476638B2 (ja) * 1996-12-20 2003-12-10 東京エレクトロン株式会社 Ｃｖｄ成膜方法
US6051286A (en) * 1997-02-12 2000-04-18 Applied Materials, Inc. High temperature, high deposition rate process and apparatus for depositing titanium layers
US5942042A (en) * 1997-05-23 1999-08-24 Applied Materials, Inc. Apparatus for improved power coupling through a workpiece in a semiconductor wafer processing system
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
KR20010089376A (ko) * 1998-10-29 2001-10-06 조셉 제이. 스위니 전력을 반도체 웨이퍼 프로세싱 시스템내의 제품을 통하여연결하기 위한 장치
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
US6451181B1 (en) * 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
US6162336A (en) * 1999-07-12 2000-12-19 Chartered Semiconductor Manufacturing Ltd. Clamping ring design to reduce wafer sticking problem in metal deposition
US6375748B1 (en) * 1999-09-01 2002-04-23 Applied Materials, Inc. Method and apparatus for preventing edge deposition

Also Published As

Publication number Publication date
EP1199380B1 (en) 2008-10-01
JP2001181845A (ja) 2001-07-03
SG139537A1 (en) 2008-02-29
JP4419237B2 (ja) 2010-02-24
US20020166509A1 (en) 2002-11-14
KR100754007B1 (ko) 2007-09-03
US20040168642A1 (en) 2004-09-02
EP1199380A4 (en) 2005-01-19
WO2001046491A1 (fr) 2001-06-28
DE60040392D1 (de) 2008-11-13
EP1199380A1 (en) 2002-04-24
TW466578B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
KR102537053B1 (ko) 반도체 웨이퍼 프로세싱 동안 에지 프로세스 제어를 위한 이동식 에지 커플링 링
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
US8342119B2 (en) Self aligning non contact shadow ring process kit
US11443975B2 (en) Planar substrate edge contact with open volume equalization pathways and side containment
US6623597B1 (en) Focus ring and apparatus for processing a semiconductor wafer comprising the same
US20080194113A1 (en) Methods and apparatus for semiconductor etching including an electro static chuck
US6521292B1 (en) Substrate support including purge ring having inner edge aligned to wafer edge
US6228208B1 (en) Plasma density and etch rate enhancing semiconductor processing chamber
US20030219986A1 (en) Substrate carrier for processing substrates
JPH1180950A (ja) ウェハをアラインメントさせる装置および方法
JP2001073135A (ja) 基板を処理するための装置
KR100754007B1 (ko) 성막장치
KR102132089B1 (ko) 기판 적재대
US20210351018A1 (en) Lower plasma exclusion zone ring for bevel etcher
US7764483B2 (en) Semiconductor etching apparatus
JP2006080148A (ja) 基板処理装置
US20210320027A1 (en) Systems and methods for substrate support temperature control
JP3131860B2 (ja) 成膜処理装置
JP2002009136A (ja) 共通の案内部材を有するシャドウリング
KR20010092239A (ko) 성막 장치
KR20050102378A (ko) 반도체 제조장비의 정전척 구조
CN117004928A (zh) 一种化学气相沉积晶圆保护系统
KR19990040657U (ko) 반도체 제조용 웨이퍼 이송장치.
KR20030008411A (ko) 반도체 제조장치의 지지척에 결합되는 인슐레이터 구조
KR20020044372A (ko) 반도체 장치의 제조에서 수직형 저압 화학 기상 증착 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11