KR20010090732A - 레벨변환회로 - Google Patents

Abstract

본 발명의 레벨변환회로는 논리회로, p채널 교차결합 FET 및 n채널 교차결합 FET로부터 상보적인 신호를 수신하는 게이트 접지형의 2개의 n채널 MOSFET과 2개의 p채널 MOSFET을 포함한다. 각 교차결합 FET를 구성하는 2개의 FET는 저전압에서 작동하는 논리회로의 출력과 게이트 접지형 FET를 매개로 각 교차결합 FET로 향하는 그 논리적으로 반전된 출력을 제공함으로써 상보적인 입력에 의해 구동될 수 있고, 결과적으로 교차결합 FET의 이득특성이 개선될 수 있다. 저전력을 소모하는 레벨변환회로는 소자특성에 대하여 큰 허용도를 가지며, 대략 0.5V 내지 1V 정도의 낮은 논리레벨을 통상의 논리레벨인 3V로 변환한다.

Description

레벨변환회로 {LEVEL CONVERTER CIRCUIT}

본 출원은 2000년 3월 27일자로 출원된 일본국 특허출원 제2000-086385호와 2000년 10월 25일자로 출원된 일본국 특허출원 제2000-325047호의 우선권주장출원으로서, 상기 일본국출원의 전체 내용은 참고문헌으로서 본 명세서에 합체된다.

본 발명은 복수의 전원공급장치를 사용하여 작동되는 레벨변환회로에 관한 것이다.

최근에, 하나의 칩 상에 형성되는 반도체소자들의 개수가 상당히 증가하였다. 기가비트급의 반도체 메모리에는 하나의 칩당 수억개의 반도체소자들이 집적되며, 64비트 마이크로프로세서에는 하나의 칩에 수만개에서 수천만개의 반도체소자들이 집적된다. 하나의 칩 상에 형성되는 반도체소자들의 개수는 이 소자들의 크기를 줄임으로써 개선될 수 있다. 최근에, 1 Gbit DRAM (다이나믹 랜덤 억세스 메모리)의 경우, 0.15 ㎛의 게이트 길이를 갖는 MOS 트랜지스터가 사용된다. 하나의 칩 상에 형성되는 반도체소자들의 개수를 더 증가시키기 위하여, 0.1 ㎛ 이하의 게이트 길이를 갖는 MOS 트랜지스터가 사용될 필요가 있다.

이러한 미세한 패턴이 형성된 MOS 트랜지스터의 경우, 핫 캐리어(hot carrier)가 트랜지스터를 열화시키며, 절연막은 TDDB(Time Dependent Dielectric Breakdown)에 의해 파괴된다. 게다가, 채널길이의 감소에 따른 문턱전압의 저하를 억제하기 위하여 기판영역 및 채널영역의 불순물농도가 증가되는 경우 소스 및 드레인의 접합파괴전압(junction breakdown voltage)이 낮아진다. 전원전압을 낮추게 되면 미세한 패턴이 형성된 소자의 신뢰성이 높아진다. 즉, 소스와 드레인 사이의 횡방향 전계를 약화시킴으로써 핫 캐리어가 방지되고 게이트와 벌크 사이의 종방향 전계를 약화시킴으로써 TDDB가 방지된다. 게다가, 전원전압을 낮추게 되면, 소스와 벌크 사이의 접합 및 드레인과 벌크 사이의 접합에 가해지는 역바이어스 전압이 낮아져서 내압의 저하에 대응된다.

최근, 휴대용 정보장치에 대한 시장이 현격하게 증가되었다. 대부분의 휴대용 정보장치는 고에너지밀도를 갖는 리튬이온 배터리와 같은 가벼운 전원장치를 채택하고 있다. 그런데, 리튬이온 배터리의 3 볼트는 미세한 패턴이 형성된 MOS 트랜지스터의 내압보다 높다. 따라서, 리튬이온 배터리가 미세한 패턴이 형성된 트랜지스터의 회로에 적용되는 경우에, 전압을 낮추도록 전원전압변환기가 사용되어야 한다. 논리회로에서 사용되는 CMOS 회로가 동작하는 동안에 소비되는 전력은 작동주파수에 비례하는 것뿐만 아니라 전원전압의 제곱에 비례한다. 따라서, 전원전압을낮추게 되면 칩 내에서의 전력소비가 현저히 줄어든다.

따라서, 휴대용장치를 더 장시간 사용하기 위하여는, 고에너지 밀도를 갖는 배터리, 고효율의 전원 변환회로 및 저전압에서 작동되는 집적회로의 개발이 요구된다. 저전력소비를 달성한다는 관점에서 볼 때 대전력을 소비하는 마이크로 프로세서와 베이스벤드(base-band) LSI에서 낮은 전원전압이 사용되는 것이 바람직하다.

휴대용 정보장치에 있어서는, 논리회로에 추가하여 DRAM이나 SRAM과 같은 메모리장치를 사용할 필요가 있다. DRAM은 소프트 에러 내성을 높이기 위하여 셀의 전하량을 충분히 확보하도록 설계되고 SRAM은 저전압작동시의 작동속도 저하를 피하도록 설계된다. 따라서, 논리회로에서와 같이 현저한 저소비전력화는 이루어지고 있지 않으며, 현재로서는 약 1.75V의 전원전압으로 작동하는 소자들이 실용화되고 있다. 그러나, 메모리 회로의 전원전압이 논리회로의 전원전압과 크게 다르기 때문에, 메모리 회로와 논리회로를 구비한 LSI에서는 다양한 전원전압을 공급하는 다중 전원공급장치 구성을 사용할 필요가 있다.

도 1은 하나의 칩에 집적된 메모리 회로와 논리회로 및 그 전원공급장치를 갖는 휴대용 정보장치용 반도체 집적회로(405)의 구성을 나나낸다. 도 1의 회로는 리튬 배터리(리튬이온 2차전지; 400), 전원전압변환회로(401), 논리회로(402), 온칩(on-chip) 메모리 회로(403), 및 레벨변환기(404)를 포함한다. 리튬 배터리(400)의 출력전원전압 3V는 전원전압변환회로(401)에 의해 0.5V로 변환되어 논리회로 (402)에 0.5V 전원전압이 공급된다. 온칩 메모리 회로(403)는 그 작동을 위하여 1V이상의 전원전압을 요구하기 때문에, 리튬 배터리(400)의 출력전원전압 3V는 메모리 회로(403)에 직접 공급된다. 3V 전원전압 및 0.5V 전원전압이 레벨변환기(404)에 공급되는데, 레벨변환기(404)는 메모리 회로(403)와 논리회로(402)를 접속시킨다.

도 1에 도시된 구성에서는, 논리회로(402)의 전원전압을 0.5V로 함으로써 동작시의 전력소비를 낮출 수 있다. 그러나, 3V에서 2V의 전원전압으로 동작하는 일반적인 CMOS회로의 전원전압을 단순히 낮추게 되면, 장치의 동작속도가 저하되거나 또는 장치가 제대로 작동되지 않게 된다. 이 문제점을 해결하기 위해서는, 전원전압을 낮추면서 동시에 MOS 트랜지스터의 문턱전압을 낮출 필요가 있다. 예를 들면, 0.5V의 저전원전압에서 작동하는 논리회로를 구성하기 위해서는, 절대값으로 0.1V 내지 0.2V 정도로서 종래 FET의 문턱전압에 대략 1/3 정도인 문턱전압을 갖는 FET를 사용할 필요가 있다.

그런데, 이러한 문턱전압이 사용되면, OFF 시에 FET의 누설전류가 크게 증가하고, 결과적으로 대기시의 장치의 전력소모가 크게 증가하여 휴대용 정보장치용 반도체 집적회로를 그대로는 사용할 수 없다.

도 2는 반도체 집적회로와 그리고 상기 문제점을 고려하여 구성된 그 전원공급시스템의 구성을 나타낸다. 도 2에서, 접지전위를 포함한 4개의 전원전압(VDD, VD1, VS1, VSS)이 반도체 집적회로(506)에 공급된다. 리튬 배터리(500)로부터 공급된 3V 전원전압(VDD), 접지전위(VSS), 전원전압변환회로(501)로부터 공급된 VD1 및 VS1은 반도체 집적회로(506)의 칩상에 집적된 논리회로(502)에 공급된다. 이 경우에, 논리회로용 전원전압(VD1)과 논리회로용 접지전압(VS1) 사이의 전위차는 0.5V로 설정된다.

상기 구성과 함께, 논리회로(502)는 작동시의 전력소비를 낮추기 위하여 2개의 전압(VD1, VS1)을 사용하여 작동된다. 게다가, 대기상태에서는, p채널 MOSFET(507)을 ON 상태로 하여 p채널 MOSFET(509)의 웰(well) 전위를 VD1에서 VDD로 설정하며, n채널 MOSFET(508)을 ON 상태로 하여 n채널 MOSFET(510)의 웰(well) 전위를 VS1에서 VSS로 설정한다. 결과적으로, 대기시간에서는 논리회로의 MOSFET(509, 510)의 문턱전압의 절대값이 증가하고 OFF 시에는 누설전류가 감소하여 대기모드에서 전력소비를 낮출 수 있게 된다.

온칩 메모리 회로(503, 504, 505)용 전원공급장치에 대해서는 다음의 3가지 구성이 고려된다.

1) 리튬 배터리로부터 공급된 칩 접지전위(VSS)와 칩 전원전압(VDD) 사용.

2) 논리회로용 전원전압(VD1) 및 칩 접지전위(VSS) 사용.

3) 칩 전원전압(VDD) 및 논리회로용 접지전위(VS1) 사용.

전력소비라는 관점에서 볼 때 2) 또는 3)의 구성이 1)의 구성보다 더 좋기는 하지만, 선택될 구성은 메모리 회로의 작동전압 범위를 고려함으로써 최종적으로 결정된다. 도 2의 반도체 집적회로(506)에 있어서, 논리회로(502)의 경우 하이레벨은 VD1이고 로우 레벨은 VS1이며, 메모리 회로(503)의 경우 하이 레벨은 VDD이고 로우 레벨은 VSS이며, 메모리 회로(504)의 경우 하이 레벨은 VD1이고 로우 레벨은 VSS이며, 메모리 회로(505)의 경우 하이 레벨은 VDD이고 로우 레벨은 VS1이어서,따라서 다양한 논리진폭과 다양한 논리레벨이 사용된다.

도 3은 반도체 집적회로 및 OFF시의 누설전류 문제를 고려하여 구성된 그 전원공급장치의 구성을 나타낸다. 도 3의 회로에서는 반도체 집적회로(605)에 3가지 전원전압이 공급된다. 즉, 니켈수소 2차전지(1.2V) 또는 리튬이온 2차전지(3V; 600)으로부터의 전원전압(VDD)과 접지전위(VSS)가 반도체 집적회로(605)의 하나의 칩상에 집적된 논리회로(602)에 공급된다. 전원전압(VDDV)은 논리회로(602)의 CMOS 회로에 공급된다. 전원전압(VDDV)은 전원전압변환회로(601)로부터 공급되는 논리회로용 전원전압(VD1; 0.5V)을 큰 문턱전압을 갖는 p채널 MOSFET(603)을 매개로 통과시킴으로써 얻어진다.

이러한 구성에 있어서, 대기상태에서는 논리회로의 필요한 정보가 메모리 회로(604)에 저장된 후에 p채널 MOSFET(603)의 게이트 전압이 VDD로 설정되어 MOSFET(603)을 OFF 상태로 한다. 이 때, 논리회로(602)의 누설전류는 큰 문턱전압을 가진 p채널 MOSFET(603)의 OFF 특성에 의해 결정되기 때문에 누설전류가 매우 작게 된다.

그러나, 메모리 회로(605)를 약 0.5V의 전원전압으로 작동시키기는 곤란하기 때문에, 메모리 회로는 VDD와 VSS를 사용하여 구동되며, 하이 레벨(VD1)과 로우 레벨(VSS)이 논리회로에 제공되고 하이 레벨(VDD)과 로우 레벨(VSS)이 메모리회로에 제공되어, 2가지 논리 레벨이 사용된다.

상술한 바와 같이, 휴대용장치의 LSI에는 다중 전원공급시스템이 필수불가결한 것이며, 저전력을 소비하면서 다양한 전원전압에 따른 논리레벨을 변환하는 레벨 변환회로가 요구된다. 논리진폭이 큰 반도체 집적회로로부터 논리진폭이 작은 논리회로에 신호를 전달하기 위해서는, 논리진폭(VDD-VSS)보다 큰 게이트 내압(VBD)를 가진 MOSFET을 사용하는 도 4에 도시한 것과 같은 통상의 CMOS 회로를 사용함으로써 문제없이 레벨변환을 달성할 수 있다

그러나, (VD1-VS1)과 같이 작은 논리진폭(본 예의 경우 0.5V)을 가진 논리회로의 신호레벨을 메모리 회로용의 큰 논리진폭으로 변환하는 것은 곤란하다. 예를 들면, 도 4의 통상적인 CMOS 인버터 회로에서는 신호레벨이 예컨대 (VDD, VSS), (VD1, VSS), (VDD, VS1)과 같은 메모리 회로의 논리레벨로 충분히 변환될 때 여러가지 문제가 발생한다. 즉, 1) 일단의 CMOS 인버터를 사용해서는 완전한 레벨변환이 이루어질 수 없고, 2) 일단의 CMOS 인버터로는 p채널 MOSFET이나 n채널 MOSFET이 컷오프(cut off)될 수 없으며 "A"급 증폭기에서와 같이 ON 상태로 작동되어서, 결과적으로 정상적인 단락회로전류가 전원으로부터 접지로 흐르게 되고, 3) 다단의 CMOS 인버터가 사용되는 경우에는 전력소비가 커지게 된다.

다른 방법으로는, 차동증폭기를 사용하고 기준전압으로 VD1과 VS1 사이의 중간값을 사용하는 방법을 들 수 있다. 그러나, 이 방법에서도, 다음의 이유, 즉 1) 차동증폭기용의 전원이 필요하고, 2) 차동증폭기의 출력을 증폭하는 CMOS 인버터가 요구되며 CMOS 인버터 단에서의 소비전류가 추가되기 때문에 전력소비가 커지게 된다.

상기 문제에 대처하기 위하여, 대략 0.5V에서 1V까지의 논리진폭을 약 2V의 논리진폭으로 변환하는 레벨변환기가 제안되어 있다 (Sub-1-V Swing BusArchitecture for Future Low-Power ULSIs by Nakagome et. al., 1992 VLSI Circuit Symposium, 9-2). 상기 문헌에 개시된 레벨변환기를 도 5에 도시하였는바, 이를 통해 저전력소비특성을 얻고 있다.

도 5의 레벨변환기는 게이트접지 MOSFET(800, 801)과 그리고 하나의 MOSFET의 게이트와 소스가 다른 MOSFET의 소스와 게이트에 각각 접속된 2개의 동일 채널형 MOSFET으로 구성된 2개의 교차결합 FET를 포함한다. 그러나, 동일 채널형 교차결합 MOSFET에 입력되는 게이트 전압의 논리진폭은 서로 크게 다르기 때문에, 동일 크기의 2개의 MOSFET이 사용되는 경우에 교차결합 FET를 구성하는 MOSFET의 구동능력은 결과적으로 크게 달라서 저구동능력을 가진 MOSFET에 의한 반전동작이 어렵게 된다. 따라서, 교차결합 FET 각각에 대하여, 그 구동능력을 고려하여 MOSFET의 크기를 결정할 필요가 있다.

도 5의 레벨변환기에 따른 다른 문제점으로는 소자특성에 대한 허용도가 낮다는 것이다. 즉, p채널 MOSFET(800)과 n채널 MOSFET(801)의 소자특성에 엄격한 제한이 가해져, 원하는 레벨변환을 얻기 위해서는 예컨대 대략 0V에서 0.05V의 문턱전압을 갖는 MOSFET이 요구된다. FET가 이와 같이 특별한 문턱전압을 가져야 하는 요구조건에 의해 제조과정이 복잡하게 되며 문턱전압의 허용범위가 100mV로 매우 좁기 때문에 엄격한 공정제어가 요구된다. 따라서, 최종적으로는 반도체집적회로의 원가가 증가한다.

도 6은 도 5의 레벨변환기 특성의 시뮬레이션 결과를 나타낸다. 여기서, VS1과 VSS는 동일한 전위로 설정된다. 도 7에 도시된 바와 같이, 전원전압(VD1, VS1)에 의해 구동되는 인버터가 레벨변환기(900)의 전단에 종렬접속되고 전원전압(VDD, VSS)에 의해 구동되는 버퍼 인버터가 레벨변환기의 후단에 접속된 회로를 사용하여 시뮬레이션이 수행된다. 레벨변환될 전단의 인버터에 입력되는 신호와 후단의 버퍼인버터에서 출력되는 신호 사이의 지연시간이 구해진다. 1pF의 커패시터가 각 버퍼 인버터에 부하로서 접속되어 있다. 지연시간은 입력신호(IN)가 VS1으로부터 상승하여 (VD1+VS1)/2로 된 시간으로부터 출력신호(OUT)가 변화하여 VSS에서 (VDD+VSS)/2로 상승할 때 까지의 시간(tr)과 그리고 입력신호(IN)가 VD1으로부터 떨어져 (VD1+VS1)/2으로 된 시간으로부터 출력신호(OUT)가 변화하여 VDD에서 (VDD+VSS)/2로 떨어질 때까지의 시간(tf)을 평균하여 구해진다 (도 8 참조).

도 6에는 전원전압(VDD, VD1)을 변화시켜서 도 5의 레벨변환기가 작동되는 경우에 지연시간의 분포가 ns의 단위로 도시되어 있다. 전원전압(VD1)은 도 6의 X축에 그리고 전원전압(VDD)는 Y축에 도시된다. 지연시간이 기술되어 있지 않은 공간부분은 레벨변환기가 작동되지 않는 것을 나타낸다.

VD1이 대략 1.3V에서 1.4V로 낮아지더라도 레벨변환기가 작동되지만, VD1이 1.2V보다 낮게 되면 작동되지 않는다. 이는 VD1이 더 낮아지는 경우 교차 FET를 구성하는 동일채널형의 MOSFET에 입력되는 게이트 전압의 논리진폭들의 차이가 더 커지게 되고, FET의 구동능력들 사이의 차이가 더 커져서 더 낮은 구동능력을 갖는 FET에 의한 반전동작이 곤란해지기 때문인 것으로 생각된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 소자 특성에 대하여 큰 허용도를 가지며 저전력을 소비하는 레벨변환기를 실현하는 반도체 집적회로를 제공한다.

본 명세서의 일부분으로서 합체되는 이하의 첨부도면은 본 발명의 바람직한 실시예들을 도시하고 있는데, 이하의 바람직한 실시예들의 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 하는바;

도 1은 종래 반도체 집적회로와 그리고 이 회로에 복수의 전원장치를 제공하는 전원공급시시템의 구성을 나타내는 블록도이고,

도 2는 저전압에서 작동되는 논리회로와 그리고 이 회로에 복수의 전원을 공급하는 전원공급시스템을 포함하는 종래 반도체 집적회로의 구성을 나타내는 블록도이고,

도 3은 저전압에서 작동되는 논리회로와 그리고 이 회로에 복수의 전원을 공급하는 전원공급시스템을 포함하는 다른 종래 반도체 집적회로의 구성을 나타내는 블록도이고,

도 4는 CMOS 인버터를 사용하는 종래 레벨변환기를 나타내는 회로도이고,

도 5는 교차결합 FET를 사용하는 종래 레벨변환기를 나타내는 회로도이고,

도 6은 도 5의 레벨변환기의 동작 시뮬레이션 결과를 나타내는 표이고,

도 7은 상기 동작 시뮬레이션을 달성하는데 사용되는 회로의 회로도이고,

도 8은 상기 동작 시뮬레이션에서 동작속도의 정의를 설명하는 도면이고,

도 9는 본 발명의 제1 실시예에 따른 반도체집적회로에 사용되는 레벨변환기를 나타내는 회로도이고,

도 10A 내지 도 10C는 제1 실시예의 동작을 나타내는 파형도이고,

도 11은 본 발명의 제2 실시예에 따른 반도체집적회로에 사용되는 레벨변환기를 나타내는 회로도이고,

도 12A 내지 도12D는 제2 실시예의 동작을 나타내는 파형도이고,

도 13A와 도 13B는 제1 또는 제2 실시예의 레벨변환기에 사용되는 게이트 접지형 회로의 웰 전위를 나타내는 도면이고,

도 14는 도 11의 레벨변환기의 동작 시뮬레이션 결과를 나타내는 표이고,

도 15는 본 발명의 제3 실시예에 따른 반도체집적회로에 사용되는 레벨변환기를 나타내는 회로도이고,

도 16은 본 발명 제3 실시예의 변형에 따른 레벨변환기를 나타내는 회로도이고,

도 17은 제3 실시예의 레벨변환기의 동작 시뮬레이션 결과를 나타내는 표이고,

도 18A는 p웰 내에 형성된 n채널 MOSFET과 n웰 내에 형성된 p채널 MOSFET을 그 표면에 가지는 반도체 기판의 단면도로서, 게이트와 웰 사이의 상호접속을 나타내고 있는 도 13A와 도 13B에 대응되는 도면이고,

도 18B는 동일한 n웰에 형성된 2개의 p채널 MOSFET을 그 표면에 가지는 반도체 기판의 단면도로서, 게이트와 웰 사이의 상호접속을 나타내고 있는 도면이다.

<참조부호의 간단한 설명>

401, 501, 601 : 전원전압변환회로 102, 402, 502, 602 : 논리회로

403, 503, 504, 505, 605 : 메모리회로

100, 404, 900 : 레벨변환기 405, 506, 605 : 반도체집적회로

101-108, 507-510 : MOSFET 10A, 10B : 입력단자

10C-10F : 출력단자

본 발명에 따르면, 제1 입력신호를 수신하는 제1 입력단자와 제2 입력신호를 수신하는 제2 입력단자로서, 제1 입력신호와 제2 입력신호는 상보적인, 제1 입력단자 및 제2 입력단자와; 제1 출력신호를 출력하는 제1 출력단자와 제2 출력신호를 출력하는 제2 출력단자로서, 여기에서 제1 및 제2 출력신호는 상보적이고, 상보적인 제1 및 제2 입력신호의 전압진폭은 상보적인 제1 및 제2 출력신호의 전압진폭보다 작은, 제1 출력단자 및 제2 출력단자와; 제1 및 제2 입력단자에 접속된 적어도 제1 및 제2 충전 전달 MISFET과; 적어도 제1 및 제2 충전 전달 MISFET에 접속되는 제1 내부입력단자와 그리고 제1 내부출력단자를 가지는 차동증폭기; 및 제1 내부출력단자에 접속된 제2 내부입력단자와 제1 및 제2 출력단자에 접속된 제2 내부출력단자를 가지는 출력버퍼를 구비한 레벨변환회로가 제공된다.

또한, 본 발명에 따르면, 제1 논리진폭을 가지는 제1 논리신호가 입력되는 제1 입력단자와; 제1 논리신호의 반전신호인 제2 논리신호가 입력되는 제2 입력단자와; 제1 게이트와 제1 도전경로를 가지며, 그리고 제1 도전경로의 도전은 제1 게이트에 의해 제어되고 제1 도전경로의 일단은 제1 입력단자에 접속된, 제1 충전 전달 MISFET와; 제2 게이트 및 제2 도전경로를 가지며, 그리고 제2 도전경로의 도전은 제2 게이트에 의해 제어되고 제2 도전경로의 일단은 제2 입력단자에 접속된, 제2 충전 전달 MISFET와; 제1 내부입력단자, 제2 내부입력단자, 제1 출력단자 및 제2 출력단자를 가지며, 제1 충전 전달 MISFET의 제1 도전경로의 타단은 제1 내부입력단자에 접속되고, 제2 충전 전달 MISFET의 제2 도전경로의 타단은 제2 내부입력단자에 접속되고, 제1 출력단자는 제1 논리진폭과는 다른 제2 논리진폭을 가지는 제3 논리신호를 출력하고, 제2 출력단자는 제3 논리신호의 반전신호인 제4 논리신호를 출력하는 증폭기를 구비한 레벨변환회로가 제공된다.

이하 첨부도면을 참조하면서, 본 발명의 실시예들을 설명한다.

본 발명에 따른 레벨변환기(도 9 참조, 이하 도 9의 참조부호를 병기함)는, 제1 전위레벨(VDD, VSS)이 인가되는 제1 전원선과; 제1 전위레벨과 다른 제2 전위레벨(VD1, VS1)이 인가되는 제2 전원선과; 제1 및 제2 전위레벨과 다른 제3 전위레벨(VS1, VD1)이 인가되는 제3 전원선과; 제1 논리신호가 입력되는 제1 입력단자 (10A)와; 제1 논리신호의 반전신호인 제2 논리신호가 입력되는 제2 입력단자(10B)와; 제2 전원선(VD1, VS1)에 접속된 제1 게이트와 제1 입력단자(10A)가 그 일단에 접속된 제1 도전경로를 가지는 제1 도전형의 제1 MISFET(103, 101)와; 제2 전원선 (VD1, VS1)에 접속된 제2 게이트와 제2 입력단자(10B)가 그 일단에 접속된 제2 도전경로를 가지는 제1 도전형의 제2 MISFET(104, 102)와; 제3 게이트와 그리고 그 일단에 제1 전원선(VDD, VSS)이 접속된 제3 도전경로를 가지는 제2 도전형의 제3 MISFET(105, 107)과; 제4 게이트와 제4 도전경로를 가지며, 제4 도전경로의 일단에는 제1 전원선(VDD, VSS)이 접속되고, 제4 도전경로의 타단에는 제3 게이트가 접속되고, 제3 도전경로의 타단에 제4 게이트가 접속되고, 제3 도전경로의 타단에는 제1 도전경로의 타단이 접속되고, 제4 도전경로의 타단에는 제2 도전경로의 타단이 접속된, 제2 도전형의 제4 MISFET(106, 108)과; 제3 도전경로의 타단에 접속된 제1 출력단자(10C, 10E)와; 제4 도전경로의 타단에 접속된 제2 출력단자(10D, 10F)와; 제1 전원선(VDD, VSS) 및 제3 전원선(VS1, VD1)에 접속되어, 제3 도전경로의 타단의 신호들과 제4 도전경로의 타단의 신호들중 적어도 하나에 대응하는 출력신호를 출력하는 버퍼회로(109, 110)를 구비한다.

따라서, 저전압으로 작동되는 논리회로의 출력과 그 논리반전된 출력을 게이트 접지형 FET를 매개로 2개의 교차결합 FET로 구성된 래치(latch)회로의 2개의 출력단자에 제공함으로써 교차결합 FET의 이득특성이 증진될 수 있기 때문에, 출력진폭이 교차결합 FET에 의해 더 크게 될 수 있고, 회로의 전력소비가 낮아질 수 있다. 또한, 회로 마진이 상보적인 입력을 사용함으로써 더 크게 될 수 있기 때문에, 소자특성에 대한 제한이 완화될 수 있다.

또한, 2개의 교차결합 FET로 구성된 래치회로의 출력측에 커다란 레벨차를 가지는 전원전압에서 작동되는 버퍼회로를 구비하는 것이 바람직하다. 본 발명의 제1 및 제2 태양에 따른 레벨변환회로에 있어서, 전원전압으로서 제1 및 제3 전원으로부터 전압이 제공되며 제3 및 제4 FET의 타단의 신호에 대응하는 출력신호를 출력하는 버퍼회로가 사용되는바, 결과적으로 제1 및 제3 전원의 전압들간의 차에 대응하는 커다란 논리진폭이 예컨대 얻어질 수 있다. 이 경우에, 소스와 드레인 사이의 그 전류경로가 제1 및 제3 전원 사이에 직렬접속 된 2개의 n채널 FET를 사용하고, 제3 및 제4 FET의 타단이 각각 2개의 n채널 FET의 게이트에 접속되는 것이 바람직하다.

또한, 본 발명의 다른 태양에 따른 레벨변환회로(도 9, 도 11, 도 15 및 도 16 참조, 이하 이 도면들의 참조부호 병기함)는, 제1 전위레벨(V1)이 인가되는 제1 전원선(VDD)와; V1보다 높지 않은 제2 전위레벨(V2)이 인가되는 제2 전원선(VD1)과; V2보다 낮은 제3 전위레벨(V3)이 인가되는 제3 전원선(VS1)과; V3보다 높지 않은 제4 전위레벨(V4)이 인가되는 제4 전원선(VSS)와; 논리레벨로서 V2와 V3를 가지는 제1 논리신호가 입력되는 제1 입력단자(10A, 20A)와; 제1 논리신호의 반전신호인 제2 논리신호가 입력되는 제2 입력단자(10B, 20B)와; 제2 전원선(VD1)에 접속된 제1 게이트, 제1 입력단자(10A, 20A)에 접속된 제1 소스 및 제1 드레인을 가지는 n채널형의 제1 MISFET(103)과; 제3 전원선(VS1)에 접속된 제2 게이트, 제2 입력단자(10B, 20B)에 접속된 제2 소스 및 제2 드레인을 가지는 p채널형의 제2 MISFET(101)과; 제2 전원선(VD1)에 접속된 제3 게이트, 제2 입력단자(10B, 20B)에 접속된 제3 소스 및 제3 드레인을 가지는 n채널형의 제3 MISFET(104)과; 제3 전원선(VS1)에 접속된 제4 게이트, 제2 입력단자(10B, 20B)에 접속된 제4 소스 및 제4 드레인을 가지는 p채널형의 제4 MISFET(102)과; 제5 게이트, 제1 전원선(VDD)에 접속된 제5 소스 및 제1 드레인에 접속된 제5 드레인을 가지는 p채널형의 제5 MISFET(105)와; 제6 게이트, 제1 전원선(VDD)에 접속된 제6 소스 및 제5 게이트에 접속된 제6 드레인을 가지며, 제3 드레인과 제6 게이트는 제5 드레인에 접속되는 p채널형의 제6 MISFET(106)과; 제4 드레인에 접속된 제7 게이트, 제4 전원선(VSS)에접속된 제7 소스 및 제2 드레인에 접속된 제7 드레인을 가지는 n채널형의 제7 MISFET(107)과; 제7 드레인에 접속된 제8 게이트, 제4 전원선(VSS)에 접속된 제8 소스 및 제7 게이트와 제4 드레인에 접속된 제8 드레인을 가지는 n채널형의 제8 MISFET(108)을 구비하고, 여기에서 V1과 V3의 논리레벨을 가지는 제3 논리신호와 그리고 제3 논리신호의 상보적 신호인 제4 논리신호가 제5 드레인 및 제6 드레인으로부터 출력되고, V2와 V4의 논리레벨을 가지는 제5 논리신호와 그리고 제5 논리신호의 상보적 신호인 제6 논리신호가 제7 드레인 및 제8 드레인으로부터 출력된다.

본 발명의 태양에 따른 레벨변환기 회로에 있어서, 소스와 드레인 사이의 그 전류경로가 제1 및 제4 전원 사이에 직렬접속된 p채널 및 n채널 FET를 포함하는 버퍼회로가 더 구비되고, 레벨변환기의 제1 레벨 및 제2 레벨 출력중 하나가 버퍼회로를 구성하는 p채널 및 n채널 FET의 게이트에 공통적으로 제공된다. 이러한 구성을 사용하면, 제1 및 제4 전원의 전압 사이의 차에 대응하는 커다란 논리진폭을 얻을 수 있다. 즉, 저전압에서 작동되는 논리회로의 출력으로부터 원하는 논리진폭으로 레벨변환이 이루어질 수 있어서, 전체 시스템의 전력소비를 낮출 수 있게 된다. 또한, 상보적인 입력을 사용하여 회로 마진을 크게 할 수 있어서 소자특성에 대한 제한이 완화될 수 있다.

또한, 버퍼회로가 대형 FET를 사용하여 구성되는 경우라도, 버퍼회로의 각 FET의 문턱전압의 절대값을 레벨변환기의 각 FET의 문턱전압의 절대값보다 크게 설정함으로써 대기시간에서의 누설전류가 억제될 수 있다.

또한, 2개의 교차결합 FET로 구성되고 그리고 그 레벨이 2개의 교차결합 FET에 의해 변환되는 상보적인 출력을 위한 회로 사이에 접속된 제3 래치회로를 구동시킴으로써 레벨변환기의 동작속도가 개선될 수 있다.

(제1 실시예)

도 9는 본 발명의 제1 실시예에 따른 반도체집적회로에 사용되는 레벨변환기를 도시하고 있다. 반도체집적회로는 저전압에서 작동하는 논리회로와, 논리회로용 전압보다는 높은 전압에서 작동하며 논리회로와 하나의 칩에 일체로 형성된 메모리 회로를 구비한다. 논리회로와 메모리 회로 사이에 레벨변환기가 제공된다.

레벨변환기(100)는 논리회로(120)로부터의 대략 0.5V의 논리출력레벨을 1V 내지 3V의 레벨로 변환하여 이 레벨변환된 전압을 메모리 회로에 출력하는데 사용된다. 레벨변환기(100)는 논리회로로부터 상보신호(10A, 10B)를 수신하는 게이트 접지형 p채널 MOSFET(101, 102)과 n채널 MOSFET(103, 104)을 포함한다. 또한, 레벨변환기(100)는 p채널 MOSFET(105, 106)으로 구성된 p채널 교차결합 FET와 n채널 MOSFET(107, 108)으로 구성된 n채널 교차결합 FET를 포함한다.

p채널 MOSFET(101, 102)의 게이트는 논리회로(120)의 접지전원단자인 VS1에 접속되어 있고, n채널 MOSFET(103, 104)의 게이트는 논리회로(120)의 양의 전원단자인 VD1에 접속되어 있으며, VD1>VS1이다. 또한, p채널 MOSFET(105, 106)의 소스는 VDD(VDD≥VD1)에 접속되어 있고, n채널 MOSFET(107, 108)의 소스는 VSS(VSS≤VS1)에 접속되어 있다. p채널 MOSFET(105, 106)의 드레인은 p채널 MOSFET(106, 105)의 게이트에 각각 접속되어 있다. 마찬가지로, n채널 MOSFET(107, 108)의 드레인은 p채널 MOSFET(108, 107)의 게이트에 각각 접속되어 있다. 레벨변환된 상보출력이 각 교차결합 FET의 출력단자(10E, 10F)와 출력단자(10C, 10D)로부터 구해진다.

상기 레벨변환기(100)에 따르면, 논리회로(120)의 논리레벨인 VD1과 VS1은 입력단자(10A, 10B)에 입력되며 다음과 같이 레벨변환된다 (도 10A 내지 도 10C 참조).

입력단자(10A)의 전위가 VS1에서 VD1으로 변화하고 입력단자(10B)의 전위가 VD1에서 VS1으로 변화한다고 하자. p채널 교차결합 FET에서의 MOSFET(105)의 드레인 전위가 VD1에 도달할 때까지 n채널 MOSFET(103)은 ON 상태로 유지되기 때문에, p채널 교차결합 FET에서의 MOSFET(105)의 드레인(10C) 전위는 입력단자(10A)의 전위가 VS1에서 VD1으로 변화될 때 (도 10A의 t1) VD1쪽을 향하여 변화한다 (도 10B의 t1). 한편, n채널 MOSFET(104)은 OFF 상태로 유지되지만, 입력단자(10B)의 전위가 VD1에서 VS1으로 변화되기 때문에 ON 상태로 되고, 결과적으로 p채널 교차결합 FET에서의 MOSFET(106)의 드레인(10D) 전위는 VS1 쪽으로 변화한다 (도 10B의 t1).

MOSFET(105)의 드레인 전압이 VD1 근방의 값까지 상승하면, MOSFET(103)은 턴 오프되어 논리회로의 버퍼회로에서 출력단자(10C)가 분리되고, 출력단자(10C)의 전위는 VDD로 상승하는데, 여기서 VDD는 교차결합 FET의 전원전압이다. 또한, MOSFET(104)이 ON 상태로 설정되기 때문에, MOSFET(106)의 드레인 전압인 10D의 전위는 VS1으로 설정된다 (도 10B의 t1에서 t2까지의 정상 시간주기).

따라서, 논리레벨(VD1, VS1)에서 논리레벨(VDD, VS1)로의 레벨변환은 게이트 접지형 구조를 가진 n채널 MOSFET(103, 104)과 p채널 MOSFET(105, 106)으로 구성된p채널 교차결합 FET를 사용하여 달성될 수 있다. 이 때, MOSFET(106)은 OFF 상태로 설정되기 때문에, MOSFET(106)을 통해 흐르는 소비전류는 거의 없고 또한 MOSFET(105)을 통해 흐르는 소비전류는 게이트 접지형 n채널 MOSFET(103)이 OFF 상태로 설정되기 때문에 매우 작게 되어, 정적인 전력소비는 거의 제로가 된다.

또한, 도 9에 도시한 바와 같이, p채널 교차결합 FET와 n채널 교차결합 FET의 출력측에서는, n채널 MOSFET(109, 110)으로 구성된 제1 출력버퍼가 VDD와 VS1 사이에 직렬 접속되고, n채널 MOSFET(111, 112)으로 구성된 역상 출력형 제2 버퍼가 VD1과 VSS 사이에 직렬 접속된다.

출력단자(10D, 10C)는 n채널 MOSFET(109, 110)의 게이트에 각각 접속되기 때문에, VDD와 VS1의 전위들 사이의 차이에 대응하는 논리진폭의 출력(OUT3)은 제1 출력버퍼로부터 구해질 수 있다.

본 예에 있어서, 게이트 접지형 구조를 가진 n채널 MOSFET(103, 104)과 p채널 MOSFET(105, 106)으로 구성된 p채널 교차결합 FET를 사용하여 수행되는 레벨변환이 설명되었지만, 논리레벨(VD1, VS1)로부터 논리레벨(VD1, VSS)로의 레벨변환은 게이트 접지형 구조를 가진 p채널 MOSFET(101, 102)과 n채널 MOSFET(107, 108)으로 구성된 교차결합 FET의 동일 기능에 의해 수행될 수 있다 (도 10C 참조). 또한, 출력단자(10E, 10F)가 n채널 MOSFET(111, 112)의 게이트에 각각 접속되기 때문에, 출력(OUT3)에 대하여 역상을 가지며 VD1과 VSS의 전위들 사이의 차이에 대응하는 논리진폭을 가지는 출력(OUT4)이 제2 버퍼에서 얻어진다.

상술한 바와 같이, 저전압에서 작동되는 논리회로의 출력 및 그 논리적 반전출력을 게이트 접지 회로를 통하여 각 교차결합 FET에 제공함으로써 각 교차결합 FET를 구성하는 2개의 FET를 보상입력으로 구동가능하여, 교차결합 FET의 이득 특성이 개선될 수 있다. 게이트 접지 회로를 구성하는 p채널 MOSFET(101, 102)은 상보동작을 수행하며 게이트 접지 회로를 구성하는 n채널 MOSFET(103, 104)은 상보동작을 수행하기 때문에, 회로의 동작 마진이 확대될 수 있고, 소자특성의 제한이 완화될 수 있다.

제1 실시예(도 9)에 있어서, 레벨변환은 양의 측면과 음의 측면에서 달성되지만, 게이트 접지형 n채널 MOSFET(103, 104)과 그리고 p채널 MOSFET(105, 106)으로 구성된 p채널 교차결합 FET를 사용함으로써 양의 측면에서의 레벨변환만이 달성될 수 있고, 또는 게이트 접지형 p채널 MOSFET(101, 102)과 그리고 n채널 MOSFET(105, 106)으로 구성된 n채널 교차결합 FET를 사용함으로써 음의 측면에서의 레벨변환만 달성될 수 있다. 또한, CMOS 인버터가 출력버퍼로서 사용되는 경우에는 교차결합 FET의 상보출력신호들중 하나의 신호만이 입력신호로서 출력버퍼에 입력되는 구성을 사용할 수 있다.

(제2 실시예)

도 11에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 레벨 변환기는 도 9의 레벨변환기와 동일하며 논리회로로부터 상보신호(20A, 20B)를 수신하는 레벨변환기(100)를 포함한다. 레벨변환기(100)는 또한 p채널 MOSFET(201, 202)과 n채널 MOSFET(203, 204)을 포함하며 그 출력은 20G와 20H로부터 얻어진다. p채널 MOSFET(201)과 n채널 MOSFET(203)으로 구성된 CMOS 인버터는 제1 출력버퍼로서 사용되고, p채널 MOSFET(202)과 n채널 MOSFET(204)로 구성된 CMOS 인버터는 제1 출력버퍼의 출력중 반전된 출력을 출력하는 제2 출력버퍼로서 사용된다. 도 11에서 단자나 노드에 대한 참조부호(20A 내지 20H)는 때때로 도 12A 내지 도 12D에 도시된 바와 같은 파형이나 신호에 대하여 사용된다.

먼저, 상보출력(20C, 20D; 도 12B 참조)은 레벨들이 논리레벨(VD1, VS1)을 가지는 상보입력(20A, 20B; 도 12A 참조)으로부터 VDD와 VS1으로 변환된다. 더욱이, 도 9에서와 동일한 레벨변환기(100)를 사용하여 그 레벨들이 VD1과 VSS로 변환되는 상보출력(20E, 20F; 도 12C 참조)이 얻어진다. 20C와 20E의 논리레벨이 동일하기 때문에, p채널 MOSFET(201)의 게이트에 20C를 입력하고 n채널 MOSFET(203)의 게이트에 20E를 입력함으로써 논리레벨(VDD, VSS)을 가진 신호가 출력단자(20G)에 출력될 수 있어서, 레벨변환이 수행될 수 있다.

마찬가지로, 출력단자(20G)의 출력중 논리적으로 반전된 출력은 p채널 MOSFET(202)의 게이트에 20D를 입력하고 n채널 MOSFET(204)의 게이트에 20F를 입력함으로써 20H로부터 얻어진다. 따라서, VDD와 VSS 사이의 차이에 대응하는 더 큰 논리진폭이 얻어질 수 있다.

도 9 및 도 11과 관련된 본 발명의 회로를 상세히 설명한다. 이 경우에, 0.25㎛ CMOS 공정이 사용된다는 가정에 기초한 검토결과를 설명한다.

먼저, VDD, VD1, VS1 및 VSS는 전원전압으로서 각각 3V, 1.75V, 1.25V 및 0V로 설정된다. 내부 논리회로의 유효 전원전압(VD1-VS1)은 0.5V이고, 0.5V의 논리진폭은 3V로 변환된다고 가정한다. 논리회로의 출력은 CMOS 인버터의 출력으로서 얻어지며, 그 p채널 MOSFET의 게이트 폭은 120㎛이고, 그 n채널 MOSFET의 게이트 폭은 60㎛이며, 인버터 회로의 출력은 레벨변환된다고 가정한다.

게이트 접지형 p채널 MOSFET(101, 102)의 게이트 폭은 30㎛로 설정되고, n채널 MOSFET(103, 104)의 게이트 폭은 15㎛로 설정되고, 교차결합 FET에서의 p채널 MOSFET(105, 106)의 게이트 폭은 6㎛이고, n채널 MOSFET(107, 108)의 게이트 폭은 3㎛로 설정되고, 도 9의 출력버퍼에서의 n채널 MOSFET(109 내지 112)의 게이트 폭은 3㎛로 설정되고, 도 11의 출력버퍼에서의 p채널 MOSFET(201, 202)의 게이트 폭은 6㎛로 설정되고, n채널 MOSFET(203, 204)의 게이트 폭은 3㎛로 설정된다. 연구를 하면서, FET의 문턱전압의 설계 중심은 MOSFET(101 내지 108)의 문턱전압이 내부 논리회로의 문턱전압과 동일하도록 (p채널의 경우에 Vtp1 = -0.15V이고 n채널의 경우에 Vtn1 = 0.15V임) 설정된다. 또한, 도 9의 출력버퍼에서의 n채널 MOSFET과 도 11의 출력버퍼에서의 MOSFET(201 내지 204)의 문턱전압은 3V 전원전압에서의 누설전력을 감소시키기 위하여 절대값으로 약간 큰 값(Vtp2 = -0.5V, Vtn2 = 0.5V)으로 설정된다.

p채널 및 n채널 MOSFET의 문턱전압이 파라메터로서 사용되면서 100MHz의 신호가 입력될 때의 동작을 검토한다. 도 13A와 도 13B에 도시된 바와 같이, 게이트 접지형 MOSFET(101 내지 104)의 기판전위(웰 전위)는 교차결합 FET에서의 데이터 반전을 빠르게 수행하기 위하여 그 게이트 전위와 동일한 전위로 설정된다. 이는 게이트 접지형 MOSFET(101 내지 104)을 OFF 상태로 설정되기 쉽도록 하기 위한 것이며, 실제로 CMOS 프로세스에서의 MOSFET의 웰전위 또는 SOI프로세스에서의MOSFET의 바디(body) 전위가 그 게이트 전압과 동일한 전위로 설정되는 것을 의미한다.

도 18A는 p형 반도체 기판(150)의 단면도로서, n웰(101w)에 형성된 p채널 MOSFET(101)과 그리고 n웰(103w)에 형성된 p웰(103w') 내의 n채널 MOSFET(103)을 도시하고 있는데, 각각은 반도체 기판(150)의 표면에 형성되며, 게이트(101g/103g)와 웰(101w/103w) 사이의 상호접속이 도시되어 있다.

도 13A와 도 13B의 참조부호와 대응되게 동일한 참조부호가 할당된다. 참조부호(101s/103s, 101d/103d)는 각각 MOSFET(101, 103)의 소스와 드레인을 나타낸다. 동일한 도전형(n채널형)의 MOSFET(103, 104)이 도 18B에 도시된 바와 같이 n웰(103w')에 형성된 동일한 p웰(103w)에 형성될 수 있다. 마찬가지로, n채널형 MOSFET(101, 102)이 동일한 p웰에 형성될 수 있다. 도 18B에 사용된 참조부호는 도 18A에서와 마찬가지 방식으로 부여되어 도 13A와 도 13B에 대응한다.

따라서, 그 소자의 크기가 작더라도 교차결합 FET를 구동하는 게이트 접지형 회로의 구동능력이 개선될 수 있다. 또한, p채널 MOSFET(101, 102)이 동일한 n웰에 형성될 수 있으며 n채널 MOSFET(103, 104)이 동일한 p웰에 형성될 수도 있다. 상기 구조를 이용하면, 회로면적이 감소될 수 있다.

내부 논리회로의 문턱전압(, Vtn1)은 실제 프로세스에서의 변동범위보다 큰 0V에서 0.25V까지 변화하며, 문턱전압(, Vtn2)은 0.3V에서 0.7V까지 변화하지만, 회로는 어떤 문제도 일으키지 않으면서 확실히 작동된다. 또한, 동작특성은 Vtp2와 Vtn2에 대체로 의존하지 않는다는 것이 발견되었다.

한편, 도 5에 도시한 종래회로에 있어서는 레벨변환은 전술한 바와 같이 대략 0V에서 0.05V까지 MOSFET(701, 702)의 문턱전압의 좁은 범위에서만 달성될 수 있으며, 본 발명은 소자특성의 허용도라는 관점에서 볼 때 종래기술보다 확실히 유리하다.

본 연구는 4개의 전원장치에 대해서만 이루어진 것은 아니고 도 3에 도시된 바와 같이 3개의 전원장치, 즉 VDD = 3V, VD1 = 0.5V, VS1 = VSS = 0V, VDD = 1.2V, VD1 = 0.5V, VS1 = VSS = 0V에 대해서도 이루어졌는바, 회로는 아무런 문제없이 확실히 작동된다.

도 14는 도 11의 레벨변환기의 동작시뮬레이션 결과를 나타낸다. 시뮬레이션 조건은 도 6을 참조하면서 "발명이 속하는 기술분야 및 그 분야의 종래기술"에 기술된 것과 동일하다. 도 11의 레벨변환기에서는, 낮은 VD1 측의 동작이 크게 개선되고 또한 그 동작은 VD1이 0.4V에 도달할 때까지 달성될 수 있다. 회로는 0.5V에서 동작되는 논리회로와 VDD에서 동작되는 메모리 회로용 전압변환기로서 사용될 수 있다.

(제3 실시예)

도 15는 본 발명의 제3 실시예에 따른 반도체 집적회로에 사용되는 레벨변환기를 나타낸다. 도 1 및 도2에서와 동일한 부분은 동일한 참조부호를 부여하고 그 설명은 생략한다.

레벨변환기(100)와 그리고 p채널 MOSFET(201, 202) 및 n채널 MOSFET(203,204)으로 구성된 출력회로를 포함하는 회로의 동작은 제2 실시예에서와 동일하다. 지금부터, MOSFET(203, 204)의 동작을 검토한다. MOSFET(203, 204)의 게이트는 20E와 20F에 접속되어 있다. 레벨변환이 이루어진 후에 20E와 20F의 전압은 VD1 또는 VSS로 설정된다. MOSFET(201, 203) 및 MOSFET(202, 204)으로 구성된 출력회로는 전원전압으로 사용되는 VDD와 VSS에 의해 동작되지만, MOSFET(203, 204)으로 입력되는 신호의 레벨은 로우 레벨인 VD1이다. 따라서, VDD에서 VSS로 출력단자를 방전하는 출력회로의 동작속도는 느리다. 이는 제2 실시예의 레벨변환기의 동작이 시뮬레이션 된 도 14에 도시한 바와 같이 VD1이 0.6V 이하로 된 이후에 동작속도가 왜 갑자기 느려지는지에 대한 이유이다.

제3 실시예에서는, 상기 문제점을 해결하기 위하여 MOSFET(301, 302)으로 구성된 제3의 교차결합 FET가 제공된다. 동작에 관한 상기 설명에 있어서, 20C, 20D, 20E 및 20F는 레벨변환이 이루어진 이후에 VDD, VS1, VD1 및 VSS로 각각 설정된다. VDD는 MOSFET(201)의 게이트에 인가되고 VD1은 MOSFET(203)의 게이트에 입력되어 출력단자(20G)를 VSS 쪽으로 방전시킨다. 그러나, 이 동작은 느리다. 한편, VS1은 MOSFET(202)의 게이트에 공급되고 VSS는 MOSFET(204)의 게이트에 공급되어 출력단자(20H)를 VDD 쪽으로 충전시킨다. MOSFET(202)의 게이트에 인가되는 입력전압은 낮은 전압인 VS1으로 설정되기 때문에 충전동작은 고속으로 이루어진다. 논리회로의 전원전압의 VD1과 VS1이 더 낮아질 수록 동작속도는 더 빨라지게 된다.

출력단자(20H)의 전압은 MOSFET(301)의 게이트에 입력되며, 출력단자(20G)의 전압은 MOSFET(302)의 게이트에 입력된다. 출력단자(20H)가 VSS로부터 VDD 쪽으로고속 충전되기 때문에, 높은 게이트 전압이 제공되는 MOSFET(301)은 낮은 저항으로 동작하여 그 드레인에 접속된 출력단자(20G)를 고속 방전시킨다. 출력단자(20G)가 MOSFET(203)을 사용하여서만 방전되는 경우와 비교하여, MOSFET(301)이 추가로 사용되기 때문에 출력단자(20G)는 더 고속으로 방전될 수 있다.

또한, 논리회로의 출력이 논리적으로 반전되는 경우도 동일한 방식으로 설명된다.

도 16은 본 발명의 제3 실시예의 변형에 따른 레벨변환기를 나타내는 회로도이다. 레벨변환기(100)와, 이 변환기에 접속된 교차결합 FET를 포함하는 회로는 도 15에 도시된 것과 같다. 또한, p채널 MOSFET(303, 304)으로 구성된 p채널 교차결합 FET가 추가로 출력회로에 제공된다.

p채널 MOSFET(303, 304)의 드레인이 출력단자(20G, 20H)에 각각 연결되고, 그 게이트는 각각 MOSFET(304, 303)의 드레인에 접속되며, 그 소스는 제1 전원단자(VDD)에 접속된다.

본 변형예는 논리회로(120)의 전원전압이 너무 낮지 않고 (예컨대 VD1 = 1.75V이고 VS1 = 1.25V이며) 또한 VDD = 3V로 변환될 때 효과적이다. MOSFET(201, 202)의 게이트 전압(VS1)이 1.25V 정도인 하이레벨로 설정되면, 출력단자(20G, 20H)를 VSS에서 VDD로 충전하는 동작속도는 느리게 된다. 이 때, 충전속도는 MOSFET(303, 304)으로 구성된 p채널 교차결합 FET를 사용함으로써 증진된다.

도 15 및 도 16에 도시된 회로의 전체 동작은 도 11을 참조하면서 설명된 제2 실시예에서와 동일하다. 제3 실시예에서 동작속도는 전원전압(VDD)을 2V에서3.3V로 충전하고 내부논리회로의 전원전압(VD1)을 0.2V에서 1.5V로 충전함으로써 시뮬레이션된다. 조건은 도 6에서와 동일하며 그 결과를 도 17에 도시한다. 회로는 내부논리회로의 전원전압(VD1)이 0.2V와 0.3V로 설정되는 경우에 동작하지 않지만, 다른 넓은 범위에서 확실히 고속으로 안정되게 동작한다. 특히, VD1이 제2실시예에서 동작속도가 낮은 약 0.5V인 경우에도 회로는 고속으로 동작한다.

제1 내지 제3 실시예에서 설명한 회로들(도 9, 도 11, 도 15, 도 16)은 단지 예시적인 것이며, 예컨대 다음 구성이 사용될 수도 있다.

1) VDD≥VD1>VS1≥VSS의 조건이 만족된다면 임의의 소망하는 전원전압이 사용될 수 있음.

2) 출력회로로서 단상 출력회로가 사용될 수 있음.

3) 본 회로가 입출력 회로에 적용될 수 있음.

4) 게이트 접지형 회로의 웰전위 또는 바디 전위는 소스전위와 동일하게 설정됨.

또한, 제2 및 제3 실시예(도 11, 도 15, 도 16)에 있어서, 상보출력의 2개의 출력버퍼가 사용되지만, 하나의 출력버퍼만을 가진 구성이 사용될 수 있다.

그리고, 절연게이트형이 FET로서 사용되고 또한 다양한 게이트 절연막이 MOSFET에 사용되는 실리콘 산화막에 추가하여 사용되는 MIS(Metal Insulated Semiconductor) 타입의 FET가 사용될 수 있다.

당업자라면 다른 장점 및 변형예를 용이하게 생각할 수 있을 것이다. 따라서, 본 발명은 본 명세서의 기재사항 및 도시된 실시예에 한정되는 것은 아니다.따라서, 다양한 변형예가 이하의 청구범위와 그 균등물에 의해 규정되는 본 발명의 정신과 범위를 벗어나지 않고도 가능하다.

이상 설명한 바와 같이, 본 발명에 따르면 소자 특성에 대하여 큰 허용도를 가지며 저전력을 소비하는 레벨변환기를 실현하는 반도체 집적회로가 제공된다.

Claims (21)

1. 제1 입력신호를 수신하는 제1 입력단자와 제2 입력신호를 수신하는 제2 입력단자로서, 여기에서 제1 입력신호와 제2 입력신호는 상보적인, 제1 입력단자 및 제2 입력단자;

   제1 출력신호를 출력하는 제1 출력단자와 제2 출력신호를 출력하는 제2 출력단자로서, 여기에서 제1 및 제2 출력신호는 상보적이고 상보적인 제1 및 제2 입력신호의 전압진폭은 상보적인 제1 및 제2 출력신호의 전압진폭보다 작은, 제1 출력단자 및 제2 출력단자;

   제1 및 제2 입력단자에 접속된 적어도 제1 및 제2 충전 전달 MISFET;

   적어도 제1 및 제2 충전 전달 MISFET에 접속되는 제1 내부입력단자와 그리고 제1 내부출력단자를 가지는 차동증폭기; 및

   제1 내부출력단자에 접속된 제2 내부입력단자와 제1 및 제2 출력단자에 접속된 제2 내부출력단자를 가지는 출력버퍼를 구비한 레벨변환회로.
2. 제1 논리진폭을 가지는 제1 논리신호가 입력되는 제1 입력단자;

   제1 논리신호의 반전신호인 제2 논리신호가 입력되는 제2 입력단자;

   제1 게이트와 제1 도전경로를 가지며, 그리고 제1 도전경로의 도전은 제1 게이트에 의해 제어되고 제1 도전경로의 일단은 제1 입력단자에 접속된, 제1 충전 전달 MISFET;

   제2 게이트와 제2 도전경로를 가지며, 그리고 제2 도전경로의 도전은 제2 게이트에 의해 제어되고 제2 도전경로의 일단은 제2 입력단자에 접속된, 제2 충전 전달 MISFET;

   제1 내부입력단자, 제2 내부입력단자, 제1 출력단자 및 제2 출력단자를 가지며, 제1 충전 전달 MISFET의 제1 도전경로의 타단은 제1 내부입력단자에 접속되고, 제2 충전 전달경로의 타단은 제2 내부입력단자에 접속되고, 제1 출력단자는 제1 논리진폭과는 다른 제2 논리진폭을 가지는 제3 논리신호를 출력하고, 제2 출력단자는 제3 논리신호의 반전신호인 제4 논리신호를 출력하는 증폭기를 구비한 레벨변환회로.
3. 제 2항에 있어서, 제3 논리신호와 제4 논리신호가 입력되며 제5 논리신호를 출력하는 버퍼회로를 더 구비한 것을 특징으로 하는 레벨변환회로.
4. 제3항에 있어서, 제5 논리신호는 제3 또는 제4 논리신호와 대략 동일한 것을 특징으로 하는 레벨변환회로.
5. 제1 전위레벨을 수신하는 제1 전원선;

   제1 전위레벨과 다른 제2 전위레벨을 수신하는 제2 전원선;

   제1 및 제2 전위레벨과 다른 제3 전위레벨을 수신하는 제3 전원선;

   제1 논리신호를 수신하는 제1 입력단자;

   제1 논리신호의 반전신호인 제2 논리신호를 수신하는 제2 입력단자;

   제2 전원선에 접속된 제1 게이트와 제1 입력단자가 그 일단에 접속된 제1 도전경로를 가지는 제1 도전형의 제1 MISFET;

   제2 전원선에 접속된 제2 게이트와 제2 입력단자가 그 일단에 접속된 제2 도전경로를 가지는 제1 도전형의 제2 MISFET;

   제3 게이트와 그 일단에 제1 전원선이 접속된 제3 도전경로를 가지는 제2 도전형의 제3 MISFET;

   제4 게이트와 제4 도전경로를 가지며, 제4 도전경로의 일단에는 제1 전원선이 접속되고, 제4 도전경로의 타단에는 제3 게이트가 접속되고, 제4 게이트는 제3 도전경로의 타단에 접속되고, 제1 도전경로의 타단은 제3 도전경로의 타단에 접속되고, 제2 도전경로의 타단은 제4 도전경로의 타단에 접속된, 제2 도전형의 제4 MISFET;

   제3 도전경로의 타단에 접속된 제1 출력단자;

   제4 도전경로의 타단에 접속된 제2 출력단자;

   제1 및 제3 전원선에 접속되어, 제3 도전경로의 타단의 신호들과 제4 도전경로의 타단의 신호들중 적어도 하나에 대응하는 출력신호를 출력하는 버퍼회로를 구비한 레벨변환회로.
6. 제5항에 있어서, 제1 전위레벨은 제2 전위레벨보다 높고, 제1 MISFET와 제2 MISFET는 n채널형이고, 제3 MISFET와 제4 MISFET는 p채널형인 것을 특징으로 하는레벨변환회로.
7. 제5항에 있어서, 제1 전위레벨은 제2 전위레벨보다 낮고, 제1 MISFET와 제2 MISFET는 p채널형이고, 제1 게이트와 제2 게이트는 제2 전원선에 접속되고, 제3 MISFET와 제4 MISFET는 n채널형이며, 제3 도전경로의 일단과 제4 도전경로의 일단은 제1 전원선에 접속된 것을 특징으로 하는 레벨변환회로.
8. 제5항에 있어서, 상기 버퍼회로는,

   제2 출력단자에 접속된 제5 게이트와 그 일단이 제1 전원선에 접속된 제5 도전경로를 가지는 제1 도전형의 제5 FET;

   제1 출력단자에 접속된 제6 게이트와 그 일단이 제5 도전경로의 타단에 접속되고 그 타단은 제3 전원선에 접속된 제6 도전경로를 가지는 제1 도전형의 제6 FET;

   제6 도전경로의 일단에 접속된 제3 출력단자를 구비하는 것을 특징으로 하는 레벨변환회로.
9. 반도체 기판;

   상기 기판 표면에 형성된 제1 웰;

   상기 기판 표면에 형성된 제2 웰;

   상기 기판 표면에 형성된 제5항에 따른 레벨변환회로를 구비하고,

   여기에서 제1 MISFET와 제2 MISFET는 각각 제1 웰 및 제2 웰에 형성되는 반도체 집적회로.
10. 제9항에 있어서, 제1 웰 및 제2 웰의 전위는 제2 전위레벨과 동등하게 설정되는 것을 특징으로 하는 반도체 집적회로.
11. 제9항에 있어서, 제1 웰과 제2 웰은 동일한 웰로 형성되는 것을 특징으로 하는 반도체 집적회로.
12. 제1 전위레벨(V1)을 수신하는 제1 전원선;

    V1보다 높지 않은 제2 전위레벨(V2)을 수신하는 제2 전원선;

    V2보다 낮은 제3 전위레벨(V3)을 수신하는 제3 전원선;

    V3보다 높지 않은 제4 전위레벨(V4)을 수신하는 제4 전원선;

    논리레벨로서 V2와 V3를 가지는 제1 논리신호를 수신하는 제1 입력단자;

    제1 논리신호의 반전신호인 제2 논리신호를 수신하는 제2 입력단자;

    제2 전원선에 접속된 제1 게이트, 제1 입력단자에 접속된 제1 소스 및 제1 드레인을 가지는 n채널형의 제1 MISFET;

    제3 전원선에 접속된 제2 게이트, 제1 입력단자에 접속된 제2 소스 및 제2 드레인을 가지는 p채널형의 제2 MISFET;

    제2 전원선에 접속된 제3 게이트, 제2 입력단자에 접속된 제3 소스 및 제3드레인을 가지는 n채널형의 제3 MISFET;

    제3 전원선에 접속된 제4 게이트, 제2 입력단자에 접속된 제4 소스 및 제4 드레인을 가지는 p채널형의 제4 MISFET;

    제5 게이트, 제1 전원선에 접속된 제5 소스 및 제1 드레인에 접속된 제5 드레인을 가지는 p채널형의 제5 MISFET;

    제5 드레인에 접속된 제6 게이트, 제1 전원선에 접속된 제6 소스 및 제5 게이트와 제3 드레인에 접속된 제6 드레인을 가지는 p채널형의 제6 MISFET;

    제4 드레인에 접속된 제7 게이트, 제4 전원선에 접속된 제7 소스 및 제2 드레인에 접속된 제7 드레인을 가지는 n채널형의 제7 MISFET;

    제7 드레인에 접속된 제8 게이트, 제4 전원선에 접속된 제8 소스 및 제7 게이트와 제4 드레인에 접속된 제8 드레인을 가지는 n채널형의 제8 MISFET을 구비하고,

    여기에서 V1과 V3의 논리레벨을 가지는 제3 논리신호와 그리고 제3 논리신호의 상보적 신호인 제4 논리신호가 제5 드레인 및 제6 드레인으로부터 출력되고, V2과 V4의 논리레벨을 가지는 제5 논리신호와 그리고 제5 논리신호의 상보적 신호인 제6 논리신호가 제7 드레인 및 제8 드레인으로부터 출력되는 레벨변환회로.
13. 제12항에 있어서, 상기 레벨변환회로는 버퍼회로를 더 구비하되, 상기 버퍼회로는,

    제6 드레인에 접속된 제9 게이트, 제9 소스 및 제1 전원선에 접속된 제9 드레인을 가지는 n채널형의 제9 MISFET;

    제5 드레인에 접속된 제10 게이트, 제3 전원선에 접속된 제10 소스 및 제9 소스에 접속된 제10 드레인을 가지는 n채널형의 제10 MISFET;

    제7 드레인에 접속된 제11 게이트, 제11 소스 및 제2 전원선에 접속된 제11 드레인을 가지는 n채널형의 제11 MISFET;

    제7 드레인에 접속된 제12 게이트, 제4 전원선에 접속된 제12 소스 및 제11 소스에 접속된 제12 드레인을 가지는 n채널형의 제12 MISFET를 구비하고,

    여기에서 V1과 V3의 논리레벨을 가지는 제7 논리신호가 제9 소스 및 제10 드레인의 노드로부터 출력되고, V2와 V4의 논리레벨을 가지는 제8 논리신호가 제11 소스 및 제12 드레인의 노드로부터 출력되는 것을 특징으로 하는 레벨변환회로.
14. 제13항에 있어서, 버퍼회로에서의 제9 내지 제12 MISFET의 문턱전압의 절대값이 레벨변환회로에서의 제1 MISFET 내지 제8 MISFET의 문턱전압의 절대값보다 작지 않게 설정되는 것을 특징으로 하는 레벨변환회로.
15. 제12항에 있어서, 상기 레벨변환회로는 버퍼회로를 더 구비하되, 상기 버퍼회로는,

    제5 드레인에 접속된 제9 게이트, 제1 전원선에 접속된 제9 소스, 및 제9 드레인을 가지는 p채널형의 제9 MISFET;

    제7 드레인에 접속된 제10 게이트, 제4 전원선에 접속된 제10 소스 및 제9드레인에 접속된 제10 드레인을 가지는 n채널형의 제10 MISFET;

    제6 드레인에 접속된 제11 게이트, 제1 전원선에 접속된 제11 소스 및 제11 드레인을 가지는 p채널형의 제11 MISFET;

    제8 드레인에 접속된 제12 게이트, 제4 전원선에 접속된 제12 소스 및 제11 드레인에 접속된 제12 드레인을 가지는 n채널형의 제12 MISFET를 구비하고,

    여기에서 V1과 V4의 논리레벨을 가지는 제7 논리신호가 제9 드레인 및 제10 드레인의 노드로부터 출력되고, 제7 논리신호의 상보적 신호인 제8 논리신호가 제11 드레인 및 제12 드레인의 노드로부터 출력되는 것을 특징으로 하는 레벨변환회로.
16. 제15항에 있어서, 버퍼회로에서의 제9 내지 제12 MISFET의 문턱전압의 절대값이 레벨변환회로에서의 제1 내지 제8 MISFET의 문턱전압의 절대값보다 작지 않게 설정되는 것을 특징으로 하는 레벨변환회로.
17. 제15항에 있어서,

    제11 드레인에 접속된 제13 게이트, 제4 전원선에 접속된 제13 소스 및 제10 드레인에 접속된 제13 드레인을 가지는 n채널형의 제13 MISFET;

    제13 드레인에 접속된 제14 게이트, 제4 전원선에 접속된 제14 소스 및 제13 게이트에 접속된 제14 드레인을 가지는 n채널형의 제14 MISFET을 더 구비하는 것을 특징으로 하는 레벨변환회로.
18. 제17항에 있어서,

    제11 드레인에 접속된 제15 게이트, 제1 전원선에 접속된 제15 소스 및 제10 드레인에 접속된 제15 드레인을 가지는 p채널형의 제15 MISFET;

    제13 드레인에 접속된 제16 게이트, 제1 전원선에 접속된 제16 소스 및 제15 게이트에 접속된 제16 드레인을 가지는 p채널형의 제16 MISFET을 더 구비하는 것을 특징으로 하는 레벨변환회로.
19. 반도체 기판;

    상기 기판 표면에 형성된 제1 웰;

    상기 기판 표면에 형성된 제2 웰;

    상기 기판 표면에 형성된 제3 웰;

    상기 기판 표면에 형성된 제4 웰;

    상기 기판 표면에 형성된 제12항에 따른 레벨변환회로를 구비하고,

    여기에서 제1 MISFET 내지 제4 MISFET는 각각 제1 웰 내지 제4 웰에 형성되는 반도체 집적회로.
20. 제19항에 있어서, 제2 웰 및 제4 웰의 전위는 제3 전위레벨과 동등하게 설정되고, 제1 웰 및 제3 웰의 전위는 제2 전위레벨과 동등하게 설정되는 것을 특징으로 하는 반도체 집적회로.
21. 제19항에 있어서, 제2 웰과 제4 웰은 동일한 웰로 형성되며, 제1 웰과 제3 웰은 동일한 웰로 형성되는 것을 특징으로 하는 반도체 집적회로.