KR20010090497A - 데이터 처리 장치 및 방법 - Google Patents

데이터 처리 장치 및 방법 Download PDF

Info

Publication number
KR20010090497A
KR20010090497A KR1020010013884A KR20010013884A KR20010090497A KR 20010090497 A KR20010090497 A KR 20010090497A KR 1020010013884 A KR1020010013884 A KR 1020010013884A KR 20010013884 A KR20010013884 A KR 20010013884A KR 20010090497 A KR20010090497 A KR 20010090497A
Authority
KR
South Korea
Prior art keywords
signal
input
video
audio
output
Prior art date
Application number
KR1020010013884A
Other languages
English (en)
Other versions
KR100816964B1 (ko
Inventor
니따하지메
하마다도시미찌
오따마사시
오따기요시
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010090497A publication Critical patent/KR20010090497A/ko
Application granted granted Critical
Publication of KR100816964B1 publication Critical patent/KR100816964B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/781—Television signal recording using magnetic recording on disks or drums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
    • H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

비표준 신호가 입력되었을 때라도 인코드를 하여 데이터의 기록을 정확하게 행하게 한다.
외부로부터 비디오 신호가 입력됨과 함께, 외부로 출력하는 NTSC 디코더(18)와, 외부로부터 오디오 신호가 입력됨과 함께 외부로 출력하는 MPEG 오디오 인코더(25)와 NTSC 디코더(18)에 입력되는 비디오 신호로부터 동기 신호를 검출하고, 입력 동기 신호를 이용하여 입력 동기 신호와는 달리 NTSC 디코더(18)로부터 비디오 신호를 출력할 때의 출력 동기 신호를 생성하는 동기 제어 회로(40)를 구비한다. 이 기록 재생 장치(2)는 NTSC 디코더(18) 및 MPEG 오디오 인코더(25)는 입력된 비디오 신호 및 오디오 신호에 지연을 제공하며, 상기 동기 제어 회로(40)에서 생성된 출력 동기 신호에 따라 비디오 신호 및 오디오 신호를 출력한다.

Description

데이터 처리 장치 및 방법{DATA PROCESSING DEVICE AND METHOD THEREOF}
본 발명은, 데이터를 기록할 때에 동기 신호에 따라 데이터를 인코드하는 데이터 기록 시스템에 이용하여 바람직한 데이터 처리 장치 및 방법에 관한 것이다.
예를 들면 MPEG (Moving Picture Experts Group) 규격 등으로 대표되는 디지털 화상 압축 처리는 소정의 규칙에 따라 입력되는 표준 비디오 신호를 인코드하는 것이 전제로 되어 있다. 종래에는 실제로 입력되는 아날로그 비디오 신호는 게임 기기와 같이 비디오 신호가 일부 필드에만 존재하는 경우나, VCR(Video Casette Recorder)의 변속 재생과 같이 시간적으로 프레임의 길이가 다른 경우나, 입력 신호의 채널 전환함에 따라 프레임이 불연속이 되는 경우 등에 따른 비표준 비디오 신호가 입력되는 경우가 많다. 이 때문에, 아날로그 비디오 신호를 디지털 비디오 신호로 변환하여 디지털 화상 압축 처리를 행하고자 하면, 인코드를 할 수 없는 상태가 발생하는 경우가 많았다.
이에 대해, 종래에는 상기 비표준 비디오 신호를 검출한 경우에는 일시적으로 인코드를 중단하여 비표준 비디오 신호로 되어 있는 프레임에 대해서는 인코드를 행하지 않고, 표준 비디오 신호로 되어 있는 프레임으로부터 인코드를 재개하게 되었다. 즉, 종래에는 인코드를 일단 중지함으로써 비동기 비디오 신호에 대응하였다.
또한, 종래에는 필드 비디오 신호가 비표준 비디오 신호로 되어 있을 때에는 라인수를 감소 또는 증가시키는 등의 처리를 실시함에 따라 비표준 비디오 신호를 표준 비디오 신호로 변환하여 인코드를 하게 되었다.
또한, 종래에는 입력 비디오 신호를 일단 프레임 메모리에 저장하고, 입력 시의 동기 신호와는 비동기의 마스터 클럭을 수정 발진기 등으로 생성하고, 입력 비디오 신호를 동기 신호 및 마스터 클럭에 판독하여 인코드하는 방법이 알려져 있다.
그러나, 상술된 인코드를 일단 중지하는 방법에서는 인코드하여 출력하는 비디오 데이터가 불연속이 된다는 문제점이 있었다.
또한, 상술된 라인수를 제어하는 방법에서는 입력된 원화상과는 다른 화상을 인코드하지 않아도 된다는 등의 문제점이 있었다.
또한, 상술된 동기 신호 및 마스터 클럭을 이용하여 판독하여 인코드하는 방법에서는 입력 시의 동기 신호와는 동기하지 않은 마스터 클럭을 이용하여 프레임 메모리로부터 비디오 신호를 판독하므로, 동기 신호로 비디오 신호를 판독할 때와,마스터 클럭으로 비디오 신호를 판독할 때에 프레임 메모리에서의 비디오 신호의 지연량이 일정해지지 않는다. 이와 같이, 지연량이 일정하지 않는 경우에는 동시에 입력되는 오디오 신호와의 지연량이 부정이 되기 때문에, 비디오 신호와 오디오 신호와의 동기가 어긋난다는 문제점이 있었다.
그래서, 본 발명은 상술된 바와 같은 실정에 감안하여 제안된 것으로, 비표준 신호가 입력되었을 때라도 인코드를 하여 데이터의 기록을 정확하게 행하게 할 수 있는 데이터 처리 장치 및 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명을 적용한 기록 재생 시스템의 구성을 나타내는 블록도.
도 2는 본 발명을 적용한 기록 재생 장치의 구성을 나타내는 블록도.
도 3은 본 발명을 적용한 기록 재생 장치의 NTSC 디코더 및 동기 제어 회로의 구성을 나타내는 블록도.
도 4는 동기 제어 회로의 동작을 설명하기 위한 타이밍차트를 나타내는 도면.
도 5는 비표준 비디오 신호가 입력되었을 때의 동기 제어 회로의 동작을 설명하기 위한 타이밍차트를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기록 재생 시스템
2 : 기록 재생 장치
18 : NTSC 디코더
18a : A/D 변환 처리부
18b : 동기 검출 회로
18c : 프레임 싱크로나이저
19 : 프리 영상 신호 처리 회로
20 : MPEG 비디오 인코더
40 : 동기 제어 회로
41 : PLL 회로
51 : 위상 비교기
52 : VCO
53 : 프레임 카운터
본 발명에 따른 데이터 처리 장치는 상술된 과제를 해결하기 위해 외부로부터 비디오 신호가 입력됨과 함께, 외부로 출력하는 비디오 입출력 수단과, 외부로부터 오디오 신호가 입력됨과 함께, 외부로 출력하는 오디오 입출력 수단과 상기 비디오 입출력 수단에 입력되는 비디오 신호로부터 동기 신호를 검출하는 입력 동기 신호 검출 수단과, 상기 입력 동기 신호 검출 수단으로 검출된 입력 동기 신호를 이용하여, 상기 비디오 입출력 수단으로부터 비디오 신호를 출력할 때의 출력 동기 신호를 생성하는 출력 동기 신호 생성 수단을 구비한다. 이 데이터 처리 장치에서는 상기 비디오 입출력 수단 및 오디오 입출력 수단은 상기 출력 동기 신호 생성 수단으로 생성된 출력 동기 신호에 따라 입력된 비디오 신호 및 오디오 신호에 지연을 제공하여, 비디오 신호 및 오디오 신호를 출력한다.
본 발명에 따른 데이터 처리 방법은 상술된 과제를 해결하기 위해 입력된 비디오 신호로부터 입력 동기 신호를 검출함과 함께, 입력된 비디오 신호 및 오디오신호를 일단 기억하고, 상기 입력 동기 신호를 이용하여 비디오 신호를 출력할 때의 출력 동기 신호를 생성하고, 상기 출력 동기 신호에 따라 기억한 비디오 신호 및 오디오 신호를 출력한다.
<발명의 실시의 형태>
이하, 본 발명의 실시의 형태에 대해 도면을 참조하면서 상세히 설명한다.
본 발명은 예를 들면 도 1에 도시된 바와 같이 구성된 기록 재생 시스템(1)에 적용된다.
이 기록 재생 시스템(1)은 호스트 버스(1A) 상에 기록 재생 장치(2), RAM (Random Access Memory : 3), ROM (Read Only Memory : 4), 시스템 컨트롤러(5)가 접속되어 구성되어 있다. 이 기록 재생 시스템(1)에서는 시스템 컨트롤러(5)에 의해 제어 신호가 입력됨으로써 기록 재생 장치(2)의 기록 재생 동작을 제어한다. 시스템 컨트롤러(5)는 호스트 버스(1A)를 통해 RAM3, ROM4를 필요에 따라 액세스하여 기록 재생 시스템(1) 전체의 제어를 한다.
우선, 기록 재생 장치(2)의 기록 동작에 대해 설명한다.
기록 재생 장치(2)는 도 2에 도시된 바와 같이 구성된다. 기록 재생 장치(2)는 안테나(11)와 접속된 안테나 단자(12)를 통해 튜너(14)로 수신한 비디오 신호 또는 아날로그 입력 단자(13a, 13b)로부터 입력한 비디오 신호를 입력 전환부(15), YC 분리 회로(16), 스위치부(17), NTSC (National Television System Committee) 디코더(18), 프리 영상 신호 처리 회로(19), MPEG (Moving Picture Experts Group) 비디오 인코더(20), 다중/분리 회로(21), 버퍼 제어 회로(22)를 통해 HDD(Hard Disc Drive) 장치(23) 내의 기록 매체에 트랜스포트 스트림으로서 기록하도록 구성되어 있다.
또한, 이 기록 재생 장치(2)는 안테나(11)와 접속된 안테나 단자(12)를 통해 튜너(14)로 수신한 오디오 신호 또는 아날로그 입력 단자(13c)로부터 입력한 오디오 신호를 입력 전환부(15), 오디오 A/D 컨버터(24), MPEG 오디오 인코더(25), 다중/분리 회로(21), 버퍼 제어 회로(22)를 통해 HDD 장치(23) 내의 기록 매체에 트랜스포트 스트림으로서 기록하도록 구성되어 있다.
안테나(11)는 예를 들면 지상파 수신용 안테나로 이루어지고, 비디오 신호와 오디오 신호가 중첩된 전파를 수신하여, 수신 신호를 튜너(14)로 출력한다.
튜너(14)는 안테나(11)로부터의 수신 신호에 디스크램블 처리, 복조 처리 등을 행함으로써 비디오 신호 및 오디오 신호를 추출하여 입력 전환부(15)로 출력한다.
아날로그 입력 단자(13a)로부터 입력된 외부 S 비디오 신호, 아날로그 입력 단자(13b)로부터 입력된 콤포지트 비디오 신호, 아날로그 입력 단자(13c)로부터 입력된 오디오 신호는 입력 전환부(15)로 출력된다.
입력 전환부(15)는 시스템 컨트롤러(5)로부터의 제어 신호에 따라 입력된 비디오 신호 및 오디오 신호를 전환하여 출력한다. 입력 전환부(15)는 비디오 신호를 YC 분리 회로(16)로 출력함과 함께 오디오 신호를 오디오 A/D 컨버터(24)로 출력한다.
YC 분리 회로(16)는 콤포지트 비디오 신호를 이용하여 YC 분리 처리를 하고,휘도 신호(Y)와 색차 신호(C)로 이루어지는 비디오 신호를 생성하여 스위치부(17)로 출력한다.
스위치부(17)는 YC 분리 회로(16)로부터 비디오 신호 및 아날로그 입력 단자(13a)에 입력된 외부 S 비디오 신호가 입력된다. 이 스위치부(17)는 시스템 컨트롤러(5)로부터의 제어 신호에 따라 외부 S 비디오 신호 또는 YC 분리 회로(16)로부터의 비디오 신호를 NTSC 디코더(18)로 출력한다.
NTSC 디코더(18)는 스위치부(17)로부터의 비디오 신호에 A/D 변환 처리, 크로마 인코드 처리를 실시하고, 비디오 신호를 디지털 성분 비디오 신호(이하, 비디오 데이터라고 함)로 변환하는 처리를 하고, 비디오 데이터를 프리 영상 신호 처리 회로(19)로 출력한다.
또한, NTSC 디코더(18)는 입력된 비디오 신호의 수평 동기 신호를 기준으로 생성한 클럭과, 동기 분리하여 얻은 수평 동기 신호, 수직 동기 신호, 필드 식별 신호를 동기 제어 회로(40)로 출력한다.
동기 제어 회로(40)에서는 NTSC 디코더(18)로부터의 수평 동기 신호, 수직 동기 신호, 필드 식별 신호에 기초하여 NTSC 디코더(18)로부터 프리 영상 신호 처리 회로(19)로의 신호 출력용 타이밍 신호를 생성하여 NTSC 디코더(18)로 공급한다. 또, 이 동기 제어 회로(40)의 구성은 후술한다.
프리 영상 신호 처리 회로(19)는 NTSC 디코더(18)로부터의 비디오 데이터에 프리필터 등의 각종 비디오 데이터 처리를 실시하고, MPEG 비디오 인코더(20) 및 포스트 영상 신호 처리 회로(32)로 출력한다.
MPEG 비디오 인코더(20)는 프리 영상 신호 처리 회로(19)로부터의 비디오 데이터에 블록 DCT (Discrete Cosine Transform : 이산 코사인 변환) 처리, 이동 보상 처리 등의 MPEG 부호화 처리를 실시하여 비디오 데이터로 이루어지는 엘리먼터리 스트림 (Elementary Stream)(이하, 비디오 ES라고 함)을 생성하고, 다중/분리 회로(21)로 출력한다. 또, 본 예에서는 MPEG 방식을 채용한 압축 처리를 실행하고 있지만, 다른 압축 방식이라도 좋고, 또한 압축 처리를 행하지 않아도 좋다.
한편, 입력 전환부(15)로부터 오디오 신호가 입력되는 오디오 A/D 컨버터(24)에서는 입력된 오디오 신호에 A/D 변환 처리를 실시하고, 오디오 데이터를 MPEG 오디오 인코더(25)로 출력한다.
MPEG 오디오 인코더(25)는 MPEG 방식에 따라 오디오 데이터를 압축함으로써 오디오 데이터로 이루어지는 엘리먼터리 스트림(이하, 오디오 ES라고 함)을 생성하고, 다중/분리 회로(21)로 출력한다. 또, 본 예에서는 MPEG 방식을 채용한 압축 처리를 실행하지만, 다른 압축 방식이라도 좋고, 또한 압축 처리를 행하지 않아도 좋다.
다중/분리 회로(21)는 데이터 기록시에는 MPEG 비디오 인코더(20)로부터의 비디오 ES, MPEG 오디오 인코더(25)로부터의 오디오 ES 및 각종 제어 신호를 이용한 다중화 처리를 함으로써 트랜스포트 스트림을 생성하여 버퍼 제어 회로(22)로 출력한다.
버퍼 제어 회로(22)는 다중/분리 회로(21)로부터 연속적으로 입력되는 트랜스포트 스트림을, 후단의 HDD 장치(23)에 단속적으로 송출하기 위한 제어를 행한다. 이 버퍼 제어 회로(22)는 예를 들면 HDD 장치(23)의 탐색 동작을 행할 때에는 트랜스포트 스트림의 기입을 할 수 없으므로 내장하고 있는 버퍼에 트랜스포트 스트림을 일시적으로 저장하고, 기입 가능이 되면, 다중/분리 회로(21)로부터의 입력레이트보다도 높은 레이트로 기입을 행함에 따라 연속적으로 입력되는 트랜스포트 스트림을 중단하지 않고 기록하도록 HDD 장치(23)를 제어한다.
HDD 장치(23)는 내부에 자기 디스크 등의 기록 매체를 구비하고, 시스템 컨트롤러(5)로부터의 제어 신호에 따라 소정의 어드레스에 트랜스포트 스트림의 기록을 행한다. 여기서, 버퍼 제어 회로(22)와 HDD 장치(23)사이의 데이터 입출력 프로토콜로서 예를 들면 IDE (Integrated Drive Electronics)를 이용한다. 또한, 본 예에서는 자기 디스크를 구비하는 경우에 대해 설명했지만, 광 디스크, 광자기 디스크, 고체 메모리 등이라도 좋다.
이어서, 기록 재생 장치(2)의 재생 동작에 대해 설명한다.
기록 재생 장치(2)는 HDD 장치(23)로부터 판독한 트랜스포트 스트림을 버퍼 제어 회로(22), 다중/분리 회로(21), MPEG AV 디코더(31)로 디코드함으로써 비디오 데이터 및 오디오 데이터를 작성하여, 비디오 데이터를 포스트 영상 신호 처리 회로(32), OSD(On Screen Display : 33), NTSC 인코더(34), 비디오 신호 출력 단자(35a, 35b)를 통해 외부로 출력하여 재생하도록 구성되어 있다. 또한, 이 기록 재생 장치(2)는, MPEG AV(Audio/Video) 디코더(31)로 작성한 오디오 데이터를, 스위치부(36), 오디오 D/A 컨버터(37), 오디오 신호 출력 단자(38)를 통해 호스트 버스(1A)로 출력하여 재생하도록 구성되어 있다.
HDD 장치(23)는 시스템 컨트롤러(5)로부터의 데이터를 재생하는 취지의 제어 신호에 따라 소정의 어드레스로 탐색하고, 트랜스포트 스트림을 판독하여 버퍼 제어 회로(22)로 출력한다.
버퍼 제어 회로(22)에서는 단속적으로 입력되는 트랜스포트 스트림을 연속적으로 출력하도록 버퍼 제어를 하여 트랜스포트 스트림을 다중/분리 회로(21)로 출력한다.
다중/분리 회로(21)는 트랜스포트 스트림으로부터 PES(Packtized Elementary Stream)를 추출하여, MPEG AV 디코더(31)로 출력한다.
MPEG AV 디코더(31)는 입력된 PES를 비디오 ES와 오디오 ES로 분리하고, 비디오 ES 및 오디오 ES에 디코드 처리를 실시하여 비디오 데이터를 포스트 영상 신호 처리 회로(32)로 출력함과 함께 오디오 데이터를 스위치부(36)로 출력한다.
포스트 영상 신호 처리 회로(32)에는 MPEG AV 디코더(31) 및 프리 영상 신호 처리 회로(19)로부터 비디오 데이터가 입력된다. 이 포스트 영상 신호 처리 회로(32)에서는 시스템 컨트롤러(5)로부터의 제어 신호에 따라 프리 영상 신호 처리 회로(19)로부터의 비디오 데이터와 MPEG AV 디코더(31)로부터의 비디오 데이터의 출력 전환, 합성, 필터 처리를 실시하여 OSD33에 비디오 데이터를 출력한다.
OSD33은 포스트 영상 신호 처리 회로(32)로부터의 비디오 데이터를 이용하여 화상 표시용 그래픽스 등의 생성을 행함과 함께 비디오 데이터의 합성 표시, 부분 표시를 하기 위한 표시 제어 처리를 행하여, NTSC 인코더(34)로 출력한다.
NTSC 인코더(34)에서는 OSD33으로부터의 비디오 데이터를 휘도 신호, 색차신호로 변환한 후, D/A 변환 처리를 행하고, 아날로그 방식의 콤포지트 비디오 신호 및 S 비디오 신호를 얻어 콤포지트 비디오 신호를 비디오 신호 출력 단자(35b)로부터 출력함과 함께 S 비디오 신호를 비디오 신호 출력 단자(35a)로부터 출력한다.
한편, MPEG AV 디코더(31)로부터 오디오 데이터가 입력되는 스위치부(36)는 MPEG 오디오 인코더(25)로부터의 오디오 신호도 입력한다. 이 스위치부(36)는 시스템 컨트롤러(5)로부터의 제어 신호에 따라 어느 하나의 오디오 데이터를 오디오 D/A 컨버터(37)로 출력한다.
오디오 D/A 컨버터(37)는 스위치부(36)로부터의 오디오 데이터에 대해 D/A 변환 처리를 행하여 오디오 신호를 얻어서, 오디오 신호 출력 단자(38)로부터 출력한다.
또한, 이 기록 재생 장치(2)는 디지털 입출력 단자(26)로부터 입력한 비디오 데이터 및 오디오 데이터를 디지털 I/F 회로(27), 다중/분리 회로(21), 버퍼 제어 회로(22)를 통해 HDD 장치(23) 내의 기록 매체에 트랜스포트 스트림으로서 기록하도록 구성되어 있다.
디지털 입출력 단자(26)는 예를 들면 외부의 IRD(Integrated Receiver Decoder)와 접속되고, IRD로부터 IEEE(The Institute of Electrical and Electronics Engineers)1394 등의 디지털 인터페이스를 통해 비디오 데이터, 오디오 데이터가 입력되고, 디지털 I/F 회로(27)로 출력함과 함께 디지털 I/F 회로(27)로부터의 비디오 데이터 및 오디오 데이터를 외부의 IRD로 출력한다.
디지털 I/F 회로(27)는 디지털 입출력 단자(26)와 접속된 인터페이스에 적합한 포맷 변환 등의 처리를 실시하여 트랜스포트 스트림을 생성하여 다중/분리 회로(21)로 출력한다. 기록 재생 장치(2)에서는 디지털 I/F 회로(27)로부터 다중/분리 회로(21)에 입력된 트랜스포트 스트림을 상술된 바와 같이 버퍼 제어 회로(22)를 통해 HDD 장치(23)의 기록 매체에 기록한다.
또한, 디지털 입출력 단자(26)를 통해 입력된 데이터를 재생할 때에는 HDD 장치(23)는 시스템 컨트롤러(5)로부터의 제어 신호에 따라 소정의 어드레스로부터 트랜스포트 스트림을 판독하여, 버퍼 제어 회로(22), 다중/분리 회로(21)를 통해 디지털 I/F 회로(27)로 출력한다.
디지털 I/F 회로(27)는 다중/분리 회로(21)로부터 입력된 데이터를 디지털 입출력 단자(26)로부터 출력하기 위한 포맷 변환 등의 처리를 하여, 오디오 데이터 및 비디오 데이터를 디지털 입출력 단자(26)를 통해 출력함으로써 재생을 한다.
이어서, 상술한 동기 제어 회로(40)의 구성, 동작에 대해 도 3 및 도 4를 참조하여 설명한다.
이 동기 제어 회로(40)는 스위치부(17)를 통해 NTSC 디코더(18)에 내장되어 있는 A/D 변환 처리부(18a), 동기 검출 회로(18b), 프레임 싱크로나이저(18c)와 접속된다. 동기 제어 회로(40)는 동기 검출 회로(18b) 및 프레임 싱크로나이저(18c)와 접속된 PLL(Phase Locked Loop) 회로(41), PLL 회로(41)에 접속된 오디오 PLL 회로(42)를 구비한다.
A/D 변환 처리부(18a)는 스위치부(17)로부터 비디오 신호가 입력되고, A/D변환 처리를 실시하여 비디오 데이터로서 프레임 싱크로나이저(18c)로 출력한다.
동기 검출 회로(18b)는 스위치부(17)로부터의 비디오 신호가 입력되고, 비디오 신호로부터 수평 동기 신호 HS0, 수직 동기 신호 VS0, 필드 식별 신호 FD0을 검출한다. 이 동기 검출 회로(18b)는 수평 동기 신호 HS0, 수직 동기 신호 VS0, 필드 식별 신호 FD0을 PLL 회로(41) 및 프레임 싱크로나이저(18c)로 출력한다.
또한, 동기 검출 회로(18b)는 A/D 변환 처리부(18a)에서 A/D 변환 처리를 행하기 위한 샘플링 클럭을 비디오 신호로부터 검출한다. 이 동기 검출 회로(18b)는 검출한 샘플링 클럭 CK0을 A/D 변환 처리부(18a) 및 프레임 싱크로나이저(18c)로 출력한다.
프레임 싱크로나이저(18c)는 A/D 변환 처리부(18a)로부터의 비디오 데이터를 일시적으로 저장한다. 이 때, 프레임 싱크로나이저(18c)는 동기 검출 회로(18b)로부터 샘플링 클럭 CK0으로 샘플링된 비디오 데이터를 동기 검출 회로(18b)로부터 출력되는 동기 신호(수평 동기 신호 HS0, 수직 동기 신호 VS0, 필드 식별 신호 FD0)에 의해 내부의 메모리에 기입한다.
또한, 프레임 싱크로나이저(18c)는 PLL 회로(41)로부터의 동기 신호에 따라 비디오 데이터를 후단의 프리 영상 신호 처리 회로(19) 및 MPEG 비디오 인코더(20)로 출력한다.
PLL 회로(41)는 위상 비교기(51), VCO(Voltage Controlled Osillator : 52),프레임 카운터(53)가 루프형으로 접속되어 이루어지며, 동기 검출 회로(18b) 및 프레임 카운터(53)의 신호 출력단 및 VCO52의 신호 입력단과 접속된 위상 비교기(51), 위상 비교기(51)의 신호 출력단 및 프레임 싱크로나이저(18c)의 신호 입력단과 접속된 VCO52, VCO52의 신호 출력단 및 위상 비교기(51)의 신호 입력단과 접속된 프레임 카운터(53)를 구비한다.
위상 비교기(51)는 동기 검출 회로(18b)로부터의 필드 식별 신호 FD0및 프레임 카운터(53)로부터의 필드 식별 신호 FD1이 입력된다. 이 위상 비교기(51)는 필드 식별 신호 FD0과 필드 식별 신호 FD1의 위상의 오차를 검출하여 오차 신호를 VCO52로 출력한다.
VCO52는 위상 비교기(51)로부터의 오차 신호에 기초하여 샘플링 클럭 CK1을 생성한다. 이 VCO52는 생성한 샘플링 클럭 CK1을 프레임 카운터(53) 및 프레임 싱크로나이저(18c)로 출력한다. 이에 따라, VCO52는 발진 주파수를 변화시킨다.
프레임 카운터(53)는 VCO52로부터의 샘플링 클럭 CK1을 이용하여 수평 동기 신호 HS1, 수직 동기 신호 VS1및 필드 식별 신호 FD1을 생성한다. 이 프레임 카운터(53)는 수평 동기 신호 HS1, 수직 동기 신호 VS1및 필드 식별 신호 FD1을 프레임 싱크로나이저(18c)로 출력함과 함께, 필드 식별 신호 FD1을 위상 비교기(51)로 출력한다.
오디오 PLL 회로(42)는 VCO52로부터의 샘플링 클럭 CK1이 입력되고, 샘플링 클럭 CK1을 이용하여 오디오 A/D 컨버터(24) 및 MPEG 오디오 인코더(25)의 처리 타이밍을 제어하는 동기 신호를 생성한다. 이 오디오 PLL 회로(42)는 비디오의 마스터 클럭인 샘플링 클럭 CK1(예를 들면 27㎑)로 동기한 오디오 마스터 클럭을 만들어낸다.
PLL 회로(41)에서는 예를 들면 동기 검출 회로(18b)에서 검출한 필드 식별 신호 FD0이 도 4의 (a)에 도시된 바와 같은 신호일 때, 필드 식별 신호 FD0과는 반대의 위상(역 필드)으로 로크하는 필드 식별 신호 FD1을 생성한다(도 4의 (c)). 여기서, 수직 동기 신호 VS0및 수직 동기 신호 VS1은 필드 식별 신호 FD0및 필드 식별 신호 FD1의 상승 타이밍 및 상승과 하강 타이밍에서 발생한다(도 4의 (b), 도 4의 (d)). 또한, 오디오 A/D 컨버터(24)에의 오디오 신호의 입력 타이밍(도 4의 (e))에 동기하여 MPEG 오디오 인코더(25)에 오디오 데이터가 입력된다(도 4의 (f)).
도 4에 따르면, 프레임 싱크로나이저(18c)는 동기 신호(수평 동기 신호 HS1, 수직 동기 신호 VS1, 필드 식별 신호 FD1)에 따라 프레임 내의 각 비디오 데이터를 판독함과 함께 VCO52로 생성된 샘플링 클럭 CK1에 따라 1 프레임의 비디오 데이터를 판독하여 프리 영상 신호 처리 회로(19) 및 MPEG 비디오 인코더(20)로 출력한다.또한, 오디오 A/D 컨버터(24)로부터 MPEG 오디오 인코더(25)로의 입력 타이밍은 오디오 PLL 회로(42)에 의해 비디오 데이터의 프레임 싱크로나이저(18c)의 출력 타이밍과 동기하고 있다.
이와 같이 구성된 기록 재생 장치(2)는 스위치부(17)로부터 NTSC 디코더(18), 프리 영상 신호 처리 회로(19)를 통해 MPEG 비디오 인코더(20)에 입력된 비디오 데이터 그 자체가 아니고, 입력된 비디오 신호의 필드 식별 신호 FD0에 동기한 샘플링 클럭 CK1이나 동기 신호(수평 동기 신호 HS1, 수직 동기 신호 VS1, 필드 식별 신호 FD1)에 실린 비디오 데이터를 이용하여 인코드할 수 있다.
이어서, 기록 재생 장치(2)에 의해 불연속의 비표준 신호가 입력되었을 때의 동작에 대해 도 5를 참조하여 설명한다. 비디오 데이터의 프레임이 불연속이 되기 이전까지는 기록 재생 장치(2)는 도 4에 도시된 바와 같이 비디오 데이터와 오디오 데이터의 인코더 입력 타이밍이 동기하는 통상 동작으로 되어 있다. 여기서, 비디오 데이터가 불연속이 되었을 때에는 PLL 회로(41)가 프리런 상태가 되고, 비디오 데이터와 오디오 데이터의 동기가 어긋나, 각 인코더로의 입력 타이밍이 어긋나게 된다. 여기서, PLL 회로(41)는 필드 식별 신호 FD1을 이용한 재차 동기 동작을 하여, 재로크하여 통상 동작으로 복귀한다.
이에 따라, 기록 재생 장치(2)에서는 비디오 신호가 일부 필드에만 존재하는 경우나, VCR의 변속 재생과 같이 시간적으로 프레임의 길이가 다른 경우나, 입력 신호의 채널이 전환됨에 따라 프레임이 불연속이 되는 경우 등의 비표준 비디오 신호가 입력된 경우에도, PLL 회로(41)에 의해 이 영향을 완화하여 프레임 카운터(53)에서 생성하는 정확한 수평 동기 신호 HS1, 수직 동기 신호 VS1, 필드 식별 신호 FD1로 판독하여 인코드할 수 있다. 따라서, 이 기록 재생 장치(2)에서는 MPEG 방식과 같이 소정의 규칙에 따라 입력되는 표준 비디오 신호를 인코드하는 것이 전제가 되는 경우라도, 비표준 비디오 신호의 영향을 최소한으로 하여 인코드할 수 있다.
또한, 이 기록 재생 장치(2)에 따르면 PLL 회로(41)가 로크하는 범위에서 샘플링 클럭 CK1을 오디오 A/D 컨버터(24) 또는 MPEG 오디오 인코더(25)에 입력함으로써 오디오 데이터의 MPEG 오디오 인코더(25)로의 출력 타이밍과 비디오 데이터의 MPEG 비디오 인코더(20)에의 출력 타이밍을 동기시킬 수 있음과 함께 비디오 데이터의 지연을 일정하게 할 수 있기 때문에, 비디오 데이터의 지연량을 일정하게 함으로써, 비디오 데이터와 오디오 데이터의 지연량을 일정하게 할 수 있기 때문에 정확하게 비디오 데이터와 오디오 데이터와의 동기를 맞추어 인코드할 수 있다.
또한, 프레임 싱크로나이저(18c)의 기입과 판독의 타이밍은 PLL 회로(41)에 의해 위상이 유지되기 때문에 프레임 싱크로나이저(18c)에서의 비디오 데이터의 지연은 일정하게 되고, 비디오 데이터와 오디오 데이터와의 동기가 어긋나는 일은 없으며, 또한 프레임의 추월이나 반복을 발생시키는 일은 없다.
또한, 기록 재생 장치(2)에서 PLL 회로(41)를 추종할 수 없는 비디오 신호가 입력되었을 때에는 PLL 회로(41)의 프리런 상태가 발생하여, 프레임싱크로나이저(18c)의 기입과 판독의 위상은 유지되지 않지만, 프레임 카운터(53)는 프리런 상태의 클럭을 이용하여 정확한 동기 신호(수평 동기 신호 HS1, 수직 동기 신호 VS1, 필드 식별 신호 FD1)를 생성함으로써 인코드가 중지되는 일은 없다.
이상 상세히 설명한 바와 같이 본 발명에 따른 데이터 처리 장치 및 방법은 입력된 비디오 신호로부터 입력 동기 신호를 검출함과 함께, 입력된 비디오 신호 및 오디오 신호를 일단 기억하고, 입력 동기 신호를 이용하여 비디오 신호를 출력할 때의 출력 동기 신호를 생성하여 출력 동기 신호에 따라 기억한 비디오 신호 및 오디오 신호를 출력하므로 비표준 신호가 입력되었을 때라도 인코드를 하여 데이터의 기록을 정확하게 행하게 할 수 있다.

Claims (2)

  1. 데이터 처리 장치에 있어서,
    외부로부터 비디오 신호가 입력됨과 함께 외부로 출력하는 비디오 입출력 수단과,
    외부로부터 오디오 신호가 입력됨과 함께, 외부로 출력하는 오디오 입출력 수단과,
    상기 비디오 입출력 수단에 입력되는 비디오 신호로부터 동기 신호를 검출하는 입력 동기 신호 검출 수단과,
    상기 입력 동기 신호 검출 수단으로 검출된 입력 동기 신호를 이용하여, 상기 비디오 입출력 수단으로부터 비디오 신호를 출력할 때의 출력 동기 신호를 생성하는 출력 동기 신호 생성 수단
    을 포함하고,
    상기 비디오 입출력 수단 및 오디오 입출력 수단은, 상기 출력 동기 신호 생성 수단에서 생성된 출력 동기 신호에 따라 입력된 비디오 신호 및 오디오 신호를 지연시켜 비디오 신호 및 오디오 신호를 출력하는 것
    을 특징으로 하는 데이터 처리 장치.
  2. 데이터 처리 방법에 있어서,
    입력된 비디오 신호로부터 입력 동기 신호를 검출함과 함께 입력된 비디오신호 및 오디오 신호를 일단 기억하며,
    상기 입력 동기 신호를 이용하여 비디오 신호를 출력할 때의 출력 동기 신호를 생성하고,
    상기 출력 동기 신호에 따라 기억한 비디오 신호 및 오디오 신호를 출력하는 것
    을 특징으로 하는 데이터 처리 방법.
KR20010013884A 2000-03-17 2001-03-17 데이터 처리 장치 및 방법 KR100816964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000081856A JP4352567B2 (ja) 2000-03-17 2000-03-17 データ処理装置及び方法
JP2000-081856 2000-03-17

Publications (2)

Publication Number Publication Date
KR20010090497A true KR20010090497A (ko) 2001-10-18
KR100816964B1 KR100816964B1 (ko) 2008-03-25

Family

ID=18598728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010013884A KR100816964B1 (ko) 2000-03-17 2001-03-17 데이터 처리 장치 및 방법

Country Status (4)

Country Link
US (2) US7113692B2 (ko)
JP (1) JP4352567B2 (ko)
KR (1) KR100816964B1 (ko)
CN (1) CN1168324C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045045A (ko) * 2017-10-23 2019-05-02 이메지닉스 가부시키가이샤 영상 신호 처리 장치
US10554927B2 (en) 2017-10-23 2020-02-04 Imagenics Co., Ltd Video signal processing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4352567B2 (ja) * 2000-03-17 2009-10-28 ソニー株式会社 データ処理装置及び方法
WO2004028155A2 (en) * 2002-09-19 2004-04-01 Image Stream Medical, Llc Streaming digital recording system
EP1507409A4 (en) * 2003-02-06 2007-10-03 Matsushita Electric Ind Co Ltd ANTENNA SWITCHING DEVICE AND RELATED METHOD
JP4270084B2 (ja) * 2004-09-14 2009-05-27 株式会社日立製作所 記録再生装置
CN100397370C (zh) * 2004-11-22 2008-06-25 威盛电子股份有限公司 动态介面协定支援装置与方法
US7912149B2 (en) * 2007-05-03 2011-03-22 General Motors Llc Synchronization and segment type detection method for data transmission via an audio communication system
CN101378512B (zh) * 2007-08-31 2010-11-03 华为技术有限公司 一种音视频数据同步的方法、装置
KR102099914B1 (ko) * 2013-10-29 2020-05-15 삼성전자주식회사 영상 처리 장치 및 영상 처리 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52102014A (en) * 1976-02-24 1977-08-26 Sony Corp Signal processing apparatus
US4703355A (en) * 1985-09-16 1987-10-27 Cooper J Carl Audio to video timing equalizer method and apparatus
JP3356442B2 (ja) * 1991-06-04 2002-12-16 株式会社東芝 データ記録再生装置
EP0617423B1 (en) * 1993-03-26 1999-06-16 Sony Corporation Apparatus for generating a synchronizing signal
DE69520919T2 (de) * 1994-09-28 2002-03-28 Matsushita Electric Ind Co Ltd Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal
JP3771954B2 (ja) * 1995-08-04 2006-05-10 ソニー株式会社 画像表示制御装置および方法
JPH09182029A (ja) * 1995-12-22 1997-07-11 Victor Co Of Japan Ltd ジッタ低減回路
CA2289958C (en) * 1998-11-19 2003-01-21 Tomoyuki Okada Information recording medium, apparatus and method for recording or reproducing data thereof
US6778760B1 (en) * 1999-04-26 2004-08-17 Microsoft Corporation Method and apparatus for synchronizing audio recordings with digital still frame images
JP4389365B2 (ja) * 1999-09-29 2009-12-24 ソニー株式会社 トランスポートストリーム記録装置および方法、トランスポートストリーム再生装置および方法、並びにプログラム記録媒体
JP4352567B2 (ja) * 2000-03-17 2009-10-28 ソニー株式会社 データ処理装置及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045045A (ko) * 2017-10-23 2019-05-02 이메지닉스 가부시키가이샤 영상 신호 처리 장치
US10554927B2 (en) 2017-10-23 2020-02-04 Imagenics Co., Ltd Video signal processing apparatus

Also Published As

Publication number Publication date
CN1330492A (zh) 2002-01-09
CN1168324C (zh) 2004-09-22
US7113692B2 (en) 2006-09-26
JP2001268520A (ja) 2001-09-28
US20060280480A1 (en) 2006-12-14
KR100816964B1 (ko) 2008-03-25
US20020006270A1 (en) 2002-01-17
JP4352567B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
US20060280480A1 (en) Data processing device and data recording method
JP2005065093A (ja) デジタル伝送システムおよびクロック再生装置
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
KR100693233B1 (ko) 데이터 기록 재생 장치
JP4257478B2 (ja) 記録再生装置
JP3825677B2 (ja) ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法
US7230651B2 (en) A/V decoder having a clocking scheme that is independent of input data streams
US20060153323A1 (en) Clock generation device and clock generation method
KR20000068121A (ko) 정보 신호 디코딩 방법 및 장치
JP2006191538A (ja) 圧縮ストリーム復号装置及び圧縮ストリーム復号方法
JP2001359040A (ja) 記録再生装置
JP4288804B2 (ja) データ復号装置及びデータ復号方法
JPH0937208A (ja) 動画像伸張再生方法および装置
JP3151114B2 (ja) 映像信号処理装置
JP2002152736A (ja) 位相同期発振回路
JP2000316140A (ja) 映像フォーマット変換回路
JP3055402B2 (ja) 映像信号処理装置
JP4663134B2 (ja) アナログ・ビデオ信号のａ／ｄ変換装置および方法
JP2001268525A (ja) タイムベースコレクタ回路
JP2003284003A (ja) デジタル映像信号再生装置
EP0849939A2 (en) Motion detection circuit and memory control circuit in YC separating circuit of PAL signals
JPH09284759A (ja) タイミング制御回路
JP2570383B2 (ja) デジタル信号挿入装置
JPH0773368B2 (ja) タイムベースコレクタ
JPH08265798A (ja) タイムベースコレクタ回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120312

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee