KR20010087663A - 콘택 구조체 형성 방법 - Google Patents

콘택 구조체 형성 방법 Download PDF

Info

Publication number
KR20010087663A
KR20010087663A KR1020000011538A KR20000011538A KR20010087663A KR 20010087663 A KR20010087663 A KR 20010087663A KR 1020000011538 A KR1020000011538 A KR 1020000011538A KR 20000011538 A KR20000011538 A KR 20000011538A KR 20010087663 A KR20010087663 A KR 20010087663A
Authority
KR
South Korea
Prior art keywords
gate
contact
layer
forming
film
Prior art date
Application number
KR1020000011538A
Other languages
English (en)
Inventor
이정호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000011538A priority Critical patent/KR20010087663A/ko
Publication of KR20010087663A publication Critical patent/KR20010087663A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 콘택 구조체 형성 방법에 관한 것으로써 콘택홀 형성시 오정렬이 발생하더라도 도전 패턴간의 단락을 방지할 수 있는 방법을 개시한다. 일반적으로 콘택 패드 상에 콘택홀을 형성하는데, 상기 콘택홀 형성시 오정렬로 인하여 상기 콘택 패드에서 어긋나서 콘택홀이 형성된다. 그 결과, 하부 게이트 도전막이 노출되어 도전 패턴들간의 단락이 발생한다. 이를 방지하기 위해 상기 콘택홀 형성 후 상기 콘택홀 내측면에 질화막 스페이서를 형성하여 노출된 부위를 매몰시킨다.

Description

콘택 구조체 형성 방법{METHOD OF FORMING A CONTACT CONSTRUCTURE}
본 발명은 반도체 장치 제조 방법에 관한 것으로써, 좀 더 구체적으로 콘택 구조체 형성 방법에 관한 것이다.
반도체가 고집적화 고용량화 되어가면서 디자인 룰(design rule)이 작아지고 있다. 디자인 룰이 작아지면서 반도체 패턴을 형성할 때 사진 공정의 공정 마진이 작아져 공정상의 어려움이 있다. 반도체 패턴을 형성하기 위해서는 패터닝하고자 하는 물질막 상에 포토레지스트 패턴을 형성하여야 한다. 상기 포토레지스트 패턴은 상기 물질막 상에 포토레지스트막을 형성하고 상기 포토레지스트막에 레티클에 형성된 마스크 패턴을 전사시킴으로써 형성된다. 상기 마스크 패턴을 상기 포토레지스트막 상에 전사시키는 과정은 스텝퍼(stepper)를 통해 상기 레티클과 웨이퍼의 위치를 일치시킨다. 다음, 상기 레티클을 통해 상기 포토레지스트막 상에 빛을 입사시켜 노광한다. 상기 포토레지스트막을 현상함으로써 상기 마스크 패턴과 동일한 상기 포토레지스트 패턴이 형성된다. 이 때, 상기 스텝퍼가 상기 레티클의 위치와 상기 웨이퍼의 위치를 정확히 일치시켜 주어야만 사진 공정 후 각 층별로 형성된 패턴들의 위치가 정확하게 정렬된다. 각 층간의 패턴들이 오정렬되면 특히, 층간 콘택에 불량이 발생되어 제품의 불량을 초래한다.
도 1은 종래의 비트라인 콘택시 발생되는 문제점을 보여주는 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 게이트 산화막, 게이트 전극 및 게이트 마스크막(102, 104, 106)으로 구성된 게이트 패턴(108)을 형성한다. 상기 반도체 기판(100) 전면에 실리콘 질화막을 형성한다. 상기 실리콘 질화막을 에치백(etch back) 하여 상기 게이트 패턴(108) 측면에 게이트 스페이서(110)를 형성한다. 상기 반도체 기판(108) 전면에 제 1 절연막(112)을 형성한다. 사진 식각 공정을 통하여 상기 게이트 패턴(108) 사이의 상기 반도체 기판(100) 상부 표면이노출될 때까지 상기 게이트 스페이서(110)를 식각 저지막으로 사용하여 상기 제 1 절연막(112)을 식각하여 홈(groove)을 형성한다. 상기 홈에 제 1 도전막을 매몰시켜 콘택 패드(114)를 형성한다. 상기 제 1 절연막(112)과 상기 콘택 패드(114) 상에 제 2 절연막(116)을 형성한다. 사진 식각 공정을 통해 상기 콘택 패드(114)가 노출될 때까지 상기 제 2 절연막(116)을 식각하여 콘택홀(contact hole)을 형성한다. 그러나, 상기 콘택홀 형성시 오정렬(misalign)이 되면 도 1에 도시된 바와 같이 상기 콘택홀이 상기 콘택 패드(114)에서 벗어나서 형성되며, 그 결과, 상기 제 1 절연막(112)과 상기 게이트 마스크막(106)이 식각되어 상기 게이트 전극(104)이 노출된다. 따라서, 상기 콘택홀을 제 2 도전막으로 채워 콘택 플러그(118)를 형성하면 참조번호 120에 도시된 바와 같이 상기 콘택 플러그(118)와 상기 게이트 전극(104)이 단락(short)된다.
본 발명의 목적은 콘택홀 형성시 게이트 마스크막이 손상받아 콘택 플러그와 게이트 전극이 단락되는 현상을 방지하기 위한 콘택 구조체 형성 방법을 제공하는 것이다.
도 1은 종래의 비트라인 콘택시 오정렬에 의해 발생되는 문제점을 보여주는 단면도; 및
도 2a 내지 도 2e는 본 발명의 실시예에 따른 콘택 플러그 형성 방법을 순차적으로 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 202 : 게이트 산화막
204 : 게이트 전극 206 : 게이트 마스크막
208 : 게이트 패턴 210 : 게이트 스페이서
212 : 제 1 절연막 214 : 콘택 패드
216 : 제 2 절연막 220 : 실리콘 질화막 스페이서
222 : 콘택 플러그
상술한 목적을 달성하기 위한 본 발명에 의하면, 콘택 구조체 형성 방법은 반도체 기판 상에 게이트 산화막, 게이트 전극 및 게이트 마스크막으로 구성된 게이트 패턴을 형성한다. 상기 게이트 패턴 측면에 게이트 스페이서를 형성한다. 상기 게이트 패턴을 덮도록 상기 반도체 기판 상에 소정 두께의 제 1 절연막을 형성한다. 상기 반도체 기판 상부 표면이 노출될 때까지 상기 게이트 스페이서와 게이트 마스크막을 식각 마스크로 사용하여 상기 게이트 패턴 사이의 상기 제 1 절연막을 식각하여 홈을 형성한다. 상기 홈을 제 1 도전막으로 채워 콘택 패드를 형성한다. 상기 반도체 기판 전면에 제 2 절연막을 형성한다. 상기 제 2 절연막을 패터닝하여 상기 콘택 패드 상부에 콘택홀을 형성한다. 상기 반도체 기판 전면에 제 3 절연막을 형성한다. 상기 제 3 절연막을 에치백하여 상기 콘택홀 내측면에 절연막 스페이서를 형성한다. 상기 콘택홀을 제 2 도전막으로 채워 콘택 플러그를 형성한다.
(실시예)
도 2a 내지 도 2e를 참조하여 본 발명의 실시예를 자세히 설명한다.
본 발명의 신규한 콘택 구조체 형성 방법은 콘택홀 형성 후 콘택홀 내측면에 절연막 스페이서를 형성함으로써 도전 패턴간의 단락을 방지할 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 콘택 플러그 형성 방법을 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상에 게이트 산화막, 게이트 전극 및 게이트 마스크막(202, 204, 206)을 차례로 형성한다. 상기 게이트 산화막(202)은 상기 반도체 기판(200)을 열산화시킨 실리콘 산화막으로서, 약 50Å 내지 100Å 두께 범위를 갖는다. 상기 게이트 전극(204)은 도핑된 폴리실리콘 또는 폴리실리콘 상에 금속 실리사이드(metal silicide)를 적층하여 형성한다. 상기 게이트 마스크막(206)은 HTO(High Temperature Oxide)막을 사용하여 형성한다.
사진 식각 공정을 통해 상기 반도체 기판(200)의 소정 영역이 노출될 때까지 상기 게이트 마스크막, 게이트 전극 및 게이트 산화막(206, 204, 202)을 식각하여 게이트 패턴(208)을 형성한다. 상기 게이트 패턴(208)을 포함하여 상기 반도체 기판(200) 전면에 실리콘 질화막을 형성한다. 상기 실리콘 질화막을 에치백(etch back)하여 상기 게이트 패턴(208) 측면에 게이트 스페이서(gate spacer; 210)를 형성한다. 상기 게이트 패턴(208)을 덮도록 상기 반도체 기판(200) 전면에 제 1 절연막(212)을 형성한다. 상기 제 1 절연막(212)은 화학기상증착(CVD:Chemical Vapor Deposition) 방식에 의한 USG(Undoped Silicate Glass)막으로 형성된다. 상기 제 1 절연막(212)을 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정을 통해 평탄화 식각한다.
도 2b를 참조하면, 상기 제 1 절연막(212) 상에 제 1 포토레지스트막(도면에 미도시)을 형성한다. 사진 공정을 통해 상기 제 1 포토레지스트막을 패터닝하여 콘택 패드용 제 1 포토레지스트 패턴을 형성한다. 상기 제 1 포토레지스트 패턴을 식각 마스크(mask)로 사용하여 상기 게이트 스페이서(210)보다 상기 제 1 절연막(212)의 식각율이 높은 식각 레서피(recipe)을 사용하여 상기 게이트 패턴(208) 사이의 상기 반도체 기판(200)이 노출될 때까지 상기 제 1 절연막(212)을 식각하여 홈(groove)을 형성한다. 상기 홈을 매몰시키기 위해 상기 기판(200) 전면에 제 1 도전막을 형성한 후 상기 제 1 절연막(212)이 노출될 때까지 상기 제 1 도전막을 평탄화 식각하여 콘택 패드(214)를 형성한다.
도 2c를 참조하면, 상기 콘택 패드(214) 및 상기 제 4 층간 절연막(212) 상에 제 2 절연막(216)을 형성한다. 상기 제 2 절연막(216)은 화학기상증착(CVD) 방식에 의한 USG막 또는 BPSG(Boro-Phospho Silicate Glass)막을 사용하여 형성한다. 상기 제 2 절연막(216) 상에 제 2 포토레지스트막(도면에 미도시)을 형성한다. 사진 공정을 통해 상기 제 2 포토레지스트막을 패터닝하여 비트라인(bit line) 콘택용 제 2 포토레지스트 패턴을 형성한다. 상기 제 2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 콘택 패드(214)가 노출되도록 상기 제 2 절연막(216)을 식각하여 콘택홀(contact hole; 218)을 형성한다. 이 때, 상기 콘택 패드(214)가 완전히 노출되어야 하기 때문에 상기 제 2 절연막(216)을 과식각 처리한다. 그러나, 상기 제 2 포토레지스트 패턴 형성 과정에서 오정렬(misalign)이 발생하면 상기 콘택홀(218)이 상기 콘택 패드(214) 영역 내에 맞춰져서 형성되지 못한다. 그 결과, 도 2c에 보는 바와 같이, 상기 콘택홀(218)이 상기 콘택 패드(214)를 벗어나서 형성된다. 그리고, 상기 제 2 절연막(216)을 과식각 처리하기 때문에 상기 콘택 패드(214) 측면의 상기 제 1 절연막(212)이 식각되고, 심하면 상기 게이트 마스크막(206)까지 식각되어 상기 게이트 전극(204)이 노출되거나 상기 게이트 전극(204) 상의 절연이 열화된다.
도 2d를 참조하면, 상기 반도체 기판(200) 전면에 질화막을 약 300Å 두께로 콘포말(conformal)하게 형성한다. 바람직하게는, 상기 질화막은 실리콘 질화막보다 생산성이 빠른 PE(Plasma Enhanced)-SiON막을 사용한다. 상기 PE-SiON막을 에치백(etch back) 공정으로 식각하여 상기 콘택홀(218) 내측면에 질화막 스페이서(220)을 형성한다. 상기 콘택 패드(214) 측면의 상기 제 1 절연막(212)과게이트 마스크막(206)이 식각된 부위가 상기 질화막 스페이서(220)로 채워진다. 따라서, 후속 콘택 플러그와 상기 게이트 전극(204)간의 단락을 방지할 수 있다.
도 2e를 참조하면, 상기 콘택홀(218)을 매몰시키기 위해 상기 반도체 전면에 제 2 도전막을 형성한다. 상기 제 2 도전막은 도핑된 폴리실리콘을 사용하여 형성한다. 상기 제 2 도전막을 화학적 기계적 연마 공정(CMP)을 통해 평탄화 식각한다. 그 결과, 비트라인 콘택 플러그(222)가 형성된다.
비록 상기 콘택홀(218) 형성시 오정렬로 인하여 상기 게이트 마스크막(206)이 손상을 받더라도 상기 콘택홀(218) 내측면에 질화막 스페이서(220)를 형성함으로써 상기 게이트 전극(204)과 상기 콘택 플러그(222)간의 단락(short)을 방지할 수 있다.
본 발명은 콘택홀 형성시 오정렬이 발생되더라도 도전 패턴간의 단락을 방지할 수 있는 효과가 있다.
그리고, 본 발명은 정렬 여유도가 증가되어 생산성이 향상되는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 게이트 산화막, 게이트 전극 및 게이트 마스크막으로 구성된 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 측면에 게이트 스페이서를 형성하는 단계;
    상기 게이트 패턴을 덮도록 상기 반도체 기판 상에 소정 두께의 제 1 절연막을 형성하는 단계;
    상기 반도체 기판 상부 표면이 노출될 때까지 상기 게이트 스페이서와 게이트 마스크막을 식각 마스크로 사용하여 상기 게이트 패턴 사이의 상기 제 1 절연막을 식각하여 홈을 형성하는 단계;
    상기 홈을 제 1 도전막으로 채워 콘택 패드를 형성하는 단계;
    상기 반도체 기판 전면에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막을 패터닝하여 상기 콘택 패드를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 내측면에 절연막 스페이서를 형성하는 단계; 및
    상기 콘택홀을 제 2 도전막으로 채워 콘택 플러그를 형성하는 단계를 포함하는 콘택 구조체 형성 방법.
  2. 제 1 항에 있어서,
    상기 게이트 마스크막은 HTO막을 사용하여 형성하는 콘택 구조체 형성 방법.
  3. 상기 제 3 절연막은 질화막을 사용하여 형성하는 콘택 구조체 형성 방법.
KR1020000011538A 2000-03-08 2000-03-08 콘택 구조체 형성 방법 KR20010087663A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000011538A KR20010087663A (ko) 2000-03-08 2000-03-08 콘택 구조체 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000011538A KR20010087663A (ko) 2000-03-08 2000-03-08 콘택 구조체 형성 방법

Publications (1)

Publication Number Publication Date
KR20010087663A true KR20010087663A (ko) 2001-09-21

Family

ID=19653255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011538A KR20010087663A (ko) 2000-03-08 2000-03-08 콘택 구조체 형성 방법

Country Status (1)

Country Link
KR (1) KR20010087663A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441252B1 (ko) * 2002-06-26 2004-07-21 삼성전자주식회사 반도체 배선 구조 및 그 형성 방법
US7829458B2 (en) 2007-07-18 2010-11-09 Samsung Electronics Co., Ltd. Method of forming a wiring structure in a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441252B1 (ko) * 2002-06-26 2004-07-21 삼성전자주식회사 반도체 배선 구조 및 그 형성 방법
US7829458B2 (en) 2007-07-18 2010-11-09 Samsung Electronics Co., Ltd. Method of forming a wiring structure in a semiconductor device
US8115311B2 (en) 2007-07-18 2012-02-14 Samsung Electronics Co., Ltd. Wiring structure in a semiconductor device

Similar Documents

Publication Publication Date Title
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
KR100549576B1 (ko) 반도체 소자의 제조 방법
KR20010087663A (ko) 콘택 구조체 형성 방법
KR20020002018A (ko) 반도체소자의 제조방법
KR100525088B1 (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR20020010795A (ko) 반도체소자의 제조방법
KR20050024977A (ko) 자기 정렬된 콘택홀을 갖는 반도체 소자 및 그 형성 방법
KR20010048350A (ko) 반도체 장치 제조 방법
KR100274752B1 (ko) 반도체장치제조방법
KR100546145B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20040008600A (ko) 반도체 메모리 소자의 콘택홀 형성방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR100535083B1 (ko) 반도체소자의 제조방법
KR20020052460A (ko) 반도체소자의 제조방법
KR100527589B1 (ko) 반도체소자의 제조방법
KR100569526B1 (ko) 반도체소자의 제조방법
KR100527568B1 (ko) 반도체소자의 제조방법
KR20030058635A (ko) 반도체소자의 제조방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법
KR20020037528A (ko) 게이트 전극의 스페이서 형성 방법
KR20040072269A (ko) 이중 스토리지노드 콘택플러그 형성방법
KR20020049373A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid