KR20010086510A - 반도체 장치의 커페시터 형성 방법 - Google Patents

반도체 장치의 커페시터 형성 방법 Download PDF

Info

Publication number
KR20010086510A
KR20010086510A KR1020000010434A KR20000010434A KR20010086510A KR 20010086510 A KR20010086510 A KR 20010086510A KR 1020000010434 A KR1020000010434 A KR 1020000010434A KR 20000010434 A KR20000010434 A KR 20000010434A KR 20010086510 A KR20010086510 A KR 20010086510A
Authority
KR
South Korea
Prior art keywords
storage node
forming
etch stop
layer
sacrificial insulating
Prior art date
Application number
KR1020000010434A
Other languages
English (en)
Inventor
나기수
신승목
신현보
김석식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000010434A priority Critical patent/KR20010086510A/ko
Publication of KR20010086510A publication Critical patent/KR20010086510A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 디램 셀 구조에서 커패시터의 면적을 좀 더 넓게 하기 위한 제조방법에 관한 것으로, 반도체기판 전면에 식각저지막을 증착한 후 식각저지막 상에 희생절연막을 증착하는 단계와, 사진 식각 공정을 통하여 반도체기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계와, 스토리지 노드 홀의 측벽 및 바닥을 덮는 실린더형 스토리지 노드를 형성하는 단계와, 패터닝된 희생절연막을 제거하여 실린더형 스토리지 노드의 외측벽을 노출시키고 실린더형 스토리지 노드의 표면 상에 반구형 그레인(HSG) 실리콘층을 형성하는 단계를 포함하는 커패시터 형성방법에 있어서, 식각저지막을 증착하는 단계 후에 또는 패터닝된 희생절연막을 제거하는 단계 후에 식각저지막에 불순물을 주입한다.

Description

반도체 장치의 커페시터 형성 방법{Method OF FORMING CAPACITOR IN SEMICONDUCTOR DEVICE}
본 발명은 디램 셀 커패시터(Dynamic Random Access Memory cell capacitor)의 제조방법에 관한 것으로, 좀 더 구체적으로는 실린더형 커패시터에서 HSG를 선택적으로 형성하는 방법에 관한 것이다.
디램 반도체 소자가 고집적화 됨에 따라, 최소 피쳐 크기(minimum feature size)의 감소 및 셀 면적(cell area)이 축소되고 있으며 이에 따라 커패시터의 축전 용량을 확보하기가 점점 어려워지고 있는 실정이다. 상기 해결 방안으로 스토리지 노드의 유효 면적 증가, 절연 물질 두께의 감소, 고 유전 상수 물질의 개발 등의 개선 방안이 연구되어지고 있다. 그리고 스토리지 노드의 유효 면적을 증가시키는 방안에 있어서, 커패시터의 축전 용량을 늘리기 위하여 커패시터 전극의 표면적을 증가시키는 방법이 사용되고 있으며 이를 위해 스택(Stack)형이나 실린더(Cylinder)형, 핀(fin)형, 트렌치(trench)형 등의 구조로 커패시터 전극을 형성하고 있다. 또한 최근에는 스토리지 전극을 실린더형으로 형성하고 스토리지 전극 표면에 HSG 실리콘을 성장시켜 커패시터의 표면적을 증가시키는 방법에 관해 연구되고 있다. 그러나 디램의 디자인 룰이 점점 작아지면서 HSG 실리콘 성장시 인접 스토리지 전극과의 브리지 유발 등의 문제점이 나타나고 있다.
도 1a 내지 도 1e는 종래의 실린더형 커패시터의 제조 방법을 나타내는 공정 단면도들이다.
도 1a 및 도 1b를 참조하면, 우선 반도체기판(10)의 층간절연막(12)에 스토리지 컨택 플러그(14)를 형성하고 상기 스토리지 컨택 플러그를 포함하는 반도체기판 상에 식각저지막(16)을 증착한다. 상기 식각저지막 상에 희생절연막(18)을 증착하고 사진 식각 공정을 통하여 스토리지 콘택 플러그(14)의 상부가 노출되도록 스토리지 컨택 홀(20a,20b)을 형성한다.
도 1c 내지 도 1e를 참조하면, 상기 스토리지 콘택 홀(20a,20b)이 형성된 결과물 전면에 콘포말한(conformal) 비정질 실리콘(amorphous silicon)을 증착하여 스토리지 노드층(24)을 형성한다. 상기 스토리지 노드층(24) 상에 평탄화절연막(26)을 증착하고 CMP 또는 에치백(etch back) 공정을 통해서 희생절연막(18)이 드러나도록 a-a' 라인까지 식각하여 스토리지 노드를 분리한다. 노드와 노드간에 존재한는 상기 희생절연막(18)과 노드 내에 존재하는 평탄화절연막(26)은 습식 식각 방법으로 제거하여 실린더형 스토리지 노드(24a)만 남긴다. 상기 실린더형 스토리지 노드(24a)와 식각저지막 상에 반구형 그레인 실리콘(28)을 형성한다.
그러나 종래의 실린더형 커패시터 구조의 제조 공정은 상기 식각저지막이 노출된 상태에서 HSG 형성 공정이 진행되기 때문에 식각저지막에도 HSG가 형성되어 셀렉티브 로스 (selective loss)가 발생하고 스토리지 노드 간의 브리지를 유발한다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 스토리지 노드혹은 노드 측벽에만 선택적으로 HSG를 형성함으로서 종래의 식각저지막 상에서 HSG가 형성되어 발생하는 셀렉티브 로스와 스토리지 노드간의 브리지 현상을 방지하는 실린더형 커패시터를 형성하는 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 실린더형 커패시터의 HSG 성장 방법을 순차적으로 보여주는 단면도들;
도 2a 내지 도 2e는 본 발명의 실시예1에 따른 실린더형 커패시터의 HSG 형성 방법을 순차적으로 보여주는 단면도들;
도 3a 내지 도 3e는 본 발명의 실시예2에 따른 실린더형 커패시터의 HSG 형성 방법을 순차적으로 보여주는 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
10,100 : 반도체 기판 12,120 : 층간 절연막
14,140 : 스토리지 컨택 플러그 16,160 : 식각 저지막
18,180 : 희생 절연막 24,240 : 스토리지 노드층
20a-b,200a-b : 스토리지 컨택 홀 24a,240a, : 스토리지 노드
26,260 : 평탄화 절연막 160a,260a, : 불순물 이온주입
28,280 : 반구형 그레인(HSG) 실리콘
상기 목적을 달성하기 위한 실린더형 커패시터의 형성 방법은 반도체기판 전면에 식각저지막을 증착하는 단계와, 상기 식각저지막 상에 희생절연막을 형성하는 단계와, 상기 희생절연막 및 상기 식각저지막을 연속적으로 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계와, 상기 스토리지 노드 홀의 측벽 및 바닥을 덮는 실린더형 스토리지 노드를 형성하는 단계와, 상기 패터닝된 희생절연막을 제거하여 상기 실린더형 스토리지 노드의 외측벽을 노출시키는 단계, 상기 실리더형 스토리지 노드의 표면 상에 반구형 그레인(HSG) 실리콘층을 형성하는 단계를 포함하는 커패시터 형성방법에 있어서, 상기 식각저지막을 증착하는 단계 후에 또는 상기 패터닝된 희생절연막을 제거하는 단계 후에 상기 식각저지막에 불순물을 이온 주입하는 단계를 포함하는 것을 특징으로 한다.
(실시예1)
이하 도 2a 내지 도 2e를 참조하여 본 발명의 실시예1을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예1에 따른 반도체 메모리 장치에서 실린더형 커패시터 제조 방법을 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 반도체기판(100) 상의 층간절연막(120)에 스토리지 컨택 플러그(140)를 형성하고 상기 스토리지 컨택 플러그(140)를 포함하는 반도체기판 상에 식각저지막(160), 예컨대 실리콘질화막을 300Å 증착한다. 상기 식각 저지막(160) 상에 불순물을 주입하기 위해서 불화붕소 이온, 아르곤 이온, 질소 이온, 인 이온 및 비소 이온으로 이루어진 일 군중 적어도 하나를 이온 주입(160a)한다.
도 2b를 참조하면, 상기 불순물이 주입된 식각저지막(160) 상에 희생 절연막(180), 예컨대 실리콘산화막을 증착하고 사진 식각 공정을 통해 스토리지 컨택 플러그(140)의 상부가 노출되도록 스토리지 노드 홀(200a,200b)을 형성한다. 상기 스토리지 노드 홀(200a,200b)이 형성된 결과물 전면에 콘포말한(conformal) 비정질 실리콘을 600Å 증착하여 스토리지 노드층(240)을 형성하면 도 2c와 같이 된다.
도 2d 및 도 2e를 참조하면, 상기 스토리지 노드층(240)을 형성한 후에 평탄화절연막(260), 예컨대 실리콘산화막을 증착하고 CMP 또는 에치백 공정을 통해 a-a' 라인까지 식각하여 상기 스토리지 노드층(240)를 분리한다. 그리고 스토리지 노드와 노드간에 존재하는 상기 희생절연막과(180) 노드 내에 있는 상기 평탄화절연막(260)을 습식 식각 방법으로 제거시키면 실린더형 스토리지 노드(240a)만 남는다. 상기 실린더형 스토리지 노드(240a)에 반구형 그레인 실리콘 핵을 시딩(seeding)하고 어닐링(annealing)하여 성장시켜 반구형 그레인 실리콘층(280)을 형성한다.
결과적으로, 상술한 바와 같이 상기 식각저지막 상에 불순물을 이온주입하여 손상시킴으로서 HSG 형성시 스토리지 노드 사이의 식각저지막(160) 상에는 HSG가 형성되지 않는다.
(실시예2)
다음에, 도 3a 내지 도 3f를 참조하여 본 발명의 실시예2를 상세히 설명한다.
도 3a 내지 도 3e에 있어서, 도 2a 내지 도 2e에 도시된 실린더형 커패시터의 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
도 3a 및 도 3b를 참조하면, 우선 반도체기판(100) 상의 층간절연막(120)에 스토리지 컨택 플러그(140)를 형성하고 상기 스토리지 컨택 플러그를 포함하는 반도체기판 상에 실시예1과 동일한 방법으로 식각저지막(160)을 300Å 증착한다. 상기 식각저지막(160) 상에 희생 절연막(180),즉 실리콘산화막을 증착하고 사진 식각 공정을 통해 스토리지 컨택 플러그(140)의 상부가 노출되도록 스토리지 노드 홀(200a,200b)을 형성한다.
도 3c 내지 도 3f를 참조하면, 상기 스토리지 컨택 홀(200a,200b)을 포함하는 희생절연막(180) 상에 콘포말한(conformal) 비정질 실리콘을 600Å 증착하여 스토리지 노드층(240)을 형성한다. 상기 스토리지 노드층(240)을 형성한 후에 평탄화절연막(260), 즉 실리콘산화막을 증착하고 CMP 또는 에치백 공정을 통해 희생산화막(180)이 노출될 때 까지 식각하여 상기 스토리지 노드층(240)를 분리한다. 그리고 스토리지 노드와 노드간에 존재하는 상기 희생절연막과(180) 스토리지 노드 내에 있는 평탄화절연막(260)을 습식 식각 방법으로 제거시키면 실린더형 스토리지 노드(240a)만 남는다. 상기 스토리지 노드를 포함하는 반도체기판 전면에 불순물을 주입하기 위해서 불화붕소 이온, 아르곤 이온, 질소 이온, 인 이온 및 비소 이온으로 이루어진 일 군중 적어도 하나를 이온주입(260a)한다. 그리고 상기 실린더형 스토리지 노드(240a)에 반구형 그레인 실리콘 핵을 시딩(seeding)하고 어닐링(annealing)하여 성장시켜 반구형 그레인 실리콘층(280) 형성한다.
결과적으로, 상술한 바와 같이 상기 스토리지 노드 상부와 식각저지막을 불순물로 손상시킴으로서 반구형 그레인(HSG) 실리콘 형성 시 스토리지 노드 상부(280a)와 노드 내 하부(280b,280c) 그리고 식각저지막상(160)에는 HSG가 형성되지 않으며 후속 공정에 의해 HSG가 떨어져 나가는 것을 방지할 수 있다.
상술한 바와 같이 본 발명은 이온주입을 통해 HSG막을 선택적으로 형성함으로서, 식각 저지막 상에 HSG가 형성되면서 발생되는 셀랙티브 로스현상과 실린더형 스토리지 노드 상부에 형성된 HSG가 후속 세정 공정에 의해 떨어져 나감으로서 발생되는 스토리지 노드 간의 브리지 유발을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 반도체기판 상에 식각저지막을 형성하는 단계, 상기 식각저지막상에 희생 절연막을 형성하는 단계, 상기 희생절연막 및 상기 식각저지막을 연속적으로 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계, 상기 스토리지 노드 홀의 측벽 및 바닥을 덮는 실린더형 스토리지 노드를 형성하는 단계, 상기 패터닝된 희생절연막을 제거하여 상기 실린더형 스토리지 노드의 외측벽을 노출시키는 단계, 및 상기 실리더형 스토리지 노드의 표면 상에 반구형 그레인(HSG) 실리콘층을 형성하는 단계를 포함하는 커패시터 형성방법에 있어서,
    상기 식각저지막을 형성하는 단계 후에 또는 상기 패터닝된 희생절연막을 제거하는 단계 후에 상기 식각저지막에 불순물을 주입하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 식각저지막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 커패시터 형성방법
  3. 제 1 항에 있어서,
    상기 불순물을 주입하는 단계는 불화붕소 이온, 아르곤 이온, 질소 이온, 인 이온, 및 비소 이온으로 이루어진 일 군중 적어도 하나를 불순물 소스로 사용하여실시하는 것을 특징으로 하는 커패시터 형성 방법.
KR1020000010434A 2000-03-02 2000-03-02 반도체 장치의 커페시터 형성 방법 KR20010086510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000010434A KR20010086510A (ko) 2000-03-02 2000-03-02 반도체 장치의 커페시터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000010434A KR20010086510A (ko) 2000-03-02 2000-03-02 반도체 장치의 커페시터 형성 방법

Publications (1)

Publication Number Publication Date
KR20010086510A true KR20010086510A (ko) 2001-09-13

Family

ID=19651598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010434A KR20010086510A (ko) 2000-03-02 2000-03-02 반도체 장치의 커페시터 형성 방법

Country Status (1)

Country Link
KR (1) KR20010086510A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032653A (ko) * 2001-10-19 2003-04-26 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR101001632B1 (ko) * 2003-07-09 2010-12-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032653A (ko) * 2001-10-19 2003-04-26 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR101001632B1 (ko) * 2003-07-09 2010-12-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Similar Documents

Publication Publication Date Title
US7919386B2 (en) Methods of forming pluralities of capacitors
GB2339962A (en) Cylindrical DRAM capacitors with reduced inter-electrode separation
US6300191B1 (en) Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
US6291850B1 (en) Structure of cylindrical capacitor electrode with layer of hemispherical grain silicon
JP3230663B2 (ja) 円筒型スタック電極の製造方法
US6372572B1 (en) Method of planarizing peripheral circuit region of a DRAM
US6432795B1 (en) Method of fabricating a cylindrical capacitor storage node having HSG silicon on inner wall thereof in a semiconductor device
KR100277909B1 (ko) 커패시터의 구조 및 제조 방법
US6531358B1 (en) Method of fabricating capacitor-under-bit line (CUB) DRAM
KR20010086510A (ko) 반도체 장치의 커페시터 형성 방법
US6025248A (en) Methods of forming capacitor electrodes including a capacitor electrode etch
KR100213210B1 (ko) 반도체 장치의 커패시터 제조방법
GB2336716A (en) DRAM cell capacitor and method for fabricating thereof
US20020192924A1 (en) Methods of forming integrated circuit capacitors having U-shaped electrodes and capacitors formed thereby
KR100384859B1 (ko) 캐패시터의 제조 방법
KR100268428B1 (ko) 커패시터 및 그 제조 방법
KR100302614B1 (ko) 디램의 제조방법
KR20010054265A (ko) 커패시터의 하부전극 형성 방법
KR100762227B1 (ko) 반도체소자의 커패시터 제조방법
KR101001632B1 (ko) 반도체소자의 캐패시터 제조방법
KR100415541B1 (ko) 반도체 소자의 커패시터 및 제조 방법
KR100367732B1 (ko) 커패시터 제조방법
KR100670669B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20010059997A (ko) 반도체소자의 캐패시터 제조방법
KR20020044893A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid