KR20010082851A - 엑스레이 디텍터용 어레이기판 제조방법 - Google Patents
엑스레이 디텍터용 어레이기판 제조방법 Download PDFInfo
- Publication number
- KR20010082851A KR20010082851A KR1020000008332A KR20000008332A KR20010082851A KR 20010082851 A KR20010082851 A KR 20010082851A KR 1020000008332 A KR1020000008332 A KR 1020000008332A KR 20000008332 A KR20000008332 A KR 20000008332A KR 20010082851 A KR20010082851 A KR 20010082851A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- substrate
- electrode
- insulating layer
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 230000002265 prevention Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 76
- 239000003990 capacitor Substances 0.000 description 57
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
Abstract
본 발명은 x-ray 영상감지 소자용 박막트랜지스터 어레이기판에 관한 것으로, 게이트패드와 상기 게이트패드에서 일방향으로 연결된 게이트배선을 포함하고, 짝수번째 게이트배선과 홀수번째 게이트배선이 각각 쇼팅바로 연결된 x-ray 영상감지 소자용 어레이기판에서, 상기 게이트패드 방향의 게이트배선의 일부를 소정면적으로 크게 패턴한 후, 상기 패턴된 게이트배선 상부에 적어도 2개 이상의 콘택홀을 형성하고, 상기 콘택홀을 통해 근접한 게이트배선을 연결하는 정전기 방지패턴을 형성한다.
상기 정전기 방지패턴으로 인해 상기 짝수번째와 홀수번째 게이트배선은 등전위 상태가 되므로 게이트패드 상에 형성된 식각 방지막에 발생하는 정전기에 의한 상기 홀수번째와 짝수번째 게이트배선간의 단락(short)을 방지할 수 있다.
Description
본 발명은 엑스레이 디텍터(X-ray detector)에 관한 것으로, 특히 엑스레이 디텍터용 박막트랜지스터 어레이기판의 제조방법에 관한 것이다.
상기 엑스레이 영상감지소자는 박막 트랜지스터를 스위칭 소자로 사용하기 때문에, 엑스레이의 촬영 즉시 실시간으로 결과를 진단할 수 있는 장점이 있다.
이하, 일반적인 엑스레이 영상감지소자의 구성과 동작을 살펴보면 다음과 같다.
도 1에 도시된 바와 같이, 엑스레이 디텍터의 주요 구성을 살펴보면, 박막트랜지스터(T)가 기판상에 배열되어 있다. 그리고, 박막트랜지스터(T)는 전하를 모으는 역할을 하는 스토리지 캐패시터(S)와 연결되어, 스캐닝 집적회로(미도시)에 의해 박막 트랜지스터(T)가 스위칭 작용을 하면 스토리지 캐패시터(S)에 저장된 전하는 데이터 집적회로(미도시)로 흐르게 된다. 또한, 광도전막(2)과 스캐닝(미도시) 및 데이터 집적 회로(미도시)등이 구성되어 있다.
상기 광도전막(2)은 입사되는 전기파나, 자기파등 외부 방사선의 신호강도에 비례하여, 내부적으로 전기적인 신호 즉, 전자 및 정공쌍(6)을 형성한다.광도전막(2)은 외부의 신호, 특히 엑스레이를 검출하여 전기적인 신호로 변환하는 변환기의 역할을 한다. 엑스레이 광에 의해 형성된 전하는 광도전막 상부에 위치하는 도전전극(7)에 인가된 전압(Ev)에 의해 광도전막(2) 하부에 위치하는 제 2 화소전극(62)에 모여지고, 상기 제 2 화소전극에 모여진 전하는 상기 제 2 화소전극과 연결된 화소단자(60)로 전달된다.
이때, 상기 전하는 상기 화소단자(60)와, 외부에서 접지된 공통전극(42)상에 형성된 제 1 화소전극(58)이 이루는 스토리지 캐패시터(S)에 저장된다.
도 1에 도시된 구조에서 상기 스토리지 캐패시터(S)는 상기 공통전극(42)과 접촉하여 상기 공통전극 상에 형성된 제 1 화소전극(58)이 실질적인 캐패시터 제 1 전극(58)이 되고, 상기 제 2 화소전극(62)과 연결된 화소단자(60)가 실질적인 캐패시터 제 2 전극(60)이 된다.
이 때, 상기 제 2 화소전극(62)과 제 1 화소전극(58) 및 화소단자(60)는 일반적으로 투명한 도전성금속인 인듐-틴-옥사이드(ITO)를 사용하여 형성한다.
상기 캐패시터 제 1 전극(58)과 상기 캐패시터 제 2 전극(60) 사이에 형성된 절연층(15)은 상기 스토리지 캐패시터(S)에 전하를 축적하는 수단이 되며, 일반적으로 실리콘질화막(SiNX)를 사용한다.
도 2는 전술한 작용을 하는 엑스레이 디텍터 패널의 한 화소에 해당하는 평면도이다.
도시한 바와 같이, 게이트배선(50)이 행 방향으로 배열되어 있고, 데이터배선(53)이 열 방향으로 배열되어 있다. 일반적으로 상기 게이트배선(50)의 일 끝단에는 게이트패드(87)가 연결되어 있고, 상기 게이트패드(87)상에는 게이트콘택홀(96)이 형성된다.
상기 다수의 게이트패드(87)는 홀수번째와 짝수번째로 구분되어 일 방향으로 형성된 미도시된 게이트단락배선과 각각 수직으로 연결되어 형성된다. 상기 게이트단락배선에 의해 상기 다수의 게이트패드(87)는 모두 등전위 상태가 되어 어레이기판 공정 중 정전기에 의한 배선의 단선이나 단락을 방지할 수 있다.
또한, 상기 게이트패드의 상부에는 식각 방지막(59)이 위치한다.
상기, 게이트배선(50)과 데이터배선(53)이 직교하는 부분에 스위칭 소자로써 박막 트랜지스터(T)가 형성되고, 인접화소와 공통적으로 접지 되어 있는 공통전극인 접지배선(42)이 상기 화소의 중앙을 지나 일 방향으로 형성된다.
그리고, 전하 저장수단으로서 스토리지 캐패시터(S)를 구성하도록 제 1 화소극(58)과 화소단자(60)가 형성되어 있고, 유전물질로 실리콘질화막(미도시)이 상기 제 1 화소전극(58)(이하 캐패시터 제 1 전극이라 칭함)및 화소단자(60)사이에 삽입 형성되어 있다.
또한, 화소 전극으로 제 2 화소전극(62)이 상기 박막 트랜지스터(T) 상부까지 연장되어 형성되며, 도시하지는 않았지만 광도전막에서 발생한 정공(hole)이 스토리지 캐패시터(S)내에 축적될 수 있도록 상기 화소단자(60)(이하 "캐패시터 제 2 전극"이라 칭함)와 전기적으로 연결되고 동시에, 상기 스토리지 캐패시터(S) 내에 저장된 정공이 상기 박막 트랜지스터(T)를 통해 들어오는 전자(electron)와 결합할수 있도록 드레인 콘택홀(85)을 통해 드레인전극(33)과 전기적으로 연결되어 있다.
이와 같은 구성을 갖는 엑스레이 디텍터용 어레이기판 제조공정에 관해 이하 도 3a 내지 도 3e를 참조하여 설명한다.
도 3a 내지 도 3e는 상기 도 2를 각각 Ⅰ-Ⅰ,Ⅱ-Ⅱ,Ⅲ-Ⅲ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
기판(71)상에 알루미늄(Al) 또는 알루미늄 합금(Al alloy)과 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 니오븀(Nb) 또는 안티몬(Sb)같은 금속을 증착하여 제 1 금속층을 형성하고 패터닝하여, 게이트배선(미도시)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 형성된 게이트전극(73)과, 상기 게이트배선(미도시)의 양 끝단에 상기 게이트배선에서 소정면적으로 연장된 게이트패드(87)를 형성한다.
동시에, 상기 게이트패드(87)와 수직으로 연결된 게이트단락배선(미도시)을 형성한다.
다음으로, 상기 게이트배선 등이 형성된 기판(71)의 전면에 제 1 절연층을 증착하는 단계로, 실리콘질화막(SiNx) 또는 실리콘옥사이드(SiOx)와 같은 무기 절연막을 증착하거나, 경우에 따라서는 BCB(Benzocyclobutene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 게이트 절연막(75)을 형성한다.
바람직하게는 실리콘질화막을 증착하여 상기 게이트 절연막(75)을 형성한다.
다음은 반도체층을 형성하는 단계로, 도 3b에 도시한 바와 같이, 순수 비정질 실리콘(a-Si)과 불순물이 첨가된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 반도체층과 불순물반도체층을 적층한 후 패터닝하여, 액티브층(86)과오믹콘택층(91)을 형성한다.
이때, 불순물이 첨가된 비정질 실리콘막의 형성은 기상 증착법(CVD)과 이온 주입법(Ion injection method) 등을 이용한다.
도 3c에 도시한 바와 같이, 전술한 도전성 금속을 증착하고, 패터닝하여 소스배선(도2의 53)과 상기 소스배선에서 소정면적을 가지고 상기 게이트전극(73) 상부로 돌출 연장된 소스전극(32)과 이와는 소정간격 이격된 드레인전극(33)과, 스토리지영역(도 2의 S)을 일 방향으로 지나가는 접지배선(42)을 형성한다. 또한, 상기 소스/드레인전극(32,33)을 마스크로 하여 박막 트랜지스터의 채널이 될 부분 즉, 소스전극(32) 및 드레인전극(33)사이에 상기 오믹콘택층(91)만을 제거한다. 이렇게 해서 스위칭소자로 쓰이는 박막 트랜지스터(도 2의 T)가 만들어진다.
다음으로, 캐패시터 제 1 전극(58)과, 식각 방지막(59)을 형성하는 단계로 ITO와 같은 투명전극을 사용한다.
상기 캐패시터 제 1 전극(58)은 상기 접지배선(42)과 평면적으로 겹쳐 형성되며, 상기 식각방지막(59)은 상기 다수의 게이트패드(87) 상부에서 일방향으로 형성된다.
다음으로, 상기 소스전극(32) 및 드레인전극(33)과, 상기 접지배선(42)상에 위치한 캐패시터 제 1 전극(58)과 식각방지막(59) 상에 실리콘질화막(SiNX)를 증착하여 스토리지 캐패시터의 유전체와 박막 트랜지스터의 보호수단으로 사용되는 보호막(81)을 형성한다
이 때, 상기 게이트패드(87)상에 상기 게이트 절연막(75)과 식각방지막(59)과 보호층(81)이 적층된 구조가 된다.
다음은 캐패시터 제 2 전극(60)을 형성하는 단계로서, 상기 캐패시터 제 1 전극(58) 상부의 상기 보호층(81) 상에 상기 캐패시터 제 1 전극(58)과 크거나 같은 크기로 상기 캐패시터 제 2 전극(60)을 형성한다.
상기 캐패시터 제 2 전극도 상기 캐패시터 제 1 전극과 함께 ITO 또는 IZO와 같은 투명도전성 금속을 사용하여 형성한다.
다음은 유기절연막(83)을 형성하는 단계로, 바람직하게는 유기물질인 BCB (benzocyclobutene)를 사용한다. 상기 BCB는 유전율이 기존의 실리콘 질화막이나, 실리콘 산화막 또는 아크릴과 비교해서 매우 낮은 물질이다.
다음은 콘택홀을 형성하는 단계로서, 도 3d에 도시한 바와 같이, 상기 드레인전극(33)상부와, 상기 캐패시터 제 2 전극(60)의 상부와, 상기 식각방지막(59) 의 상부가 드러나도록 하여 드레인콘택홀(85)과, 캐패시터 콘택홀(95)과, 게이트 콘택홀(97)을 형성한다.
상기 각 콘택홀을 형성하기 위해, 적층된 절연층을 건식식각 방식으로 식각하며, 이때 상기 건시식각에 의한 RF방전에 의해 정전기가 발생하게 된다.
특히, 식각방지막 (59)과 상기 다수의 게이트패드(87) 사이에는 정전기 발생에 의해 더 많은 전하가 대전되며, 이러한 전하는 상기 각 근접한 게이트패드(87)에 연결된 게이트배선의 정전기 불량을 유발할 수 있다.
다음으로, 도 3e에 도시한 바와 같이, 상기 각 콘택홀이 형성된 기판 상에인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO) 등의 투명도전성 금속을 증착하고 패터닝하여, 상기 드레인콘택홀(85)을 통해 상기 드레인전극(33)과 접촉하고 동시에, 상기 제 2 스토리지 콘택홀(95)을 통해 상기 제 2 캐패시터전극(60)과 접촉하는 화소전극(62)을 형성한다. 상기 화소전극(62)은 상기 제 2 캐패시터전극(60)과 접촉하여 상기 제 2 캐패시터전극(60)과 등전위를 이룬다.
이때, 상기 화소전극(62)과 상기 제 2 캐패시터 전극(60)을 패터닝하면서, 상기 게이트패드(87) 상부에 형성된 상기 식각방지막(도 3d의 59)을 제거한 후, 상기 각 게이트패드(87) 상부의 게이트절연층(75)을 식각하여, 게이트패드 콘택홀(96)을 형성한다.
이와 같은 공정에서, 상기 게이트패드 상부에 식각방지막을 형성하는 이유는 상기 서로 비균일한 분포로 적층된 절연층의 식각비를 맞추기 위한 것이다.
상세히 설명하면, 상기 절연층을 식각하는데 건식식각방식을 사용하였을 경우, 식각시간 제어방법은 건식식각 동안 식각가스와 식각물질 사이의 반응에 의해 생성된 생성가스가 제로포인트가 되는 점을 기준으로 삼는다.
이때, 이러한 공정에서 문제가 되는 것은, 상기 건식식각 방식은 식각선택비가 없으므로 상기 절연층이 3층으로 적층된 곳을 식각하는 동안 전술한 나머지 영역에서 과식각(over etching)이 발생하기 때문에 식각조건을 맞추기 어렵다.
따라서, 이러한 과식각으로 인해 스토리지부의 상기 제 2 캐패시터 전극(62)이나 기타 배선이 과잉식각되는 불량이 발생하여, 상기 어레이기판의 공정불량이 발생할 수 있기 때문에, 건식식각 방식으로 식각되지 않는 투명도전성 금속으로 식각 방지막을 형성 하였다.
그러나, 전술한 식각 방지막(59)은 건식식각 시, 상기 식각방지막(59)과 다수의 게이트패드(87)사이의 게이트절연층(75)에 많은 양의 전하가 대전되도록 한다.
따라서, 서로 근접한 게이트배선 간에 발생하는 정전기 불량으로 인한 액정패널의 수율이 저하되는 단점이 있다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은 어레이기판의 제조공정에서 정전기방지 구조를 도입하여 정전기에 의한 기판불량이 없는 엑스레이 디텍터용 액정표시장치를 제안하는 데 그 목적이 있다.
도 1은 일반적인 엑스레이 영상감지소자의 한 화소에 해당하는 부분의 단면도이고,
도 2는 일반적인 엑스레이 영상감지소자용 어레이기판의 일부 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅰ-Ⅰ,Ⅱ-Ⅱ,Ⅲ-Ⅲ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명에 따른 엑스레이 영상감지소자용 어레이기판의 일부 평면도이고,
도 5a 내지 도 5f는 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
133 : 드레인전극 149 : 정전기 방지 패턴
160 : 캐패시터 제 2 전극 169 : 식각 방지막
181 : 보호막 183 : 유기절연막
185 : 드레인콘택홀 187 : 게이트패드
195 : 캐패시터 콘택홀 196 : 식각홈
전술한 바와 같은 목적을 달성하기 위해 본 발명에 따른 영상감지소자용 어레이기판 제조방법은 기판을 준비하는 단계와; 기판 상에 게이트전극과 게이트배선과 상기 게이트배선의 끝단에 게이트패드를 형성하는 단계와; 상기 게이트전극과 게이트배선과 게이트패드가 형성된 기판의 전면에 절연층을 형성하는 단계와; 상기 게이트전극 상부에 액티브층을 형성하는 단계와; 상기 게이트패드 방향의 게이트배선 상부에, 상기 게이트배선의 길이방향과 수직한 방향으로 소정간격 이격된 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와; 상기 게이트배선과 절연층을 사이에 두고 교차하는 데이터배선과, 소스전극과 이와는 소정간격 이격된 드레인전극을 형성하는 단계와; 상기 게이트배선과 데이터배선이 교차하여 정의되는 스토리지 영역을 일 방향으로 지나가는 공통전극 배선을 형성하는 단계와; 상기 근접한 게이트배선의 각 제 2 콘택홀과 제 1 콘택홀을 통해 동시에 충진되어 근접한 게이트배선을 연결하는 아일랜드 형태의 정전기 방지배선을 형성하는 단계와; 상기 공통전극 배선 상에 투명한 캐패시터 제 1 전극을 형성하는 단계와; 상기 게이트패드 상부에 상기 다수의 게이트패드와 직교하여 일 방향으로 식각 방지막을 형성하는 단계와; 상기 캐패시터 제 1 전극과 정전기 방지패턴과 식각방지막이 형성된 기판의 전면에 절연물질을 증착하여 보호층을 형성하는 단계와; 상기 캐패시터 제 1 전극 상부에 캐패시터 제 2 전극을 형성하는 단계와; 상기 보호층을 패턴하여, 상기 드레인전극 상부에 드레인콘택홀과, 상기 제 2 캐패시터 전극 상부에 캐패시터 콘택홀을 형성하는 동시에, 상기 근접한 게이트배선을 각각 연결하는 정전기방지 패턴 상부의 식각홈을 형성하고 동시에, 상기 식각방지막 상부의 절연층을 식각하는 단계와; 상기 각 콘택홀이 형성된 기판의 전면에 투명도전성 물질을 증착하고 패턴하여, 상기 드레인콘택홀과 상기 캐패시터 콘택홀을 통해 상기 드레인전극과 상기 캐패시터 제 2 전극과 동시에 접촉하는 투명전극을 형성하는 동시에, 상기 식각홈에 의해 노출된 정전기 방지 배선을 절단하고 상기 게이트패드 상부의 식각방지막을 제거하는 단계를 포함한다.
상기 식각 방지막과 정전기 방지배선은 투명한 도전성 금속인 것을 특징으로 한다.
상기 투명 도전성 금속은 인듐-틴-옥사이드 와 인듐-징크-옥사이드가 포함된 투명도전성 금속그룹 중 선택된 하나인 것을 특징으로 한다.
상기 제 1 콘택홀과 제 2 콘택홀이 형성되는 게이트배선은 게이트배선의 길이방향과 수직한 방향으로 소정면적으로 확장하여 형성한 것을 특징으로 한다.
본 발명의 특징에 따른 엑스레이 영상감지소자용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 일방향으로 연장되고, 끝단에 패드부를 가지는 복수개의 게이트배선을 형성하는 단계와; 상기 기판 상에 상기 게이트배선과 교차하는 복수개의 데이터배선을 형성하는 단계와; 상기 게이트배선과 상기 데이터배선과 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 연결된 스토리지부를 형성하는 단계와; 상기 게이트배선 상에 게이트절연층을 형성하는 단계와; 상기 게이트절연층에 복수개의 콘택홀을 형성하는 단계와; 상기 게이트절연층 상에 투명도전성 금속을 증착하여, 상기 콘택홀을 통해 상기 복수개의 게이트배선 중 인접한 게이트배선을 연결하는 정전기 방지패턴과, 상기 복수개의 게이트패드부를 연결하는 방향으로 식각방지막을 형성하는 단계와; 상기 정전기 방지패턴과 상기 식각방지막 상에 유기절연막을 증착하는 단계와; 상기 유기절연막 상에 보호막을 형성하는 단계와; 상기 식각방지막 상의 유기절연층과 보호막을 식각하는 단계와; 상기 식각방지막을 제거하는 단계와; 상기 인접한 두 게이트배선을 연결하는 정전기 방지패턴을 절단하는 단계를 포함한다.
상기 복수개의 콘택홀이 형성되는 게이트배선은 게이트배선의 길이방향과 수직한 방향으로 소정면적으로 확장하여 형성한 것을 특징으로 한다.
본 발명에 따른 영상감지 소자용 어레이기판은 기판과; 상기 기판 상에 위치하고, 끝단에 패드부를 가지는 복수개의 게이트배선과; 상기 기판 상에 상기 게이트배선과 교차하는 복수개의 데이터배선과; 상기 각 게이트배선과 상기 각 데이터배선과 연결되는 복수개의 박막트랜지스터와; 상기 각 박막트랜지스터와 연결된 스토리지부와; 상기 게이트배선 상에 위치하고 상기 게이트패드에 가까운 게이트배선을 노출시키는 다수개의 콘택홀이 형성된 게이트절연층과; 상기 콘택홀을 통해 상기 복수개의 게이트배선 중 인접한 게이트배선을 연결하는 정전기 방지패턴과; 상기 정전기 방지 패턴을 포함한 기판의 전면에 형성되고, 상기 정전기 방지 패턴 상부에 식각홈이 형성된 절연층을 포함한다.
이하, 본 발명에 따른 바람직한 실시예를 설명하도록 한다.
-- 실시예--
본 발명의 실시예는 건식식각 시 상기 게이트패드 상부에 형성된 식각방지막 (etch stopper)에 의해 게이트배선간에 발생하는 정전기 불량을 방지하기 위해, 상기 근접한 각 게이트배선을 전기적으로 연결하여, 상기 다수의 게이트배선이 등전위를 이루도록하는 별도의 정전기 방지 수단을 구성하였다.
도 4는 본 발명에 따른 엑스레이 디텍터용 어레이기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 다수의 게이트배선(150)과 데이터배선(153)이 교차하여 형성되고, 상기 게이트배선(150)과 데이터배선(153)이 교차하여 스토리지영역(S)을정의하며, 상기 게이트배선(150)과 데이터배선(153)의 교차지점에 게이트전극(173)과 액티브층(186)과 소스전극(132)과 드레인전극(133)을 포함하는 스위칭소자인 박막트랜지스터(T)가 위치한다.
또 한, 상기 데이터배선(153)과 평행하고 상기 스토리지영역(S)을 일 방향으로 지나가는 접지배선(142)이 구성된다,
이러한 구조에서, 상기 게이트배선에서 상기 데이터패드 방향으로 연장되는 임의의 게이트배선(150a)을 점선 A부분과 같이 소정면적으로 넓게 형성한다.
상기 확장된 게이트배선(150a)의 상부 양측에는 인접한 게이트배선 방향으로 제 1 콘택홀(146a)과 제 2 콘택홀(146b)이 각각 위치한다.
이때, 상기 확장된 게이트배선(150a) 상에 형성된 제 1 콘택홀(146a)과 상기 게이트배선에 근접한 게이트배선 상부의 제 2 콘택홀(146b)을 통해 각 배선과 연결된 아일랜드형태의 투명전극패턴(149)을 구성하고 동시에, 상기 게이트패드(187)상부에 상기 다수의 게이트패드와 일 방향으로 교차하는 식각방지막(169)을 구성한다.
상기 정전기 방지 패턴은 상기 근접한 배선의 각 콘텍홀을 통해 연결되어, 다수의 게이트배선을 등전위 상태로 만들어 주는 정전기방지 패턴(149)이다.
전술한 바와 같은 본 발명에 따른 구성을 이하 도 5a 내지 도 5f를 참조하여 설명한다.
이하 도 5a 내지 도 5f를 참조하여 본 발명에 따른 공정을 순서대로 설명한다.
도 5a 내지 도 5f는 상기 도 4를 각각 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
기판(171)상에 알루미늄 또는 알루미늄 합금과 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 니오븀(Nb) 또는 안티몬(Sb)같은 금속을 증착하여 제 1 금속층을 형성하고 패터닝하여, 게이트배선(도 4의 150)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 형성된 게이트전극(173)을 형성하고, 동시에 상기 게이트배선(도 4의 150)의 양 끝단에 상기 게이트배선에서 소정면적으로 연장된 게이트패드(187)를 형성한다.
이 때, 상기 게이트배선(도 4의 150)에서 상기 게이트패드(187) 방향으로 이어지는 게이트배선(150a)을 소정면적으로 크게 형성한다.
다음으로, 상기 게이트전극(173) 등이 형성된 기판의 전면에 제 1 절연층을 형성하는 단계로, 실리콘질화막(SiNx) 또는 실리콘옥사이드(SiOx)와 같은 무기 절연막을 증착하거나, 경우에 따라서는 BCB(Benzocyclobutene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 게이트 절연막(175)을 형성한다.
바람직하게는 실리콘질화막을 증착하여 게이트 절연막(175)을 형성한다.
다음은 도 5b에 도시한 바와 같이, 상기 게이트절연막(175)을 패터닝하여, 상기 게이트배선에서 좌우로 돌출되어 큰 면적으로 패턴된 대면적 게이트배선(150a)상부의 양측에 각각 제 1 콘택홀(146a)과 제 2 콘택홀(146b)을 형성한다.
다음으로, 상기 게이트절연막(175)이 형성된 기판(171)의 전면에 순수 비정질 실리콘(a-Si)과 불순물이 첨가된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 반도체층과 불순물반도체층을 적층한 후, 동시에 패터닝하여 액티브층(186a)과 오믹콘택층(186b)을 포함하는 반도체층(186)을 형성한다.
이 때, 불순물이 첨가된 비정질 실리콘막의 형성은 기상 증착법(CVD)과 이온 주입법(Ion injection) 등을 이용한다.
다음은 도 5c에 도시한 바와 같이, 전술한 도전성 금속을 증착하고 패터닝하여, 소스전극(132), 드레인전극(133), 접지배선(142) 등을 형성한다. 또한, 소스/드레인 전극(132,133)을 마스크로 하여 박막 트랜지스터의 채널이 될 부분 즉, 소스전극(132) 및 드레인전극(133)사이에 상기 오믹콘택층(186b)만을 제거한다. 이렇게 해서 스위칭소자로 쓰이는 박막 트랜지스터(도 4의 T)가 만들어진다.
다음은 캐패시터 제 1 전극(158)을 형성하는 단계로, ITO와 같은 투명전극을 사용한다. 상기 캐패시터 제 1 전극(158)은 상기 접지배선(142)과 접촉하여 형성된다. 상기 캐패시터 제 1 전극(158)을 형성하는 동시에 상기 다수의 게이트패드(187) 상부에 상기 게이트패드(187)와 일방향으로 교차하는 식각방지막(169)을 형성한다.
또한, 상기 다수의 대면적 게이트배선(150a) 상부에 형성된 콘택홀 중 임의의 게이트배선 상부에 형성된 제 1 콘택홀(146a)과, 이와는 근접한 배선에 형성된 제 2 콘텍홀(146b)에 통해 서로 근접한 게이트배선에 동시에 연결되도록 아일랜드 형태의 투명전극패턴(149)을 형성한다.
상기 투명전극패턴(149)은 정전기 방지 패턴으로서, 상기 각 대면적 게이트배선 상부의 게이트콘텍홀을 통해 상기 근접한 게이트배선을 연결하는 역할을 하여, 상기 게이트배선을 등전위 상태로 만든다.
다음으로, 상기 소스전극(132) 및 드레인전극(133)과, 상기 접지배선(142)상에 위치한 캐패시터 제 1 전극(158)과, 상기 정전기방지 배선(149)과 상기 식각방지막(169)상에 실리콘질화막(SiNX)를 증착하여 스토리지 캐패시터의 유전체와 박막 트랜지스터(도4의 T)의 보호수단으로 사용되는 보호막(181)을 형성한다
다음은 캐패시터 제 2 전극(160)을 형성하는 단계로서, 상기 캐패시터 제 1 전극(158) 상부의 상기 보호막(181)상에 상기 제 1 캐패시터 전극(158)과 동일한 도전성 물질을 증착하고 패터닝하여, 상기 캐패시터 제 1 전극(158)보다 크거나 같은 크기로 형성한다.
다음은 도 5d에 도시한 바와 같이 유기절연막(183)을 형성하는 단계로, 본 발명의 실시예들에서는 바람직하게는 유기절연물질인 BCB(benzocyclobutene)를 사용한다. 상기 BCB는 유전율이 기존의 실리콘 질화막이나, 실리콘 산화막 또는 아크릴과 비교해서 매우 낮은 물질이다.
다음으로 도 5e에 도시한 바와 같이, 상기 드레인전극(133) 상부의 보호막(181)과 유기절연막(183)을 식각하여 드레인콘택홀(185)을 형성하고, 동시에 상기 제 2 캐패시터전극(160) 상부의 보호막(183)을 식각하여 캐패시터 콘택홀(195)을 형성하고, 상기 확장된 게이트배선(150a)사이의 보호막(181)과 유기절연막(183)을 식각하여 하부의 정전기방지 배선(149)이 노출되도록 식각홈(196)을 형성하고, 동시에 상기 게이트패드(187)상부의 보호막과 유기절연막을 식각하여 식각방지막(169)을 노출한다.
다음으로, 도 5f에 도시한 바와 같이, 상기 각 콘택홀이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)등의 투명 도전성 금속을 증착하고 패터닝하여 상기 드레인 콘택홀(185)을 통해 상기 드레인전극(133)과 접촉하고 동시에, 상기 캐패시터 콘택홀(195)을 통해 상기 제 2 캐패시터전극(160)과 접촉하는 화소전극(211)을 형성한다. 상기 화소전극(211)은 상기 제 2 캐패시터전극(160)과 접촉하여 상기 제 2 캐패시터전극(160)과 등전위를 이룬다.
다음으로, 도시하지는 않았지만 상기 게이트패드(187)상의 형성된 제 1 절연층을 노출하는 공정을 거침으로서 엑스레이 디텍터용 어레이기판을 제조할 수 있다.
따라서, 전술한 바와 같은 본 발명에 따른 엑스레이 디텍터용 어레이기판은 상기 게이트패드 상에 식각 방지막을 구성함과 동시에, 상기 근접한 게이트배선을 각각 연결하는 정전기 방지패턴을 구성하여, 상기 다수의 게이트배선을 등전위 상태로 만들어, 상기 식각 방지막 상부에 적층된 절연층을 건식식각 하는 동안 상기 식각 방지막에 대전된 전하에 의해 상기 게이트배선 간에 단락이 발생하는 것을 방지하여 제품의 수율을 향상시키는 효과가 있다.
Claims (4)
- 기판을 준비하는 단계와;상기 기판 상에 일방향으로 연장되고, 끝단에 패드부를 가지는 복수개의 게이트배선을 형성하는 단계와;상기 기판 상에 상기 게이트배선과 교차하는 복수개의 데이터배선을 형성하는 단계와;상기 게이트배선과 상기 데이터배선과 연결되는 박막트랜지스터를 형성하는 단계와;상기 박막트랜지스터와 연결된 스토리지부를 형성하는 단계와;상기 게이트배선 상에 게이트절연층을 형성하는 단계와;상기 게이트절연층에 복수개의 콘택홀을 형성하는 단계와;상기 게이트절연층 상에 투명 도전성금속을 증착하여, 상기 콘택홀을 통해 상기 복수개의 게이트배선 중 인접한 게이트배선을 연결하는 정전기 방지패턴과, 상기 복수개의 게이트패드부를 연결하는 방향으로 식각방지막을 형성하는 단계와;상기 정전기 방지패턴과 상기 식각방지막 상에 유기절연막을 증착하는 단계와;상기 유기절연막 상에 보호막을 형성하는 단계와;상기 식각방지막 상의 유기절연층과 보호막을 식각하는 단계와;상기 식각방지막을 제거하는 단계와;상기 인접한 두 게이트배선을 연결하는 정전기 방지패턴을 절단하는 단계를 포함하는 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 투명 도전성금속은 인듐-틴-옥사이드 와 인듐-징크-옥사이드가 포함된 투명도전성 금속그룹 중 선택된 하나인 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 복수개의 콘택홀이 형성되는 게이트배선은 게이트배선의 길이방향과 수직한 방향으로 소정면적으로 확장하여 형성한 엑스레이 영상감지 소자용 어레이기판 제조방법.
- 기판과;상기 기판 상에 위치하고, 끝단에 패드부를 가지는 복수개의 게이트배선과;상기 기판 상에 상기 게이트배선과 교차하는 복수개의 데이터배선과;상기 각 게이트배선과 상기 각 데이터배선과 연결되는 복수개의 박막트랜지스터와;상기 각 박막트랜지스터와 연결된 스토리지부와;상기 게이트배선 상에 위치하고 상기 게이트패드에 가까운 게이트배선을 노출시키는 다수개의 콘택홀이 형성된 게이트절연층과;상기 콘택홀을 통해 상기 복수개의 게이트배선 중 인접한 게이트배선을 연결하는 정전기 방지패턴과;상기 정전기 방지 패턴을 포함한 기판의 전면에 형성되고, 상기 정전기 방지 패턴 상부에 식각홈이 형성된 절연층을 포함하는 영상감지 소자용 어레이기판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008332A KR100658978B1 (ko) | 2000-02-21 | 2000-02-21 | 엑스레이 디텍터용 어레이기판 제조방법 |
| US09/788,588 US6528819B2 (en) | 2000-02-21 | 2001-02-21 | Method of fabricating an array substrate for an x-ray detector |
| US10/279,052 US6660567B2 (en) | 2000-02-21 | 2002-10-24 | Method of fabricating an array substrate for an X-ray detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000008332A KR100658978B1 (ko) | 2000-02-21 | 2000-02-21 | 엑스레이 디텍터용 어레이기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010082851A true KR20010082851A (ko) | 2001-08-31 |
| KR100658978B1 KR100658978B1 (ko) | 2006-12-18 |
Family
ID=19648522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000008332A KR100658978B1 (ko) | 2000-02-21 | 2000-02-21 | 엑스레이 디텍터용 어레이기판 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6528819B2 (ko) |
| KR (1) | KR100658978B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053565A (ko) * | 2001-12-22 | 2003-07-02 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| KR100816563B1 (ko) * | 2001-09-05 | 2008-03-24 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 제조방법 |
| KR101102425B1 (ko) * | 2005-04-01 | 2012-01-05 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 |
| KR101233348B1 (ko) * | 2010-06-09 | 2013-02-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR101244667B1 (ko) * | 2005-12-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 디지털 엑스레이 디텍터 및 그의 제조방법 |
| KR101293562B1 (ko) * | 2006-06-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101374111B1 (ko) * | 2007-11-23 | 2014-03-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7285459B2 (en) * | 2001-08-06 | 2007-10-23 | Samsung Sdi Co., Ltd. | Flat panel display with high capacitance and method of manufacturing the same |
| KR100527087B1 (ko) * | 2001-12-22 | 2005-11-09 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터의 제조방법 |
| KR100843955B1 (ko) * | 2002-06-15 | 2008-07-03 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정패널 및 그 제조방법 |
| KR100965176B1 (ko) * | 2003-04-07 | 2010-06-24 | 삼성전자주식회사 | 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법 |
| JP4371092B2 (ja) * | 2004-12-14 | 2009-11-25 | セイコーエプソン株式会社 | 静電アクチュエータ、液滴吐出ヘッド及びその製造方法、液滴吐出装置並びにデバイス |
| EA012634B1 (ru) * | 2005-02-04 | 2009-12-30 | Оксан Материалз, Инк. | Композиция и способ получения проппанта |
| US8053777B2 (en) * | 2005-03-31 | 2011-11-08 | General Electric Company | Thin film transistors for imaging system and method of making the same |
| KR20070002933A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20070014579A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5771365B2 (ja) * | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| KR101810047B1 (ko) * | 2011-07-28 | 2017-12-19 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| CN103309095B (zh) * | 2013-05-30 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104317089B (zh) * | 2014-10-27 | 2017-02-01 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9414639D0 (en) * | 1994-07-20 | 1994-09-07 | Philips Electronics Uk Ltd | An image detector |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| JPH09206293A (ja) * | 1996-02-06 | 1997-08-12 | Toshiba Corp | Ｘ線撮像装置 |
| KR100289510B1 (ko) * | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | 티에프티어레이기판및그것을이용한액정표시장치 |
| JPH11274444A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Ｘ線撮像装置 |
| JPH11274524A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | Ｘ線撮像装置 |
| JP3447947B2 (ja) * | 1998-03-20 | 2003-09-16 | 株式会社東芝 | Ｘ線撮像装置 |
| US6403980B1 (en) * | 1999-11-05 | 2002-06-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
-
2000
- 2000-02-21 KR KR1020000008332A patent/KR100658978B1/ko active IP Right Grant
-
2001
- 2001-02-21 US US09/788,588 patent/US6528819B2/en not_active Expired - Lifetime
-
2002
- 2002-10-24 US US10/279,052 patent/US6660567B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816563B1 (ko) * | 2001-09-05 | 2008-03-24 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 제조방법 |
| KR20030053565A (ko) * | 2001-12-22 | 2003-07-02 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| KR101102425B1 (ko) * | 2005-04-01 | 2012-01-05 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 |
| KR101244667B1 (ko) * | 2005-12-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 디지털 엑스레이 디텍터 및 그의 제조방법 |
| KR101293562B1 (ko) * | 2006-06-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101374111B1 (ko) * | 2007-11-23 | 2014-03-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법 |
| KR101233348B1 (ko) * | 2010-06-09 | 2013-02-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US8481998B2 (en) | 2010-06-09 | 2013-07-09 | Samsung Display Co., Ltd. | Display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010049154A1 (en) | 2001-12-06 |
| US20030049880A1 (en) | 2003-03-13 |
| US6528819B2 (en) | 2003-03-04 |
| KR100658978B1 (ko) | 2006-12-18 |
| US6660567B2 (en) | 2003-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100658978B1 (ko) | 엑스레이 디텍터용 어레이기판 제조방법 | |
| KR100660813B1 (ko) | 엑스레이 디텍터용 어레이기판 제조방법 | |
| US7883942B2 (en) | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| CN101728334B (zh) | 用于薄膜晶体管图像传感器阵列的减少esd诱导的伪影的设计 | |
| JP4662700B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100344777B1 (ko) | 박막트랜지스터를 포함하는 소자 제조방법 | |
| KR100310179B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20010026624A (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| US20020084419A1 (en) | X-ray detecting device and fabricating method thereof | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878242B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100835970B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR20010076529A (ko) | 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법 | |
| KR100463594B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20030055504A (ko) | 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법 | |
| KR100654774B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| KR20000047013A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20000040967A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| KR20020088446A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR20030058336A (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100698238B1 (ko) | 엑스-선 검출소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 13 |