KR20010078334A - 고성능 멀티-칩 ｉｃ 패키지 - Google Patents

고성능 멀티-칩 ｉｃ 패키지 Download PDF

Info

Publication number
KR20010078334A
KR20010078334A KR1020010005358A KR20010005358A KR20010078334A KR 20010078334 A KR20010078334 A KR 20010078334A KR 1020010005358 A KR1020010005358 A KR 1020010005358A KR 20010005358 A KR20010005358 A KR 20010005358A KR 20010078334 A KR20010078334 A KR 20010078334A
Authority
KR
South Korea
Prior art keywords
chip
substrate
package
bonded
flip
Prior art date
Application number
KR1020010005358A
Other languages
English (en)
Other versions
KR100742107B1 (ko
Inventor
데가니이논
듀더라토마스디
타이킹엘
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010078334A publication Critical patent/KR20010078334A/ko
Application granted granted Critical
Publication of KR100742107B1 publication Critical patent/KR100742107B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 명세서는 IC 칩들이 유연성 기판의 양측에 접합된 플립-칩인 멀티-칩 IC 패키지를 기재한다. 유연성 기판의 상부(또는 하부) 표면은 상기 유연성 기판의 상부(또는 하부) 표면에 접합된 IC 칩들을 수용하기 위해 지지 기판에 개구들을 갖는 경성 지지 기판에 접합된다. 바람직한 실시예에서, 다수의 IC 메모리 칩들은 유연성 기판의 일측에 장착되고, 다른 일측에는 하나 이상의 논리 칩들이 장착된다. 매우 얇은 유연성 기판은 메모리와 논리 소자들 간의 스루홀 상호 접속(through hole interconnection)들의 길이를 최적화하는데 사용된다. 만일 논리 칩들이 상기 개구들에 의해 형성된 공동에 장착된 플립-칩이라면, 히트 싱크 플레이트(heat sink plate)가 공동을 덮고 논리 칩들의 후면에 효과적인 열 접촉을 이루는데 사용될 수 있다.

Description

고성능 멀티-칩 ＩＣ 패키지{High performance multi-chip IC package}
발명 분야
본 발명은 플립 칩 집적 회로(IC) 패키지들에 관한 것이며, 특히 높은 상호 접속 밀도를 갖는 멀티-칩 IC 패키지들에 관한 것이다.
발명 배경
멀티-칩 IC 패키지들은 증가된 소자 패킹 밀도 때문에 IC 산업에서 모범이 되고 있으며, 저비용으로 보다 소형의 패키지들로 변형할 수 있다. 통상적인 멀티-칩 패키지들은 인쇄 배선 보드(printed wiring board)에 의해 운반된 복합 칩들 또는 멀티-칩 모듈들을 갖는다. 소자 패킹 밀도를 증가시키기 위한 노력으로, IC 패키지들은 인쇄 배선 보드의 양측에 장착된 복합 칩들이 제안되고 사용되어 왔다. 이러한 접근은 전체 조립시 상호 접속 방법을 복잡하게 하지만, IC 패키지의 푸트프린트(footprint)를 거의 2분의 1만큼 감소시킨다. 고밀도, 저비용 IC 패키지로의 가장 최근 개발들이 몇가지 기판 설계들에서 시스템의 최종 조립을 위해 보다 많은 다재다능성을 허용하는 유연성 기판들을 이용한다. 유연성 기판들은 또한 매우 미세하여 조밀한 상호 접속 패턴들 때문에 점점 더 많이 사용된다. 또한, 유연성 기판들은 간단한 스루홀 상호 접속들을 가능케한다. 또한 능동 소자들을 갖는 유연성 기판의 양면을 확보하기 위해 제안되어 왔다. 스루홀 상호 접속들을 갖는 얇은 상호 접속 기판들이 중요한 소자 성분들 간의 상호 접속 길이를 감소시키기 위한 이점으로 사용될 수 있다. 더 얇은 기판들이 더 짧은 상호 접속들을 산출한다. 그러나, 기판 두께를 감소시키는 것과 강인한 IC 패키지를 갖는 것에는 한계가 있다. 증가된 상호 접속 레벨들을 갖는 튼튼한 패키지를 제공하기 위해 경성 기판들에 유연성 기판들을 접속시키는 것이 제안되어 왔지만, 이것은 유연성 기판의 양측에 장착된 소자들을 갖는 것에 대한 선택을 제거한다.
발명의 설명
본 발명자들은 유연성 기판의 양측에 능동 칩들을 갖는 극도로 얇은 유연성 기판들을 사용하여 고밀도 멀티-칩 패키지를 개발하였다. 바람직한 실시예에서, 논리 칩들이 유연성 기판의 일면에 장착되고 메모리 칩들이 다른 면에 장착된다. 얇은 유연성 기판은 경성 지지 기판, 예를 들어 금속 시트(metal sheet) 또는 인쇄 회로 보드에 유연성 기판을 접합함으로써 기계적인 지지로 제공된다. 지지 기판에서의 개구들은 경성 보드에 접합된 유연성 기판의 측면에 IC 칩들을 수용하기 위해 제공된다. 논리 칩들과 메모리 칩들 간의 상호 접속들은 바이아스(vias)를 사용하여 이루어지며, 상기 바이아스는 매우 얇은 유연성 기판으로 인해 유난히 짧다. 이러한 장치는 또한 히트 싱크 플레이트로 오목한 부분을 덮음으로써 경성 보드의 오목한 부분으로 IC 칩들의 효율적인 히트 싱킹(heat sinking)을 가능케한다.
도 1은 본 발명의 양면 유연성 기판 멀티-칩 IC 패키지의 제 1 실시예의 개략도.
도 2는 도 1의 유연성 기판의 일부분의 평면도.
도 3은 본 발명의 양면 유연성 기판 멀티-칩 IC 패키지의 제 2 실시예의 개략도.
도 4는 본 발명의 양면 유연성 기판 멀티-칩 IC 패키지의 제 3 실시예의 개략도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 유연성 기판 13 : 멀티-칩
14 : 땜납 범프 15 : IC 칩
17 : 지지 기판 18 : 개구
19 : BGA 23 : 스루홀 상호접속
25 : 러너 33 : 메모리 IC 칩
35 : 논리 칩 44 : 메모리 IC 칩 어레이
51 : 히트 싱크 52 : 홀
상세한 설명
유연성 기판의 양측에 장착된 IC 칩들을 갖는 유연성 기판이 도 1에 도시된다. 유연성 기판(11)은 기판의 상부에 땜납 범프(solder bump)들(14)로 접속된 다수의 IC 메모리 칩들(13)을 운반한다. 논리 IC 칩(15)이 기판(11)의 밑면에 땜납 범프들(16)로 접속된다. 유연성 기판은 IC 칩들에 상호 접속들을 제공하는 유연성 기판의 양측면에 회로 상호 접속들(명료성을 위해 도시되지 않음)을 인쇄한다. 유연성 기판(11)은 양측면에 상호 접속 위치들을 갖는 임의의 적당한 경성 보드가 될 수 있는 지지 기판(17)에 접합된다. 이 실시예에서, 지지 기판(17)은 바람직하게는 표준 에폭시 인쇄 배선 보드이다. 앞 문장의 문맥에서 용어 "경성(rigid)"은 유연성 기판(11)의 강도보다 더 큰 강도를 갖는 임의의 보드 구조를 의미하도록 의도된 것이다. 지지 기판(17)은 제 2 레벨의 상호 접속을 추가하고, 볼 그리드 어레이(BGA)(19)에 멀티-칩들(13)을 상호 접속하기 위한 스루홀 상호 접속들(도시되지 않음)을 갖는다. IC 칩(15)은 유연성 기판(11)의 하부 표면에 인쇄된 회로에 의해 BGA와 상호 접속된다. BGA는 다음 보드 레벨에 접속된다. 패키지에서 이 레벨로 큰 피치(pitch)를 갖는 이점은 큰 BGA 땜납 범프들 또는 볼(ball)들을 사용하여 인쇄된 배선 보드에 플립-접합될 수 있다. 큰 땜납 상호 접속들은 매우 신뢰성이 있고, 고품질로 제조될 수 있다. IC 칩들(13, 15) 상의 땜납 범프 위치들은 보통 언더 범프 금속화(UBM)제공되며, 통상적으로 구리-크롬(Cu-Cr) 합금 또는 티타늄-납-금(Ti-Pt-Au)의 땜납 가용성 패드들을 포함한다. 유연성 기판(11)의 땜납 범프 위치들은 바람직하게는 구리 패드들에 직접적으로 납땜될 수 있는 땜납 범프들과 구리 인쇄 회로들에 통합된 패드들이다.
지지 기판(17)은 유연성 기판의 밑면에 장착된 IC 칩들을 수용하기 위해 개구들(18)로 제공된다.
유연성 기판의 밑면 상에 장착된 IC 칩들의 푸트프린트는 지지 기판의 개구들에 의해 억제된 도 1의 배치로 명백해진다. 그러나, 통상의 에폭시 인쇄 배선 보드들, 예를 들어 FR4 보드들은 보드 영역의 상당한 비율이 개구(18)와 같은 개구들로 제공될 수 있는 충분한 개구 완전성(integrity)을 갖는다. 또한, 유연성 기판(11)의 상부 표면 상의 IC 칩들의 개수 및 배치는 제한되지 않음이 도 1로부터 명백해진다.
도 1에 도시된 것과 같이, 더 큰 푸트프린트를 갖는 IC 어레이는 유연성 기판의 상부면에 장착될 것이며, 상기 푸트프린트는 지지 기판(17)의 개구들의 영역을 초과할 수 있다. 멀티-칩 패키지는 메모리 및 논리 칩들을 억제하고, 그것은 상기 유연성 기판의 일면에 장착된 메모리 칩들이 바람직하며, 메모리 칩들 간의 상호 접속들, 특히 VDD및 VSS버스들이 편리하게 수용되며, IC 논리 칩들은 유연성 기판의 다른 면에 장착된다. 메모리 칩 어레이는 통상적으로 보다 큰 어레이가 될 것이고 그러므로 도 1의 장치에서 제한되지 않는, 즉 지지 기판에 접합되지 않는 유연성 기판의 측면에 장착될 것이다.
도 1의 IC 패키지의 상호 접속 밀도는 상호 접속 회로가 유연성 기판의 양면 상에 제공될 수 있기 때문에 매우 높을 수 있다. 유연성 기판의 절단 부분이 도 2에 도시된다. 유연성 기판(21)은 스루홀 상호 접속들(23)로 제공된다. 러너(runner)들(25)은 IC 칩들 간의 상호 접속들을 제공하고, 보다 짧은 버젼들이 내부칩 상호 접속들을 제공할 수 있다. IC 칩들의 부분은 26으로 도시된다.
도 1의 실시예에서, 스루홀 상호 접속들은 유연성 기판의 대향 면들의 IC 칩들 간의 상호 접속들을 위해 존재할 수 있고, 유연성 기판의 상부면과 지지 기판(17) 간의 상호 접속들을 위해 존재할 수 있다. 여기에 도시된 도면들에서의 요소들이 반드시 비교하기 위해 도시된 것은 아님을 본 기술 분야의 숙련자들이라면 이해할 것이다. 유연성 기판 상의 스루홀들 및 인쇄 회로들은 통상적으로 매우 정교하다.
본 발명의 대안의 실시예가 도 3에 도시된다. 여기서, 유연성 기판(31)은 동일 IC 칩 분담(contingent) 즉, 도 1에서와 같이 메모리 IC 칩들(33) 및 논리 칩(35)을 운반한다. 개구(36)를 갖는 지지 기판(34)은 이러한 실시예에서 대게 강도를 제공하기 위해 사용되고, 이러한 지지 기판들의 상호 접속들은 요구되지 않는다. 따라서, 지지 기판은 여러가지 재료들 예를 들어, 에폭시 FP4 또는 열전도성 재료 예를 들어, 구리(Cu), 알루미늄(Al)으로 제조될 수 있다. 바람직한 선정은 구리이며, 구리는 보통 상호 접속 기판들로 사용된 것과 양립할 수 있는 열팽창 특성들을 갖는다. 다음 레벨로 IC 칩들을 상호 접속시키기 위한 BGA(37)는 유연성 기판(37)에 직접적으로 땜납 범프 접합된다. 이 실시예는 큰 영역이 유연성 기판의 하부측으로 루팅(routing)하도록 한다.
본 발명의 양면 유연성 기판 조립의 또 다른 실시예가 도 4에 도시된다. 이것은 상기 도시된 세개의 바람직한 실시예를 표현한다. 여기서, 유연성 기판(41)은 지지 기판(42)에 접합된다. 메모리 IC 칩 어레이(44)가 유연성 기판의 하부면에 땜납 범프 접합되고, IC 칩(46)으로 표현된 하나 이상의 논리 IC 칩들이 유연성 기판의 상부면에 땜납 범프 접합된다. 지지 기판은 IC 칩(46)을 수용하기 위해개구(48)를 갖는다. BGA(49)가 도시된 것과 같이 유연성 기판의 하부면에 접합된다. 요소들 간의 상호 접속들이 상기 기재된 바와 같이 수행된다. 지지 기판(41)의 두께는 IC 칩(46)을 위해 납땜 접합들에 기인한 스탠드오프(standoff)에 IC 칩(46)의 두께를 더하여 대략적으로 제조된다. 이것은 열전도성 히트 싱크(51)가 IC 칩(46)에 직접적으로 부착되도록 한다. 도시된 실시예에서, IC 칩(46)이 복합 IC 칩 조립에서 통상적으로 최대수의 IC들을 갖는 논리 칩이며, 많은 응용에서 동작 중인 칩들의 과열을 방지하기 위해 히트 싱킹(heat sinking)을 요구한다. 히트 싱크(51)는 통상적으로 IC 칩(46)의 후면 및 지지 기판(42)에 접합된 금속 플레이트이다. 히트 싱크 플레이트는 패키지를 위한 부가적인 구조 보전을 제공하고 또한 조립품에 대한 덮개로서 제공될 수 있다. 히트 싱크 플레이트(51)는 또한 언더필(underfill)이 공동(48)으로 주입되도록 하기 위해 홀들(52)로 공급될 수 있으며, 그 이상의 패키지 강도 및 부적절한 환경들로부터의 보호를 제공한다. 언더필 및 히트 싱크 플레이트 접합 동작들은 편의를 위해 결합될 수 있고, 동일 에폭시 재료를 사용할 수 있다. 도 4의 구조에서, 지지 기판(42)은 대게 스탠드오프 요소 또는 스페이서로서 기능을 하고, 따라서 히트 싱크 플레이트(51)와 집적되거나 결합될 수 있으며, 예를 들어 요소들(51, 42)은 단일 부재가 될 수 있음을 본 기술 분야의 숙련자들이라면 이해할 것이다. 또한 유연성 기판(41)의 유연성은 IC 칩(46)의 후면과 히트 싱크 플레이트(51) 간의 크리에이팅 인티메이트 접촉(creating intimate contact)시에 도움이 됨을 이해할 것이다. 히트 싱크 플레이트(51)는 열전도성 금속 예를 들어, 구리 또는 알루미늄으로 형성될 수 있다. 바람직한 경우에서, 스페이서/히트 싱크 플레이트는 구리이다.
본 발명의 멀티-칩 패키지는 상호 접속 기판의 양측면에 IC 칩들을 장착하고 매우 얇은 유연성 기판의 사용으로 기인한 도선 길이를 최적화하는 기판을 통해 IC 칩들을 상호 접속하는 플립-칩에 의해서 높은 상호 접속 밀도의 이점을 제공한다. 바람직하게, 유연성 기판은 10밀 이하 더 바람직하게는 4밀 이하의 두께를 갖는 폴리이미드(polyimide)와 같은 중합체이다. 유연성 기판의 각 면 상의 인쇄 회로는 바람직하게 0.5 - 2.0밀 범위의 두께를 갖는다. 도시된 실시예에서, 유연성 기판은 두개의 상호 접속 레벨들을 갖는다. 그러나, 유연성 기판은 또한 예를 들어, 두개의 중합체 시트들과 네개의 상호 접속 레벨들로서 동시에 여러 단계를 실행하는 상호 접속 구조를 가질 수 있다. 동시에 여러 단계를 실행하는 구조들은 10밀 이하의 전체 두께로 제조될 수 있으며, 그것은 적절한 유연성을 제공할 것이다.
IC 칩들은 통상적으로 웨이퍼 레벨이 예를 들어, 30밀의 웨이퍼 두께에서 시작하여, 대략 6 - 20밀까지 얇아질 수 있다. 그러므로, 도 4의 실시예에서, 통상적으로 1 - 5밀의 IC 칩 두께 및 스탠드오프는 유연성 기판 표면과 7 - 25밀의 IC 칩 후면 간의 전체 스탠드오프를 초래한다. 지지 기판(42) 또는 대안으로 사용된 형태의 스페이서 요소들은 IC 칩 후면과 효과적인 열 접촉을 허용하도록 대응 두께를 갖는다. 유연성 기판을 통한 바이아스는 통상적으로 예를 들어 레이저 드릴링(laser drilling)으로 형성된 직경으로 0.5 - 2.0밀이 될 수 있다.
본 발명에 기재된 유연성 기판의 유연성은 기판 재료 및 두께의 기능이다. 10밀 이하 더 바람직하게는 4밀 이하의 두께를 갖는 중합체 기판은 일반적으로 적절한 유연성 및 소망의 짧은 스루홀 상호 접속들을 제공할 것이다.
본 발명의 몇가지 양상은 더 많은 표준 기판들 예를 들어, 인쇄 배선 보드들 및 세라믹 기판(ceramic substrate)들로 실행될 수 있다. 예를 들어, 양면 지지 기판의 일면 상에 메모리 칩을 위치시키고 다른 면 상에 논리 칩을 위치시키거나, 또는 오목한 곳에 놓인 칩 배치로 IC 칩들을 수용하기 위한 보드의 일면 상에 개구들을 제공하는 것은, 심지어 세라믹 기판들에 적용될 때에도 이점들 및 가치있는 응용들을 갖는다. 이러한 경우들에서의 기판들은 10밀보다 더, 예를 들어 30밀까지 두꺼워 질 수 있다.
본 발명에 관련하여 사용된 것과 같은 플립-칩 접합이 본 기술 분야에 잘 공지되어 있으며, 기판의 표면을 향하는 능동칩의 능동면을 갖는 기판에 IC 칩의 납땜 접합을 포함한다. 보통 스탠드오프로 언급되는 IC 칩과 기판 간의 공간은 패키지에 대한 강인성을 첨가하기 위해 에폭시 언더필로 채워질 수 있으며, 부적당한 환경들로부터 IC 소자의 능동 표면을 보호할 수 있다.
지지 기판에서 개구들에 의해 형성된 공동 내의 유연성 기판에 접합된 IC 칩들은 스루홀 상호 접속들이 칩들 또는 칩들의 집단들을 함유하는 영역들로 정렬되도록 유연성 기판의 다른 면에 접합된 IC 칩들에 대략 수직 평면으로 정렬된다. 여기서 또는 첨부 청구항들의 문맥에 사용된 용어 "대향(opposite)"은 이러한 정렬을 의도하도록 요구된 것이다.
이 발명의 여러가지 부가적인 변경들이 본 기술 분야의 숙련자들에게 떠오를 것이다. 진보되어온 본 기술 분야를 통해 원리들 및 원리들의 동일물에 근본적으로의존하는 본 명세서의 특정 설명들로부터의 모든 변경들이 기재되고 청구된 것과 같이 본 발명의 범위에서 적절하게 고려될 것이다.
히트 싱크 플레이트로 오목한 부분을 덮음으로써 경성 보드의 오목한 부분으로 IC 칩들의 효율적인 히트 싱킹을 가능케할 수 있다.

Claims (12)

  1. IC 패키지에 있어서,
    a. 상부면과 하부면을 갖는 지지 부재로서, 상기 상부면에서 상기 하부면으로 상기 지지 부재를 통해 연장하는 적어도 하나의 개구를 갖는 지지 부재와,
    b. 상부면과 하부면을 가지며, 상기 하부면이 상기 지지 부재의 상기 상부면에 접합됨으로써 공동을 형성하기 위해 상기 지지 부재를 통해 연장하는 개구와 결합하는 기판과,
    c. 상기 공동에서 상기 기판의 상기 하부면에 접합된 적어도 하나의 IC 칩 플립-칩과,
    d. 상기 기판의 상부면에 접합된 적어도 하나의 IC 칩 플립-칩, 및
    e. 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩에 상기 기판의 상기 하부면에 접합된 상기 적어도 하나의 플립-칩을 상호 접속하는 다수의 스루홀 상호 접속들을 포함하는, IC 패키지.
  2. 제 1 항에 있어서, 상기 기판의 상기 하부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩은 논리 칩이며 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩은 메모리 칩들의 어레이를 포함하는, IC 패키지.
  3. 제 2 항에 있어서, 상기 지지 부재의 상기 하부면에 제공된 땜납 범프들의어레이와 상기 기판의 상기 하부면에 상기 땜납 범프들의 어레이를 상호 접속하는 상기 지지 부재를 통해 스루홀 상호 접속들을 더 구비하는, IC 패키지.
  4. 제 1 항에 있어서, 상기 기판은 10밀보다 더 얇은 두께를 갖는 중합체인, IC 패키지.
  5. 제 1 항에 있어서, 상기 기판의 상기 하부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩은 메모리 칩들의 어레이이고 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩은 적어도 하나의 논리 칩을 포함하는, IC 패키지.
  6. 제 5 항에 있어서, 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩에 상호 접속된 상기 땜납 범프들의 어레이가 상기 기판의 상기 상부면 상에 제공된 땜납 범프들의 어레이를 더 구비하는, IC 패키지.
  7. 제 1 항에 있어서, 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩에 상호 접속된 상기 땜납 범프들의 어레이가 상기 기판의 상기 상부면 상에 제공된 땜납 범프들의 어레이를 더 구비하는, IC 패키지.
  8. IC 패키지에 있어서,
    a. ⅰ. 상부면과,
    ⅱ. 하부면과,
    ⅲ. 상기 상부면에서 상기 하부면으로 지지 기판을 통해 연장하는 적어도 하나의 개구를 갖는, 지지 기판과,
    b. ⅰ. 상부면과,
    ⅱ. 하부면으로서, 상기 지지 기판의 상기 상부면에 접합됨으로써 공동을 형성하기 위한 상기 지지 기판에서의 상기 개구와 결합하는, 하부면과,
    ⅲ. 상기 상부면 상의 제 1 인쇄 회로와,
    ⅳ. 상기 하부면 상의 제 2 인쇄 회로와,
    ⅴ. 상기 제 1 인쇄 회로 및 상기 제 2 인쇄 회로와 상호 접속하는 다수의 스루홀 상호 접속들을 갖는, 10밀보다 얇은 두께를 갖는 중합체의 유연성 기판과,
    c. 상기 제 1 인쇄 회로에 상호 접속되고 상기 유연성 기판의 상기 상부면에 접합된 적어도 하나의 IC 메모리 칩 플립-칩과,
    d. 상기 제 2 인쇄 회로에 상호 접속되고 상기 공동에서의 상기 유연성 기판의 상기 하부면에 접합된 적어도 하나의 IC 논리 칩 플립-칩과,
    e. 상기 적어도 하나의 IC 메모리 칩에 상호 접속된 상기 땜납 범프들의 어레이가 상기 유연성 기판의 상기 상부면에 제공된 땜납 범프들의 어레이, 및
    f. 상기 적어도 하나의 IC 논리 칩 및 상기 지지 기판의 상기 하부면 모두에 부착된 히트 싱크 플레이트를 갖는, IC 패키지.
  9. 제 8 항에 있어서, 상기 지지 기판은 금속 시트(metal sheet)인, IC 패키지.
  10. 제 8 항에 있어서, 상기 지지 기판은 에폭시 인쇄 배선 보드인, IC 패키지.
  11. 제 8 항에 있어서, 상기 지지 기판 및 상기 히트 싱크 플레이트는 단일 부재인, IC 패키지.
  12. IC 패키지에 있어서,
    a. 상부면 및 하부면을 갖는 기판과,
    b. 상기 기판의 상기 하부면에 접합된 적어도 하나의 IC 메모리 칩 플립-칩과,
    c. 상기 기판의 상기 상부면에 접합된 적어도 하나의 IC 논리 칩 플립-칩, 및
    d. 상기 기판의 상기 상부면에 접합된 상기 적어도 하나의 IC 칩 플립-칩에 상기 기판의 상기 하부면에 접합된 상기 적어도 하나의 IC 메모리 칩 플립-칩을 상호 접속하는 다수의 스루홀 상호 접속들을 포함하는, IC 패키지.
KR1020010005358A 2000-02-04 2001-02-05 고성능 멀티-칩 ｉｃ 패키지 KR100742107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/498,005 US6678167B1 (en) 2000-02-04 2000-02-04 High performance multi-chip IC package
US09/498,005 2000-02-04

Publications (2)

Publication Number Publication Date
KR20010078334A true KR20010078334A (ko) 2001-08-20
KR100742107B1 KR100742107B1 (ko) 2007-07-25

Family

ID=23979222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005358A KR100742107B1 (ko) 2000-02-04 2001-02-05 고성능 멀티-칩 ｉｃ 패키지

Country Status (6)

Country Link
US (1) US6678167B1 (ko)
EP (1) EP1122786A3 (ko)
JP (1) JP2001244406A (ko)
KR (1) KR100742107B1 (ko)
SG (1) SG99346A1 (ko)
TW (1) TW516209B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046393A (ko) * 2018-10-24 2020-05-07 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 장치

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10142116A1 (de) * 2001-08-30 2002-11-14 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US20030122173A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Package for a non-volatile memory device including integrated passive devices and method for making the same
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP3093800U (ja) * 2002-11-01 2003-05-16 アルプス電気株式会社 電子ユニット
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP2004311768A (ja) * 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 基板の製造方法及び半導体装置用基板及び半導体装置
AU2003237768A1 (en) * 2003-05-28 2005-01-21 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US7224056B2 (en) * 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
US20050230842A1 (en) * 2004-04-20 2005-10-20 Texas Instruments Incorporated Multi-chip flip package with substrate for inter-die coupling
JP4738996B2 (ja) * 2004-12-13 2011-08-03 キヤノン株式会社 半導体装置
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP4590294B2 (ja) * 2005-04-13 2010-12-01 株式会社リコー 三次元成形回路部品の製造方法
CN100403532C (zh) * 2005-08-19 2008-07-16 南茂科技股份有限公司 散热型球格阵列封装结构
DE112005003671B4 (de) * 2005-08-31 2010-11-25 Intel Corporation, Santa Clara Baugruppe mit einem Mikroprozessor und einem Cache der Ebene L4 und Verfahren zur Herstellung der Baugruppe und System aufweisend die Baugruppe
JP2007123457A (ja) * 2005-10-27 2007-05-17 Nec Electronics Corp 半導体モジュール
US7834276B2 (en) * 2005-12-16 2010-11-16 Unitech Printed Circuit Board Corp. Structure for connecting a USB communication interface in a flash memory card by the height difference of a rigid flexible board
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
WO2008004289A1 (fr) * 2006-07-05 2008-01-10 Fujitsu Limited Plaque de circuit imprimé, unité de plaque de circuit imprimé et appareil électronique
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US7981698B2 (en) * 2007-03-09 2011-07-19 The Charles Stark Draper Laboratory, Inc. Removal of integrated circuits from packages
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8358155B2 (en) * 2008-01-29 2013-01-22 Oracle America, Inc. Circuit that facilitates proximity communication
US7863732B2 (en) * 2008-03-18 2011-01-04 Stats Chippac Ltd. Ball grid array package system
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
US7871862B2 (en) * 2008-09-08 2011-01-18 Stats Chippac Ltd. Ball grid array package stacking system
US9070679B2 (en) * 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
CN104245203B (zh) * 2012-03-05 2016-10-12 株式会社村田制作所 接合方法、电子装置的制造方法和电子部件
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
US9331058B2 (en) * 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory
US9780075B2 (en) 2014-08-11 2017-10-03 Massachusetts Institute Of Technology Interconnect structures for assembly of multi-layer semiconductor devices
CN104159400A (zh) * 2014-08-26 2014-11-19 安捷利电子科技（苏州）有限公司 新型埋入式元器件的封装结构及电路板
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10121754B2 (en) 2015-11-05 2018-11-06 Massachusetts Institute Of Technology Interconnect structures and methods for fabricating interconnect structures
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10068879B2 (en) * 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US11487445B2 (en) * 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data
CN108573875A (zh) * 2017-03-14 2018-09-25 兴讯科技股份有限公司 双面载放零件的电子芯片模块
CN108573877B (zh) * 2017-03-14 2021-08-27 兴讯科技股份有限公司 形成贴附式双面载放零件的电子芯片模块的方法
US10685948B1 (en) 2018-11-29 2020-06-16 Apple Inc. Double side mounted large MCM package with memory channel length reduction
CN109887900B (zh) * 2019-03-08 2020-09-15 中国科学院微电子研究所 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
CN109904139B (zh) * 2019-03-08 2020-12-25 中国科学院微电子研究所 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法
CN112153811B (zh) * 2019-06-28 2022-07-26 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5430611A (en) * 1993-07-06 1995-07-04 Hewlett-Packard Company Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
TW338180B (en) * 1996-03-29 1998-08-11 Mitsubishi Electric Corp Semiconductor and its manufacturing method
US6005771A (en) * 1996-12-20 1999-12-21 Trw Inc. Electronics cooling technique for spacecraft modules
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH1139279A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータおよびマルチチップモジュール
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6160718A (en) * 1998-12-08 2000-12-12 Viking Components Multi-chip package with stacked chips and interconnect bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046393A (ko) * 2018-10-24 2020-05-07 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
SG99346A1 (en) 2003-10-27
KR100742107B1 (ko) 2007-07-25
EP1122786A2 (en) 2001-08-08
TW516209B (en) 2003-01-01
US6678167B1 (en) 2004-01-13
EP1122786A3 (en) 2004-01-28
JP2001244406A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
KR100742107B1 (ko) 고성능 멀티-칩 ｉｃ 패키지
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US6437990B1 (en) Multi-chip ball grid array IC packages
US6681482B1 (en) Heatspreader for a flip chip device, and method for connecting the heatspreader
US5701032A (en) Integrated circuit package
US5293067A (en) Integrated circuit chip carrier
US5525834A (en) Integrated circuit package
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US5222014A (en) Three-dimensional multi-chip pad array carrier
US7061102B2 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US5289337A (en) Heatspreader for cavity down multi-chip module with flip chip
US6365962B1 (en) Flip-chip on flex for high performance packaging applications
US7224048B1 (en) Flip chip ball grid array package
US6657864B1 (en) High density thermal solution for direct attach modules
US6967389B2 (en) Wafer with semiconductor chips mounted thereon
US20040173914A1 (en) Semiconductor device
US6541847B1 (en) Packaging for multi-processor shared-memory system
US6973715B2 (en) Method of forming a multichip module having chips on two sides
US6627978B2 (en) Chip package enabling increased input/output density
US7279796B2 (en) Microelectronic die having a thermoelectric module
Fillion et al. Chip scale packaging using chip-on-flex technology
WO1988001437A1 (en) Integrated circuit devices
Garrou High density, low cost packaging and interconnect technology
Bauer CSP+ HDI: MCM!

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 11