KR20010067430A - 반도체 메모리 소자의 오토 프리차지장치 - Google Patents

반도체 메모리 소자의 오토 프리차지장치 Download PDF

Info

Publication number
KR20010067430A
KR20010067430A KR1020000078455A KR20000078455A KR20010067430A KR 20010067430 A KR20010067430 A KR 20010067430A KR 1020000078455 A KR1020000078455 A KR 1020000078455A KR 20000078455 A KR20000078455 A KR 20000078455A KR 20010067430 A KR20010067430 A KR 20010067430A
Authority
KR
South Korea
Prior art keywords
signal
precharge
output
delay
write
Prior art date
Application number
KR1020000078455A
Other languages
English (en)
Other versions
KR100649826B1 (ko
Inventor
장지은
김미영
이재진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000078455A priority Critical patent/KR100649826B1/ko
Priority to DE10065477A priority patent/DE10065477B4/de
Priority to US09/751,455 priority patent/US6356494B2/en
Priority to JP2001000058A priority patent/JP4548945B2/ja
Publication of KR20010067430A publication Critical patent/KR20010067430A/ko
Application granted granted Critical
Publication of KR100649826B1 publication Critical patent/KR100649826B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 오토 프리차지장치에 관한 것으로서, 외부로부터 입력되는 클럭신호의 주기에 무관하게 일정 내부 지연 시간후에 프리차지동작을 수행하도록 제어함으로써, 클럭 주파수변화에 상관없이 안정된 프리차지동작을 수행하는 것을 목적으로 한다. 이를 위해, 본 발명에 따른 반도체 메모리 소자의 오토 프리차지장치는, 외부 제어신호를 수신하여 내부 프리차지 명령신호를 발생하고, 상기 내부 프리차지 명령신호와 버스트동작과 관련된 제어신호들을 이용해서 오토 프리차지 신호를 발생하는 오토 프리차지신호 발생부와, 상기 오토 프리차지 신호를 수신하여 라스 프리차지 신호를 발생하는 라스 프리차지신호 발생부와, 기록 또는 판독 동작시 상기 내부 프리차지 명령신호가 입력되면, 판독시에는 디스에이블되고 기록시에만 인에이블되어 일정한 지연시간을 갖는 기록 리커버리 신호를 출력하는 딜레이부와, 외부 프리차지 명령신호가 입력되면 지연시간없이 라스신호를 발생하고, 상기 라스 프리차지 신호가 입력되면 상기 기록 리커버리 신호에 응답하여 일정한 지연시간후에 라스신호를 발생하는 라스 발생부를 구비함으로써, 안정된 동작마진을 확보할 수 있고, 또한 동작속도의 고속화를 실현할 수 있다.

Description

반도체 메모리 소자의 오토 프리차지장치{Auto precharge apparatus of semiconductor memory device}
본 발명은 반도체 메모리 소자의 오토 프리차지장치에 관한 것으로, 보다 상세하게는 외부에서 프리차지 명령신호가 입력된 경우에는 지연시간없이 프리차지 동작을 수행하고, 내부 프리차지 명령신호이 입력될 경우에는 내부회로에서 미리 정해진 버스트 길이만큼의 기록/판독 동작을 수행한 후에 외부클럭신호의 주기에 관계없이 일정한 지연시간후에 프리차지 동작을 수행하도록 구성된 반도체 메모리 소자의 오토 프리차지장치에 관한 것이다.
종래기술에 따른 반도체 메모리 소자의 오토 프리차지장치는 외부에서 프리차지 명령신호가 입력된 경우에는 외부 클럭신호의 주기에 동기하여 프리차지 동작을 수행하고, 내부 프리차지 명령신호가 입력된 경우에도 내부회로에서 미리 정해진 버스트 길이만큼의 기록/판독 동작을 수행한 후에 외부클럭신호의 주기에 동기하여 프리차지 동작을 수행하게 된다.
상기한 바와 같이 외부클럭신호의 주기에 동기하여 프리차지동작을 수행하는 종래의 오토 프리차지장치를 사용해 반도체 메모리 소자를 구동하는 경우에는, 일반적으로 클럭 주파수가 높은 경우에는 2 내지 3 클럭주기 이후에 외부로부터 프리차지 명령신호를 입력하고, 클럭 주파수가 낮은 경우에는 미리 정해진 일정한 시간후에 예를 들어, 1클럭주기 이후에 프리차지 명령신호를 입력하도록 제어하고 있다.
그런데, 프리차지 명령신호를 외부클럭신호의 주기에 동기시켜 입력하는 종래기술에 있어서는, 내부로부터 만들어지는 프리차지 명령신호가 외부클럭신호의주파수가 높은 경우에는 너무 빠르게 입력되어 고속으로 프리차지동작이 수행되며, 클럭신호의 주파수가 낮은 경우에는 필요 이상의 많은 시간 이후에 프리차지동작이 수행되게 되는 문제점이 발생한다.
도 1은 상술한 문제점이 발생하는 종래기술의 동작 타이밍도를 각각 도시한 것으로, 프리차지동작이 기록/판독 신호(Wt_RDb)가 입력된 후에 버스트 길이(BL = 4클럭주기) 이후의 클럭신호(CLK)에 동기하여 수행되는 것을 나타낸다.
도 1에 나타낸 바와 같이, 기록/판독 신호(Wt_RDb)가 입력된 후에 클럭신호(CLK)에 동기하여 프리차지동작을 수행하여 라스(RAS)를 발생하기 때문에, 고주파수 동작에서는 충분한 동작 마진을 확보하지 못한 채 프리차지동작이 수행되어 오동작 발생빈도가 높아지게 되고, 반대로 저주파수 동작에서는 내부 프리차지동작에 필요이상의 클럭이 사용되어 고속동작을 저해시키는 요소로 작용하게 되는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 이루어진 것으로, 외부클럭신호에 관계없이 기록/판독 동작시 내부 프리차지 명령신호가 입력되면 마지막 버스트 동작을 수행한 후 일정한 지연시간후에 프리차지동작을 수행하도록 제어하는 것을 목적으로 한다.
또한, 기록/판독 동작시 내부 프리차지 명령신호가 입력되면 판독 동작시에는 마지막 버스트 동작을 수행한 후에 외부클럭신호에 동기하여 프리차지 동작을 수행하고, 기록 동작시에는 마지막 버스트 동작을 수행한 후에 일정한 지여시간후에 프리차지 동작을 수행하도록 제어하는 것을 또 다른 목적으로 한다.
도 1은 종래 기술에 따른 반도체 메모리 소자의 오토 프리차지장치의 동작 타이밍도,
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치의 회로 구성도,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치의 동작 타이밍도,
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 오토 프리차지 장치의 회로 구성도,
도 6 및 도 7은 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치의 동작 타이밍도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 딜레이부 20 : 오토 프리차지신호 발생부
30 : 라스 프리차지 신호 발생부 40, 50 : 라스 발생부
상술한 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리 소자의 오토 프리차지장치는 외부 제어신호를 수신하여 내부 프리차지 명령신호를 발생하고, 상기 내부 프리차지 명령신호와 버스트동작과 관련된 제어신호들을 이용해서 오토 프리차지 신호를 발생하는 오토 프리차지신호 발생부와, 상기 오토 프리차지 신호를 수신하여 라스 프리차지 신호를 발생하는 라스 프리차지신호 발생부와, 기록 또는 판독 동작시 상기 내부 프리차지 명령신호가 입력되면, 판독시에는 디스에이블되고 기록시에만 인에이블되어 일정한 지연시간을 갖는 기록 리커버리 신호를 출력하는 딜레이부와, 외부 프리차지 명령신호가 입력되면 지연시간없이 라스신호를 발생하고, 상기 라스 프리차지 신호가 입력되면 상기 기록 리커버리 신호에 응답하여 일정한 지연시간후에 라스신호를 발생하는 라스 발생부를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치로서, 외부클럭신호(CLK)에 관계없이 외부에서 프리차지 명령신호(PCG)가 입력된 경우에는 지연시간없이 프리차지 동작을 수행하고, 내부 프리차지 명령신호(APCG_FLAG)가 입력된 경우에는 마지막 버스트 동작을 수행한 후 일정한 지연시간후에 프리차지동작을 수행하도록 구성되어 있다.
도 2a 및 도 2b에 나타낸 반도체 메모리 소자의 오토 프리차지장치는 카스(CASp) 및 라스(RAS_DELAY) 등의 제어신호를 수신하여 내부 프리차지 명령신호(APCG_FLAG)를 발생하고, 상기 발생된 내부 프리차지 명령신호(APCG_FLAG)와 버스트 동작과 관련된 제어신호(BSTENDp12, BL1, BR_SWb)를 이용하여 프리차지 여부를 결정하는 오토 프라차지 신호(APCG)를 발생하는 오토 프리차지신호 발생부(20)와, 오토 프리차지 신호(APCG)를 입력받아 라스 발생의 여부를 결정하는 라스 프리차지 신호(RAS_PCG)를 발생하는 라스 프리차지신호 발생부(30)와, 기록 또는 판독동작시 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 판독시에는 디스에이블되고 기록시에만 인에이블되어 일정한 지연시간을 갖는 기록 리커버리 신호(WRb)를 출력하는 딜레이부(10)와, 외부 프리차지 명령신호(PCG)가 입력되면 지연시간없이 라스신호(RAS)를 발생하고, 상기 라스 프리차지 신호(RAS_PCG)가 입력되면 상기 기록 리커버리 신호(WRb)에 응답하여 일정한 지연시간후에 라스신호(RAS)를 발생하는 라스 발생부(40)를 구비한다.
도 2a에서, 오토 프리차지신호 발생부(20)는 전원전압에 접속되어 게이트로 외부 어드레스(GA10)를 입력받는 PMOS 트랜지스터(P1)와, 외부제어신호(CASp)를 입력받아 반전시키는 인버터(I1)와, 인버터(I1)의 출력을 게이트로 인가받고 소스가 PMOS 트랜지스터(P1)의 드레인에 접속된 PMOS 트랜지스터(P2)와, 드레인이 PMOS 트랜지스터(P2)의 드레인에 접속되고 게이트로 외부제어신호(CASp)를 입력받는 NMOS 트랜지스터(N1)와, 드레인이 NMOS 트랜지스터(N1)의 소스에 접속되고 게이트로 외부 어드레스(GA10)를 인가받는 NMOS 트랜지스터(N2)와, 드레인이 NMOS트랜지스터(N2)의 소스에 접속되고 소스가 접지에 접속되며 게이트로 라스 지연신호(RAS_DELAY)를 인가받는 NMOS 트랜지스터(N3)와, NMOS 트랜지스터(N3)의 벌크에 게이트가 접속되고 소스가 전원전압에 접속된 PMOS 트랜지스터(P3)와, PMOS 트랜지스터(P3)의 드레인에 입력이 접속된 인버터(I2)와, 인버터(I2)의 출력신호와 파워-업 신호(PWUb)를 입력받아 논리 조합하는 낸드 게이트(ND1)와, 기록/판독 신호(Wt_RDb)를 입력받아 반전시키는 인버터(I3)와, 버스트 판독 싱글 기록 신호(BR_SWb)와 인버터(I3)의 출력신호를 입력받아 논리 조합하는 노어 게이트(NR1)와, 내부 프리차지 명령신호(APCG_FLAG), 버스트 종료 신호(BSTENDp12), 버스트 길이가 1(1클럭주기)인 신호(BL1), 및 노어 게이트(NR1)의 출력신호를 입력받아 논리 조합하는 복수의 낸드 게이트(ND2, ND3, ND4)와, 복수의 낸드 게이트(ND2, ND3, ND4)의 출력신호들을 입력받아 논리 조합하는 낸드 게이트(ND5)와, 내부 프리차지 명령신호(APCG_FLAG)와 낸드 게이트(ND5)의 출력신호를 입력 받아 논리 조합하는 노어 게이트(NR2)와, 노어 게이트(NR2)의 출력신호를 입력받아 반전시켜 오토 프리차지 신호(APCG)를 출력하는 인버터(I4)로 구성되어 있다.
이하, 본 발명에 따른 오토 프리차지신호 발생부(20)의 동작을 간략히 설명한다.
이 오토 프리차지신호 발생부(20)에서, 외부 어드레스(GA10)가 하이레벨로 되는 것은 기록/판독 동작 후에 오토 프리차지(autopcg)동작을 수행하라는 의미이다. 여기서, 기록/판독 신호(Wt_RDb)는 기록시에는 하이레벨를 유지하고, 판독시에는 로우레벨을 유지하는 신호이다.
따라서, 외부제어신호(CASp), 외부 어드레스(GA10), 라스 지연 신호(RAS_DELAY)가 하이레벨로 되면, 내부 프리차지 명령신호(APCG_FLAG)가 하이레벨로 된다. 이렇게 되면, 내부 프리차지 명령신호(APCT_FLAG), 버스트 종료 신호(BSTENDp12), 및 버스트 길이가 1(1클럭주기)인 신호(BL1)를 입력으로 하는 낸드 게이트(ND2, ND3, ND4)가 스탠바이(stand-by)하게 된다. 즉, 내부 프리차지 명령신호(APCG_FLAG)가 하이레벨로 되어 있는 상황에서 버스트 종료 신호(BSTENDp12)가 인에이블되면, 오토 프리차지 신호(APCG)가 인에이블되게 된다.
다음에, 도 2a에 나타낸 라스 프리차지신호 발생부(30)는 소스가 전원전압에 접속되고 게이트로 라스신호(RAS)를 인가받는 PMOS 트랜지스터(P4)와, 드레인이 PMOS 트랜지스터(P4)의 드레인에 접속되고 게이트로 오토 프리차지신호 발생부(20)로부터 출력된 오토 프리차지 신호(APCG)를 인가받는 NMOS 트랜지스터(N4)와, 드레인이 NMOS 트랜지스터(N4)의 소스에 접속되고 소스가 접지에 접속되며 게이트로 라스 신호(RAS)를 인가받는 NMOS 트랜지스터(N5)와, PMOS 트랜지스터(P4)와 NMOS 트랜지스터(N4)의 공통 접점에 접속된 래치회로(I5, I6)와, 래치회로(I5, I6)의 출력신호를 입력받아 반전시키는 인버터(I7)와, 인버터(I7)의 출력신호와 파워-업 신호(PWUb)를 입력받아 논리 조합하는 낸드 게이트(ND6)와, 낸드 게이트(ND6)의 출력신호를 입력받아 반전시켜 라스 프리차지 신호(RAS_PCG)를 출력하는 인버터(I8)로 구성되어 있다.
이하, 본 발명에 따른 라스 프리차지신호 발생부(30)의 동작을 간략히 설명한다.
이 라스 프리차지신호 발생부(30)에서는 오토 프리차지신호 발생부(20)로부터 출력된 오토 프리차지 신호(APCG)가 인에이블된 후에, 라스 신호(RAS)가 계속 하이레벨을 유지하고 있는 상황에서, 즉, 라스신호(RAS)가 하이레벨, 오토 프리차지 신호(APCG)가 하이레벨일 때, NMOS 트랜지스터(N4, N5)를 턴-온시켜 노드 1을 하이레벨로 만들면 라스 프리차지 신호(RAS_PCG)가 로우레벨의 펄스를 발생한다.
다음에, 도 2b에 나타낸 딜레이부(10)는, 외부 및 내부 제어신호(CASp, ICASp), 내부 프리차지 명령신호(APCG_FLAG), 및 기록/판독 신호(Wt_RDb)를 입력받아 논리 조합하는 논리회로부(12)와, 논리회로부(12)의 출력신호를 입력받아 일정시간 지연시키는 지연회로부(14)와, 논리회로부(12)의 출력신호와 지연회로부(14)의 출력신호를 입력받아 논리 조합하여 라스 발생부(40)로 출력하는 출력버퍼부(16)를 구비한다.
여기서, 논리회로부(12)는, 외부 및 내부 제어신호(CASp, ICASp)와 내부 프리차지 명령신호(APCG_FLAG) 및, 기록/판독 신호(Wt_RDb)를 입력받아 논리 조합하는 노어 게이트(NR4)와, 노어 게이트(NR4)의 출력신호를 입력받아 반전시키는 인버터(I12)와, 인버터(I12)의 출력신호와 내부 프리차지 명령신호(APCG_FLAG) 및 기록/판독신호(Wt_RDb)을 입력받아 논리 조합하는 낸드 게이트(ND7)로 구성된다.
또, 지연회로부(14)는 복수의 지연조절부(1, 2, 3, 4)로 구성되어 기록시에만 시간을 지연시키는데, 이러한 복수의 지연조절부(1, 2, 3, 4)의 각각은 소스가 전원전압에 접속되고 게이트로 논리회로부(12)의 출력신호를 인가받는 PMOS 트랜지스터(P7)와, 소스가 접지전압에 접속되고 게이트로 논리회로부(12)의 출력신호를 인가받는 NMOS 트랜지스터(N20)와, NMOS 트랜지스터(N20)의 드레인에 접속된 복수의 저항(R1, R2 R3)과, 저항(R1, R2 R3)에 접속된 인버터(I13)와, PMOS 트랜지스터(P7), 인버터(I12), 및 저항(R3)의 공통 접점과 접지전압 사이에 접속된 복수의 NMOS 트랜지스터(N8, N9, N10)로 구성된다.
또한, 상술한 출력버퍼부(16)는 논리회로부(12)의 출력신호와 복수의 지연조절부(1, 2, 3, 4) 중 마지막 지연조절부(4)의 출력신호를 입력받아 논리 조합하는 낸드 게이트(ND9)와, 낸드 게이트(ND9)의 출력신호를 입력받아 반전시키는 복수의 인버터(I18, I19)로 구성된다.
이하, 도 2b에 나타낸 딜레이부(10)의 동작을 설명한다.
이 딜레이부(10)에서는, 내부 프리차지 명령신호(APCG_FLAG)가 하이레벨로 입력되면, 판독시에는 기록/판독 신호(Wt_RDb)가 로우레벨이기 때문에 로우레벨의 기록 리커버리 신호(WRb)를 출력하고, 기록시에는 기록/판독 신호(Wt_Rdb)가 하이레벨이기 때문에 외부 및 내부 제어신호(CASp, ICASp)가 하이레벨로 입력되면 하이레벨의 기록 리커버리 신호(WRb)를 하이레벨로 출력한다.
즉, 내부 프리차지 명령신호(APCG_FLAG)가 입력되어 회로의 내부에서 미리 정해진 버스트 길이(BL=4)만큼의 기록/판독 동작을 수행한 후에 프리차지동작을 수행하는 경우, 외부 클럭신호의 주기에 무관하게 일정한 지연시간후에 프리차지동작을 수행하도록 하기 위해서 상술한 딜레이부(10)를 추가했다.
다음에, 도 2a에 나타낸 라스 발생부(40)는 소스에 전원전압이 접속되고 게이트로 외부에 입력되는 프리차지 명령신호(PCG)를 인가받는 PMOS 트랜지스터(P5)와, 소스에 전원전압이 접속되고 게이트로 라스 프리쟈지신호 발생부(30)로부터 발생된 라스 프리차지 신호(RAS_PCG)를 인가받는 PMOS 트랜지스터(P6)와, PMOS 트랜지스터(P5, P6)의 공통 접점에 드레인이 접속되고 게이트로 액티브 신호(ACT)를 인가받는 NMOS 트랜지스터(N6)와, 드레인이 NMOS 트랜지스터(N6)의 소스에 접속되고 소스에 접지가 접속되며 게이트로 뱅크 어드레스 신호(BA)를 인가받는 NMOS 트랜지스터(N7)와, PMOS 트랜지스터(P5, P6)의 공통 접점과 NMOS 트랜지스터(N6)의 드레인에 사이에 접속된 래치회로(I9, I10)와, 래치회로(I9, I10)의 출력신호와 딜레이부(10)로부터 출력된 기록 리커버리 신호(WRb)를 입력받아 논리 조합하는 노어 게이트(NR3)와, 노어 게이트(NR3)의 출력신호를 입력받아 반전시켜 라스 신호(RAS)를 발생하는 인버터(I11)로 구성된다.
이하, 본 발명에 따른 라스 발생부(40)의 동작을 간략히 설명한다.
이 라스 발생부(40)에서는 액티브 신호(ACT)와 뱅크 어드레스 신호(BA)가 입력되면 라스 신호(RAS)가 하이로 인에이블되는데, 이때, 기록/판독 신호(Wt_RDb)가 입력되지 않은 상태에서는 외부 및 내부제어신호(CASp, ICASp)가 발생하지 않았기 때문에, 딜레이부(10)로부터 출력된 기록 리커버리 신호(WRb)는 로우레벨이다. 다음에, 기록/판독 신호(Wt_RDb)가 입력되어 외부 및 내부 제어신호(CASp, ICASp)가 발생하면, 판독시에는 딜레이부(10)로부터 출력된 기록 리커버리 신호(WRb)가 계속 로우레벨을 유지하지만, 기록시에는 하이레벨로 인에이블된다.
이와 같이, 라스 프리차지신호 발생부(30)가 동작하여 라스 프리차지신호(RAS_PCG)가 로우레벨의 펄스를 발생하게 되면, 이 라스 프리차지 신호(RAS_PCG)가 PMOS 트랜지스터(P6)의 게이트로 입력되어 이 PMOS 트랜지스터(P6)가 턴-온된다. 이때, 판독일 때는 딜레리부(10)로부터 출력된 기록 리커버리 신호(WRb)가 로우레벨이기 때문에 라스 신호(RAS)가 로우레벨로 디스에이블되지만, 기록일 때는 딜레리부(10)로부터 출력된 기록 리커버리 신호(WRb)가 하이이기 때문에 기록 리커버리 신호(WRb)가 로우레벨로 될 때까지 기다렸다가 라스 신호(RAS)를 디스에이블된다(도 3 및 도 4 참조).
도 3 및 도 4는 상술한 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치의 동작을 나타내는 타이밍도이다.
도 3 및 도 4에 나타낸 동작 타이밍도를 보면, 기록/판독 동작시 내부 프리차지 명령신호(APCG_FLAG)가 입력되면, 판독동작시에는 마지막 버스트 동작을 수행한 후에 t1만큼의 지연시간후에 오토 프리차지 동작을 수행하여 라스(RAS)를 발생하고, 기록 동작시에는 마지막 버스트 동작을 수행한 후에 t2만큼의 지여시간후에 오토 프리차지 동작을 수행하여 라스(RAS)를 발생한다는 것을 알 수 있다.
따라서, 기록/판독 동작시 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 기록동작시에 t3만큼의 시간을 지연시켜 기록 리커버리 신호(WRb)를 출력하고, 판독동작시에는 지연없이 기록 리커버리 신호(WRb)를 출력함으로써 안정된 동작마진을 확보할 수 있고, 또한 동작속도의 고속화를 실현할 수 있다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치로서, 외부에서 프리차지 명령신호(PCG)가 입력된 경우에는 지연시간없이 프리차지 동작을 수행하고, 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 판독 동작시에는 마지막 버스트 동작을 수행한 후 외부클럭신호(CLK)에 동기하여 프리차지 동작을 수행하고, 기록 동작시에는 마지막 버스트 동작을 수행한 후 일정한 지여시간후에 프리차지 동작을 수행하도록 구성되어 있다.
도 5a 및 도 5b에 나타낸 반도체 메모리 소자의 오토 프리차지장치는 라스 발생부(50) 내에 있는 라스 프리차지신호 전달 제어부(52)를 제외하고는 모든 구성이 도 2a 및 도 2b에 나타낸 반도체 메모리 소자의 오토 프리차지장치와 동일하므로, 동일한 부분에 대한 설명은 생략한다.
도 5a에 나타낸 라스 프리차지 신호 전달 제어부(52)는 클럭신호(CLK)를 입력받아 반전시키는 인버터(I20)와, 인버터(I20)의 출력신호, 라스 프리차지신호 발생부(30)로부터 출력된 라스 프리차지신호(RAS_PCG), 및 클럭신호(CLK)를 입력받아 전달하는 전달 게이트(T1)와, 전달 게이트(T1)의 출력신호를 입력받아 래치시키는 래치회로(I21, I22)와, 래치회로의 출력신호를 입력받아 반전시키는 인버터(I23)와, 인버터(I23)의 출력신호와 파워-업 신호(PWUb)를 입력받아 논리 조합하는 낸드 게이트(ND10)와, 낸드 게이트(ND10)의 출력신호를 입력받아 반전시키는 인버터(I24)와, 기록/판독 신호(Wt_RDb)를 입력받아 반전시키는 인버터(I25)와, 인버터(I24)의 출력신호 및 인버터(I25)의 출력신호를 입력받아 전달하는 전달 게이트(T2)와, 라스 프리차지신호 발생부(30)에서 발생된 라스 프리차지 신호(RAS_PCG) 및 인버터(I25)의 출력신호를 입력받아 전달하는 전달 게이트(T3)로 구성된다.
이하, 라스 발생부(50)의 동작을 설명한다.
라스 발생부(50)에서는 기록시에는 기록/판독 신호(Wt_RDb)가 하이레벨일 때, 두 개의 전달 게이트(T2, T3) 중 전달 게이트(T3)가 열리게 되므로, 도 2a 및 도 2b에 나타낸 반도체 메모리 소자의 오토 프리차지장치의 동작과 차이가 없게 된다. 그러나, 판독 동작시에는 기록/판독 신호(Wt_Rdb)가 로우레벨로 되어 전달 게이트(T2)가 열리게 된다. 이 전달 게이트(T2)가 열리면, 라스 프리차지신호 발생부(30)로부터 출력된 라스 프리차지 신호(RAS_PACG)가 로우레벨로 되더라도 클럭신호(CLK)의 제어를 받아 전달 게이트(T1)가 열릴 때를 기다리기 때문에 클럭(CLK)에 동기시키게 된다. 이렇게 되면 오토 프리차지신호(APCG)가 판독시에는 항상 다음 클럭신호에 동기되어 출력되게 되고, 기록시에는 클럭신호에 관계없이 일정한 지연 후에 출력되게 된다.
도 6 및 도 7은 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 오토 프리차지장치의 동작 타이밍을 나타낸다.
도 6 및 도 7에 나타낸 동작 타이밍도를 보면, 기록/판독 동작시 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 판독 동작시에는 마지막 버스트 동작을 수행한 후에 클럭에 동기하여 t4만큼의 지연시간후에 프리차지 동작을 수행하고, 기록 동작시에는 마지막 버스트 동작을 수행한 후에 t5만큼의 지여시간후에 프리차지 동작을 수행한다는 것을 알 수 있다.
따라서, 기록/판독 동작시 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 기록동작시에는 t6만큼의 시간을 지연시켜 기록 리커버리 신호(WRb)를 출력함으로써 안정된 동작 마진을 확보할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 오토 프라치지장치에 의하면, 외부에서 입력되는 프리차지 명령신호(PCG)가 입력되면 지연시간없이 그대로 프리차지동작을 수행하도록 제어하는 한편, 내부 프리차지 명령신호(APCG_FLAG)가 입력되면 일정 지연시간 이후 프리차지동작을 수행하도록 제어함으로써 클럭 주파수변화에 상관없이 안정된 프리차지동작을 수행할 수 있게 되어, 안정된 동작마진을 확보할 수 있고, 또한 동작속도의 고속화를 실현할 수 있게 되는 매우 뛰어난 효과가 있다.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

  1. 버스트 동작 이후에 자동으로 프리차지 동작을 수행하는 반도체 메모리 소자의 오토 프리차지장치에 있어서,
    외부 제어신호를 수신하여 내부 프리차지 명령신호를 발생하고, 상기 내부 프리차지 명령신호와 버스트동작과 관련된 제어신호들을 이용해서 오토 프리차지 신호를 발생하는 오토 프리차지신호 발생부와,
    상기 오토 프리차지 신호를 수신하여 라스 프리차지 신호를 발생하는 라스 프리차지신호 발생부와,
    기록 또는 판독 동작시 상기 내부 프리차지 명령신호가 입력되면, 판독시에는 디스에이블되고 기록시에만 인에이블되어 일정한 지연시간을 갖는 기록 리커버리 신호를 출력하는 딜레이부와,
    외부 프리차지 명령신호가 입력되면 지연시간없이 라스신호를 발생하고, 상기 라스 프리차지 신호가 입력되면 상기 기록 리커버리 신호에 응답하여 일정한 지연시간후에 라스신호를 발생하는 라스 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 오토 프리쟈지장치.
  2. 제 1 항에 있어서,
    상기 딜레이부는,
    외부 및 내부 제어신호, 내부 프리차지 명령신호, 및 기록/판독 신호를 입력받아 논리 조합하는 논리회로부와,
    상기 논리회로부의 출력신호를 입력받아 일정시간 지연시키는 지연회로부와,
    상기 논리회로부의 출력신호와 상기 지연회로부의 출력신호를 입력받아 논리 조합하여 기록 리커버리 신호를 출력하는 출력버퍼부를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  3. 제 2 항에 있어서,
    상기 지연회로부는 복수의 지연조절부로 구성되어, 기록시에만 상기 논리회로부의 출력신호를 일정시간 지연시키는 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  4. 제 3 항에 있어서,
    상기 복수의 지연조절부의 각각은
    전원전압에 접속되어 게이트로 상기 논리회로부의 출력신호를 인가받는 제1 트랜지스터와,
    접지전압에 접속되어 게이트로 상기 논리회로부의 출력신호를 인가받는 제2 트랜지스터와,
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 접속된 복수의 저항과,
    상기 복수의 저항 중 마지막 저항에 접속된 반전소자와,
    상기 제1 트랜지스터, 상기 인버터, 및 상기 복수의 저항 중 마지막 저항의공통 접점과 접지전압 사이에 접속된 복수의 제3 트랜지스터로 구성된 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  5. 제 2 항에 있어서,
    상기 논리회로부는,
    외부 및 내부 제어신호를 입력받아 논리 조합하는 제1 논리소자와,
    상기 제1 논리소자의 출력신호를 입력받아 반전시키는 반전소자와,
    상기 반전소자의 출력신호, 상기 내부 프리차지 명령신호, 및 상기 기록/판독 신호를 입력받아 논리 조합하는 제2 논리소자를 구비한 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  6. 제 2 항에 있어서,
    상기 출력버퍼부는,
    상기 논리회로부의 출력신호와 상기 복수의 지연조절부 중 마지막 지연조절부의 출력신호를 입력받아 논리 조합하는 제3 논리소자와,
    상기 제3 논리소자의 출력신호를 입력받아 반전시키는 복수의 반전소자로 구성된 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  7. 제 1 항에 있어서,
    상기 라스 발생부는,
    외부 프리차지 명령신호와 상기 라스 프리차지신호 발생부로부터 출력된 라스 프리차지 신호를 게이트로 입력받는 병렬 접속된 제1 및 제2 트랜지스터와,
    액티브신호와 뱅크 어드레스 신호를 게이트로 입력받는 직렬 접속된 제3 및 제4 트랜지스터와,
    상기 제1 및 제2 트랜지스터의 공통 접점과 상기 제3 트랜지스터 사이에 접속된 래치회로와,
    상기 래치회로의 출력신호와 상기 딜레이부로부터 출력된 기록 리커버리 신호를 입력받아 논리 조합하는 논리소자와,
    상기 논리소자의 출력신호를 입력받아 반전시켜 라스 신호를 출력하는 반전소자로 구성된 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  8. 제 1 항에 있어서,
    상기 라스 발생부는,
    상기 라스 프리차지신호 발생부로부터 출력된 라스 프리차지신호와 기록/판독 신호를 입력받아 클럭신호에 동기하여 출력하는 라스 프리차지신호 전달 제어부와,
    상기 라스 프리차지신호 전달 제어부의 출력신호와 외부 프리차지 명령신호를 게이트로 입력받는 병렬 접속된 제1 및 제2 트랜지스터와,
    액티브신호와 뱅크 어드레스 신호를 게이트로 입력받는 직렬 접속된 제3 및 제4 트랜지스터와,
    상기 제1 및 제2 트랜지스터의 공통 접점과 상기 제3 트랜지스터 사이에 접속된 래치회로와,
    상기 래치회로의 출력신호와 상기 딜레이부로부터 출력된 기록 리커버리 신호를 입력받아 논리 조합하는 논리 소자와,
    상기 논리소자의 출력신호를 입력받아 반전시켜 라스 신호를 출력하는 반전소자로 구성된 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
  9. 제 8 항에 있어서,
    상기 라스 프리차지신호 전달 제어부는,
    상기 라스 프리차지신호, 상기 라스 프리차지 신호의 반전신호, 및 클럭신호를 입력받아 전달하는 제1 전달 게이트와,
    상기 제1 전달 게이트의 출력신호를 입력받아 래치시키는 래치회로와,
    상기 래치회로의 출력신호의 반전신호와 파워-업 신호를 입력받아 논리 조합하는 논리소자와,
    상기 논리소자의 반전신호 및 기록/판독 신호의 반전신호를 입력받아 전달하는 제2 전달 게이트와,
    상기 라스 프리차지신호, 상기 기록/판독 신호의 반전신호를 입력받아 전달하는 제3 전달 게이트로 구성된 것을 특징으로 하는 반도체 메모리 소자의 오토 프리차지장치.
KR1020000078455A 1999-12-30 2000-12-19 반도체 메모리 소자의 오토 프리차지장치 KR100649826B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000078455A KR100649826B1 (ko) 1999-12-30 2000-12-19 반도체 메모리 소자의 오토 프리차지장치
DE10065477A DE10065477B4 (de) 1999-12-30 2000-12-28 Automatisches Vorladegerät einer Halbleiter-Speicheranordnung
US09/751,455 US6356494B2 (en) 1999-12-30 2001-01-02 Automatic precharge apparatus of semiconductor memory device
JP2001000058A JP4548945B2 (ja) 1999-12-30 2001-01-04 半導体メモリ素子のオートプリチャージ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19990066549 1999-12-30
KR1019990066549 1999-12-30
KR1020000078455A KR100649826B1 (ko) 1999-12-30 2000-12-19 반도체 메모리 소자의 오토 프리차지장치

Publications (2)

Publication Number Publication Date
KR20010067430A true KR20010067430A (ko) 2001-07-12
KR100649826B1 KR100649826B1 (ko) 2006-11-24

Family

ID=26636605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000078455A KR100649826B1 (ko) 1999-12-30 2000-12-19 반도체 메모리 소자의 오토 프리차지장치

Country Status (4)

Country Link
US (1) US6356494B2 (ko)
JP (1) JP4548945B2 (ko)
KR (1) KR100649826B1 (ko)
DE (1) DE10065477B4 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700329B1 (ko) * 2001-04-24 2007-03-29 주식회사 하이닉스반도체 자동프리차지 수행 회로
KR100736397B1 (ko) * 2006-05-03 2007-07-09 삼성전자주식회사 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
US7609584B2 (en) 2005-11-19 2009-10-27 Samsung Electronics Co., Ltd. Latency control circuit and method thereof and an auto-precharge control circuit and method thereof
KR100924017B1 (ko) * 2008-06-30 2009-10-28 주식회사 하이닉스반도체 오토 프리차지 회로 및 오토 프리차지 방법
KR101226272B1 (ko) * 2011-01-28 2013-01-25 에스케이하이닉스 주식회사 오토 프리차지 제어회로
US20140217989A1 (en) * 2011-09-02 2014-08-07 Nec Corporation Battery control system, battery controller, battery control method, and recording medium

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487522B1 (ko) * 2002-04-01 2005-05-03 삼성전자주식회사 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법
US7124260B2 (en) * 2002-08-26 2006-10-17 Micron Technology, Inc. Modified persistent auto precharge command protocol system and method for memory devices
KR100518543B1 (ko) * 2002-12-04 2005-10-04 삼성전자주식회사 프리차지 회로를 제어하는 프리차지 제어회로, 이를구비하는 반도체 메모리장치 및 프리차지 회로를제어하는 프리차지 제어신호를 생성하는 방법
KR100560646B1 (ko) * 2002-12-20 2006-03-16 삼성전자주식회사 지연된 오토프리챠지 기능을 갖는 반도체 메모리 장치
JP2004234760A (ja) 2003-01-30 2004-08-19 Renesas Technology Corp 半導体記憶装置
WO2004088667A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 半導体メモリ
KR100557948B1 (ko) * 2003-06-20 2006-03-10 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
DE10358819A1 (de) * 2003-11-29 2005-06-30 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Deformationselement für eine Aufprallbarriere eines Versuchsstandes für ein Fahrzeug oder Teilen davon
KR100699406B1 (ko) * 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법
KR100838379B1 (ko) 2006-09-29 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100853486B1 (ko) * 2007-04-06 2008-08-21 주식회사 하이닉스반도체 비트라인 쌍의 프리차지 제어를 위한 반도체메모리소자
US11232830B1 (en) * 2020-12-11 2022-01-25 Micron Technology, Inc. Auto-precharge for a memory bank stack

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713863B2 (ja) * 1989-07-20 1995-02-15 株式会社東芝 ダイナミック型ランダムアクセスメモリ
KR970001699B1 (ko) * 1994-03-03 1997-02-13 삼성전자 주식회사 자동프리차아지기능을 가진 동기식 반도체메모리장치
JP3222684B2 (ja) * 1994-04-20 2001-10-29 株式会社東芝 半導体記憶装置
JPH0963264A (ja) * 1995-08-18 1997-03-07 Fujitsu Ltd 同期型ｄｒａｍ
KR100486195B1 (ko) * 1997-06-27 2005-06-16 삼성전자주식회사 싱크로너스디램의자동프리차지제어회로
US5995426A (en) * 1997-11-04 1999-11-30 Micron Technology, Inc. Testing parameters of an electronic device
KR100305021B1 (ko) * 1998-07-15 2001-10-19 박종섭 라스 액세스 시간 제어 회로
KR20000008774A (ko) * 1998-07-15 2000-02-15 김영환 동기식 디램의 자동 프리차지 장치
KR100390241B1 (ko) * 1998-12-31 2003-08-19 주식회사 하이닉스반도체 라이트 동작시 셀 데이터 보장장치
JP2000207883A (ja) * 1999-01-14 2000-07-28 Nec Eng Ltd シンクロナスｄｒａｍ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700329B1 (ko) * 2001-04-24 2007-03-29 주식회사 하이닉스반도체 자동프리차지 수행 회로
US7609584B2 (en) 2005-11-19 2009-10-27 Samsung Electronics Co., Ltd. Latency control circuit and method thereof and an auto-precharge control circuit and method thereof
US7911862B2 (en) 2005-11-19 2011-03-22 Samsung Electronics Co., Ltd. Latency control circuit and method thereof and an auto-precharge control circuit and method thereof
KR100736397B1 (ko) * 2006-05-03 2007-07-09 삼성전자주식회사 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
KR100924017B1 (ko) * 2008-06-30 2009-10-28 주식회사 하이닉스반도체 오토 프리차지 회로 및 오토 프리차지 방법
KR101226272B1 (ko) * 2011-01-28 2013-01-25 에스케이하이닉스 주식회사 오토 프리차지 제어회로
US20140217989A1 (en) * 2011-09-02 2014-08-07 Nec Corporation Battery control system, battery controller, battery control method, and recording medium

Also Published As

Publication number Publication date
KR100649826B1 (ko) 2006-11-24
JP4548945B2 (ja) 2010-09-22
DE10065477A1 (de) 2001-08-09
US20010017805A1 (en) 2001-08-30
JP2001210077A (ja) 2001-08-03
DE10065477B4 (de) 2010-03-25
US6356494B2 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
KR100649826B1 (ko) 반도체 메모리 소자의 오토 프리차지장치
JP3903674B2 (ja) 半導体メモリ装置
US5555526A (en) Synchronous semiconductor memory device having an auto-precharge function
JPH09198875A (ja) 同期型半導体記憶装置
KR100311042B1 (ko) 기입 주기의 프로그래밍이 가능한 동기식 메모리 장치 및 이를 이용한 데이터 기입 방법
JPH07262777A (ja) データ出力バッファ
KR100299889B1 (ko) 동기형신호입력회로를갖는반도체메모리
US6122220A (en) Circuits and methods for generating internal signals for integrated circuits by dynamic inversion and resetting
KR100230407B1 (ko) 반도체장치의 클럭 발생회로 및 클럭발생방법
KR19990040299A (ko) 클락 동기 프리차아지 데이터 입출력선을 가지는 반도체 메모리장치 및 이를 이용한 데이터 입출력선 프리차아지 방법
KR100740073B1 (ko) 반도체 기억 장치
KR19980030999A (ko) 동기식 메모리장치의 내부 클락 발생기
US6301189B1 (en) Apparatus for generating write control signals applicable to double data rate SDRAM
TW454200B (en) Row address strobe signal generating device
JP2004103054A (ja) アドレス選択回路および半導体記憶装置
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR100225947B1 (ko) 라이트 리커버리 보장 회로
KR100278988B1 (ko) 어드레스 천이 검출회로
KR100649059B1 (ko) 반도체 집적 회로
KR100653972B1 (ko) 반도체메모리장치의 데이터 출력 제어 방법 및 장치
KR100340071B1 (ko) 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치
US7263025B2 (en) Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof
JP2012098779A (ja) データ出力装置、データ入出力装置、記憶装置、データ処理システム、および、データ出力装置の制御方法
KR100343450B1 (ko) 출력버퍼회로
KR20090067794A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050922

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001219

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee