KR20010064083A - 반도체 소자의 상감형 금속배선 형성방법 - Google Patents

반도체 소자의 상감형 금속배선 형성방법 Download PDF

Info

Publication number
KR20010064083A
KR20010064083A KR1019990062203A KR19990062203A KR20010064083A KR 20010064083 A KR20010064083 A KR 20010064083A KR 1019990062203 A KR1019990062203 A KR 1019990062203A KR 19990062203 A KR19990062203 A KR 19990062203A KR 20010064083 A KR20010064083 A KR 20010064083A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
film
metal wiring
aluminum
Prior art date
Application number
KR1019990062203A
Other languages
English (en)
Other versions
KR100324596B1 (ko
Inventor
임태정
조정일
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062203A priority Critical patent/KR100324596B1/ko
Publication of KR20010064083A publication Critical patent/KR20010064083A/ko
Application granted granted Critical
Publication of KR100324596B1 publication Critical patent/KR100324596B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속배선 형성 공정에 관한 것이며, 더 자세히는 알루미늄을 사용한 상감형(damascene type) 금속배선 형성 공정에 관한 것이다. 본 발명은 알루미늄 에치백 공정 전 외기에의 노출에 의해 발생하는 알루미나에 의한 알루미늄막의 언에치 현상 및 레지듀 발생을 방지할 수 있는 반도체 소자의 상감형 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명은 알루미늄막 증착 후 알루미늄막 표면에 제거가 용이한 AlFx화합물을 형성하고 이후 에치백 공정 전에 H2O 플라즈마 처리와 같은 방법으로 이를 제거함으로서 자연 산화막인 알루미나가 발생하여 에치백 공정이 불안정해지는 것을 방지하는 기술이다.

Description

반도체 소자의 상감형 금속배선 형성방법{A method for forming damascene type metal wire in semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중금속배선 형성 공정에 관한 것이며, 더 자세히는 알루미늄을 사용한 상감형(damascene type) 금속배선 형성 공정에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)의 축소가 가속되고 있으며, 이에 따라 금속배선의 피치(pitch)가 줄어들고 있어 통상적인 금속배선 공정을 적용할 경우에는 고단차비를 가지는 금속배선의 형성시 금속배선의 CD(critical dimension) 균일도(uniformity), 라인 식각 프로파일(line etch profile) 및 포토레지스트의 식각 선택비 등에서 만족할만한 결과를 얻기 힘들게 되었다. 이를 개선하기 위해서는 하드 마스크(hard mask) 등을 사용하여야 하며, 이에 따른 제조비용의 증가와 소자 개발 일정의 지연이라는 문제점이 도출된다.
한편, 상감형 금속배선 공정은 상기의 문제점을 해결할 수 있는 기술로 차세대 초고집적 소자에 적용이 유망하다.
첨부된 도면 도 1a 및 도 1b는 종래기술에 따른 상감형 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
종래기술에 따른 상감형 금속배선 형성 공정은, 우선 도 1a에 도시된 바와 같이 소정의 하부층(10) 상에 층간절연막(11)을 형성하고, 사진 식각 공정을 통해 층간절연막(11)에 라인용 트렌치 및 콘택홀을 형성하고, 콘택홀 부분에 텅스텐 플러그(12)를 형성한 다음, 전체구조 상부에 배선금속인 알루미늄막(13)을 형성한다. 이때, 알루미늄막(13) 증착 후 알루미늄막(13) 에치백을 실시하기 전에 알루미늄막(13)이 외기에 노출되어 그 상부에 자연 산화막(native oxide)인 알루미나(Al2O3)(14)가 형성된다.
다음으로, 도 1b에 도시된 바와 같이 염소계 가스를 사용한 알루미늄막(13)의 에치백을 실시하여 배선을 패터닝한다. 이때, 알루미나(14)가 식각 베리어로 작용하여 알루미늄막(13)의 언에치(unetch) 현상이 발생하거나, 레지듀(residue)(15)가 발생하는 문제점이 있었다. 이러한 문제점은 상감형 금속배선 형성 공정시 반사 방지막을 사용하지 않는 다는 점과 알루미나(14)의 제거가 용이하지 않다는 것에서 기인한다.
본 발명은 알루미늄 에치백 공정 전 외기에의 노출에 의해 발생하는 알루미나에 의한 알루미늄막의 언에치 현상 및 레지듀 발생을 방지할 수 있는 반도체 소자의 상감형 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래기술에 따른 상감형 금속배선 형성 공정도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 상감형 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 하부층 21 : 층간절연막
22 : 텅스텐 플러그 23 : 알루미늄막
24 : AlFx막
7 : 주 배선용 구리막
상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 반도체 소자의 상감형 금속배선 형성방법은, 소정의 하부층 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막을 패터닝하여 콘택홀 및 라인용 트렌치를 형성하는 제2 단계; 알루미늄막을 증착하여 상기 라인용 트렌치를 매립하는 제3 단계; 상기 제3 단계 수행 후 외기에의 노출 없이 상기 알루미늄막 표면에 AlFx막을 형성하는 제4 단계; 상기 AlFx막을 제거하는 제5 단계; 및 상기 제5 단계 수행 후 외기에의 노출 없이 상기 층간절연막이 노출되도록 상기 알루미늄막을 에치백하는 제6 단계를 포함하여 이루어진다.
즉, 본 발명은 알루미늄막 증착 후 알루미늄막 표면에 제거가 용이한 AlFx화합물을 형성하고 이후 에치백 공정 전에 H2O 플라즈마 처리와 같은 방법으로 이를 제거함으로서 자연 산화막인 알루미나가 발생하여 에치백 공정이 불안정해지는 것을 방지하는 기술이다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 상감형 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 상감형 금속배선 형성 공정은, 우선 도 2a에 도시된 바와 같이 소정의 하부층(20) 상에 층간절연막(21)을 형성하고, 사진 식각 공정을 통해 층간절연막(21)에 라인용 트렌치 및 콘택홀을 형성하고, 콘택홀 부분에 텅스텐 플러그(22)를 형성한 다음, 스퍼터링 방식을 사용하여 전체구조 상부에 배선금속인 알루미늄막(23)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이 알루미늄막(23) 증착 직후 인-시츄(in-situ)로 알루미늄막(23) 표면에 AlFx막(24)을 형성한다. AlFx막(24)은 CF계 가스,SF계 가스 등의 불소계 가스를 사용한 플라즈마 처리를 통해 형성하며, 플라즈마 처리는 300∼600℃의 온도에서 실시하는 것이 바람직하다.
이어서, 도 2c에 도시된 바와 같이 식각 챔버에 AlFx막(24)이 형성된 웨이퍼를 로딩하고, H2O 플라즈마 처리를 실시하여 AlFx막(24)을 제거한 다음, 인-시츄로 염소계 가스를 사용한 알루미늄막(23)의 에치백을 실시하여 배선 형성을 완료한다. 이때, AlFx막(24) 제거를 위해 실시되는 H2O 플라즈마 처리는 100mT 이하의 압력, 20∼300℃의 온도, 50W 이상의 바이어스(bias) 전력 조건을 사용하여 실시한다.
이상의 공정을 진행하는 경우, H2O 플라즈마 처리 등에 의해 용이하게 제거 가능한 AlFx막이 알루미늄막의 외기에의 노출을 방지할 수 있어 알루미나의 발생을 방지할 수 있어 알루미늄 언에치 현상이나 그로 인한 레지듀 발생을 근본적으로 해결할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 H2O 플라즈마 처리를 실시하여 AlFx막을 제거하는 경우를 일례로 들어 설명하였으나, 본 발명은 다른 방법을 사용하여 AlFx막을 제거하는 경우에도 적용될 수 있다.
전술한 본 발명은 알루미늄을 사용한 상감형 금속배선 형성 공정을 진행함에 있어서 알루미늄 에치백 공정 전 알루미늄막의 외기에의 노출을 방지하여 알루미나의 형성을 억제하는 효과가 있으며, 이로 인하여 알루미늄막의 언에치 현상이나 레지듀 발생을 근본적으로 방지할 수 있다.

Claims (6)

  1. 소정의 하부층 상에 층간절연막을 형성하는 제1 단계;
    상기 층간절연막을 패터닝하여 콘택홀 및 라인용 트렌치를 형성하는 제2 단계;
    알루미늄막을 증착하여 상기 라인용 트렌치를 매립하는 제3 단계;
    상기 제3 단계 수행 후 외기에의 노출 없이 상기 알루미늄막 표면에 AlFx막을 형성하는 제4 단계;
    상기 AlFx막을 제거하는 제5 단계; 및
    상기 제5 단계 수행 후 외기에의 노출 없이 상기 층간절연막이 노출되도록 상기 알루미늄막을 에치백하는 제6 단계
    를 포함하여 이루어진 반도체 소자의 상감형 금속배선 형성방법.
  2. 제1항에 있어서,
    제4 단계에서,
    불소계 가스를 사용한 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 상감형 금속배선 형성방법.
  3. 제2항에 있어서,
    상기 플라즈마 처리가,
    300∼600℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 상감형 금속배선 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제5 단계에서,
    H2O 플라즈마 처리를 실시하는 것을 특징으로 하는 반도체 소자의 상감형 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 H2O 플라즈마 처리가,
    20∼300℃의 온도 조건을 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 상감형 금속배선 형성방법.
  6. 제5항에 있어서,
    상기 H2O 플라즈마 처리가,
    100mT 이하의 압력, 50W 이상의 바이어스(bias) 전력 조건을 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 상감형 금속배선 형성방법.
KR1019990062203A 1999-12-24 1999-12-24 반도체 소자의 상감형 금속배선 형성방법 KR100324596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062203A KR100324596B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 상감형 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062203A KR100324596B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 상감형 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010064083A true KR20010064083A (ko) 2001-07-09
KR100324596B1 KR100324596B1 (ko) 2002-02-16

Family

ID=19629756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062203A KR100324596B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 상감형 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100324596B1 (ko)

Also Published As

Publication number Publication date
KR100324596B1 (ko) 2002-02-16

Similar Documents

Publication Publication Date Title
JP3829162B2 (ja) 半導体素子の導電配線形成方法
KR20030000821A (ko) 듀얼 다마신 배선 형성방법
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
KR100606540B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2006032919A (ja) 半導体素子のストレージノードコンタクトの形成方法
KR100324596B1 (ko) 반도체 소자의 상감형 금속배선 형성방법
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458081B1 (ko) 반도체장치의비아홀형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20010004803A (ko) 반도체소자의 금속배선 형성방법
KR19990057882A (ko) 반도체 장치 제조 방법
KR100539447B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100327581B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR19980038876A (ko) 반도체 소자의 금속 배선 형성방법
KR100727702B1 (ko) 반도체 소자의 구리배선 제조방법
KR20050032308A (ko) 반도체 소자의 금속배선 형성방법
KR100558034B1 (ko) 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법
KR20050007641A (ko) 반도체 소자의 구리 금속배선 형성방법
KR20030018746A (ko) 반도체 소자의 금속배선 형성방법
KR20060008431A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee