KR20010063289A - 박막 트랜지스터 액정표시소자의 제조방법 - Google Patents

박막 트랜지스터 액정표시소자의 제조방법 Download PDF

Info

Publication number
KR20010063289A
KR20010063289A KR1019990060321A KR19990060321A KR20010063289A KR 20010063289 A KR20010063289 A KR 20010063289A KR 1019990060321 A KR1019990060321 A KR 1019990060321A KR 19990060321 A KR19990060321 A KR 19990060321A KR 20010063289 A KR20010063289 A KR 20010063289A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
ito
ito metal
manufacturing
Prior art date
Application number
KR1019990060321A
Other languages
English (en)
Inventor
정창용
황정태
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060321A priority Critical patent/KR20010063289A/ko
Publication of KR20010063289A publication Critical patent/KR20010063289A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern

Abstract

본 발명은 ITO 에천트에 의해 데이터 버스 라인이 손상되는 것을 방지할 수 있는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로서, 본 발명의 박막 트랜지스터 액정표시소자의 제조방법은, 투명성 절연기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 보호하도록, 상기 투명성 절연기판의 전면 상에 보호막을 형성하는 단계; 상기 보호막의 소정 부분을 식각하여, 상기 박막 트랜지스터의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 결과물의 상부에 감광막을 도포하는 단계; 상기 감광막을 베이크, 노광 및 현상하여 화소전극이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴 및 화소전극이 형성될 영역 상에 ITO 금속막을 증착하는 단계; 및 상기 감광막 패턴과, 그 상부에 증착된 ITO 금속막을 제거하는 단계를 포함한다.

Description

박막 트랜지스터 액정표시소자의 제조방법{METHOD OF MANUFACTURING TFT-LCD}
본 발명은 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로, 특히, ITO 에천트에 의해 데이터 버스 라인이 손상되는 것을 방지할 수 있는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성과 고화소수에 적합한 잇점을 갖기 때문에, 상기 CRT에 필적할만한 표시 화면의 대형화 및 고화질화를 실현할 수 있다. 이와 같은, TFT-LCD는 TFT 및 화소전극이 구비된 TFT 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판 사이에 액정층이 개재된 구조를 갖는다.
한편, 상기한 TFT-LCD에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소전극의 면적에 대한 실제 빛 투과 비율이다. 따라서, 종래에는 개구율을 향상시키기 위한 방법으로서, ITO(Indium Tin Oxide) 금속막으로 이루어진 화소전극을 화소영역 전체에 걸쳐 배치시키는 탑 ITO 구조가 제안되었다.
이러한 탑 ITO 구조는 화소전극이 TFT 어레이 기판의 최상부에 배치되도록 만든 구조로서, 도 1을 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 투명성 절연기판, 예를들어, 유리기판(1) 상에 공지된 공정으로 게이트 전극(2)과 게이트 절연막(3), 반도체층(4) 및 소오스/드레인 전극(5a, 5b)를 갖는 TFT(10)를 형성한다. 그런다음, 상기 TFT(10)를 보호하기 위하여, 상기 결과물 상에 보호막(11)을 형성한다.
다음으로, 상기 보호막(11)의 소정 부분을 식각하여, 상기 TFT(10)의 소오스 전극(5a)을 노출시키는 콘택홀을 형성하고, 이어서, 상기 콘택홀이 매립되도록 상기 보호막 상에 ITO 금속막을 증착한다. 그리고나서, 소정의 에천트(Etchant)를 이용한 습식식각 공정으로 상기 ITO 금속막을 패터닝하여, 상기 보호막(11) 상에 콘택홀을 통하여 상기 TFT(10)의 소오스 전극(5a)과 콘택하는 화소전극(12)을 형성한다.
상기에서, 게이트 전극(2)은 게이트 라인의 형성시에 함께 형성되는 것이며, 이때, 상기 게이트 전극(2)은 게이트 라인의 일부분, 또는, 상기 게이트 라인으로부터 돌출된 형태로 형성된다. 또한, 소오스/드레인 전극(5a, 5b)은 데이터 라인(5)의 형성시에 함께 형성되는 것으로, 상기 드레인 전극(5b)은 상기 데이터 라인(5)으로부터 인출된 형태로 형성되며, 상기 소오스 전극(5a)은 상기 드레인 전극(5b)과 이격되어 배치되도록 형성된다.
그러나, 상기와 같은 탑 ITO 구조의 TFT 어레이 기판을 제조함에 있어서는, ITO 금속막의 패터닝시에 사용되는 ITO 에천트에 의해 소오스/드레인 전극을 포함한 데이터 라인의 손상이 발생되고, 심한 경우에는 데이터 라인의 오픈 불량이 발생되는 문제점이 있다.
자세하게, 종래 기술에 따라 상기한 탑 ITO 구조의 TFT 어레이 기판을 제조할 경우에는, 보호막의 형성시, 도 1에 도시된 바와 같이, 그 내부에 크랙(crack : 20)이 발생된다. 그런데, 이러한 상태로 후속의 ITO 금속막의 패터닝이 수행되면, 질산(NHO3), 초산(CH3COOH), 염산(HCl) 및 물(H2O)를 포함하는 ITO 에천트가 상기 크랙(20)을 통해 내부로 침투됨으로써, 상기 ITO 에천트에 의해 소오스/드레인 전극(5a, 5b)을 포함하는 데이터 라인(5)이 부식되는 현상이 초래되고, 이 결과로, TFT(10)가 파괴되거나, 또는, 데이터 라인의 오픈 불량과 같은 결함이 발생된다.
한편, ITO 금속막의 식각 시간을 단축시킬 경우에는 상기한 결함의 발생이 감소될 수 있기 때문에, 최근에는 식각 시간을 줄이기 위한 하나의 방법으로서 상기한 ITO 에천트에 대해서 식각 속도가 빠른 비정질의 ITO 금속막이 개발되고 있다. 그러나, 상기 비정질의 ITO 금속막은 그 형성 비용이 매우 비싸기 때문에, 비용 측면에서 실제 공정에 적용하기 곤란하다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, ITO 에천트에 의해 소오스/드레인 전극을 포함한 데이터 라인의 오픈 불량이 발생되는 것을 방지할 수 있는 TFT-LCD의 제조방법을 제공하는데, 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판을 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
21 : 유리기판 22 : 게이트 전극
23 : 게이트 절연막 24 : 반도체층
25 : 데이터 라인 25a : 소오스 전극
25b : 드레인 전극 30 : 박막 트랜지스터
31 : 보호막 32 : 콘택홀
33 : 감광막 33a,33b : 감광막 패턴
34 : ITO 금속막 34a : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 제조방법은, 투명성 절연기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 보호하도록, 상기 투명성 절연기판의 전면 상에 보호막을 형성하는 단계; 상기 보호막의소정 부분을 식각하여, 상기 박막 트랜지스터의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 결과물의 상부에 감광막을 도포하는 단계; 상기 감광막을 베이크, 노광 및 현상하여 화소전극이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴 및 화소전극이 형성될 영역 상에 ITO 금속막을 증착하는 단계; 및 상기 감광막 패턴과, 그 상부에 증착된 ITO 금속막을 제거하는 단계를 포함한다.
본 발명에 따르면, ITO 금속막의 식각 공정이 생략되기 때문에, ITO 에천트에 의한 데이터 라인의 오픈 불량을 방지할 수 있고, 그래서, TFT-LCD의 신뢰성을 확보할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 TFT-LCD의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 유리기판(21)과 같은 투명성 절연기판 상에 게이트 전극(22)을 포함하는 게이트 라인(도시안됨)을 형성하고, 전체 상부에 게이트 절연막(23)을 형성한다. 그런다음, 공지된 공정을 통해 상기 게이트 전극(22) 상부의 게이트 절연막(23) 부분 상에 반도체층(24)을 형성하고, 이어서, 소오스/드레인 전극(25a, 25b)을 포함하는 데이터 라인(25)을 형성하여 TFT(30)를 구성한다. 다음으로, 상기 TFT(30)를 보호하기 위하여, 전체 상부에 보호막(31)을 형성하고, 이어서, 상기 보호막(31)을 선택적으로 식각하여, 상기 TFT(30)의 소오스 전극(25a)을 노출시키는 콘택홀(32)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 결과물의 상부에 감광막(33)을 도포하고, 연이어서, 상기 감광막(33)에 대한 베이크(bake), 노광 및 현상 공정을 차례로 수행하여, 도 2c에 도시된 바와 같이, 화소전극이 형성될 영역을 한정하는 감광막 패턴(33a)을 형성한다.
여기서, 상기 감광막(33)은 노광 공정에 의해 현상 가능한 물질, 예를들어, 안료, 염료 또는 수지와 같은 레진(resin)이나, 열적으로 안정한 레지스트로 이루어진다. 또한, 상기 감광막(33)은 포지티브형(positive type)과 네가티브형(negative type)의 것을 모두 사용할 수 있으며, 특히, 네가티브형의 것을 사용할 경우에는, 도 3에 도시된 바와 같이, 감광막 패턴(33b)의 상단부가 화소전극이 형성될 영역쪽으로 기울어진 네가티브-테이퍼(negative-taper)를 갖도록 할 수 있기 때문에, 후속에서 화소전극의 표면 거칠기를 향상시킬 수 있는 잇점이 있다.
또한, 상기 감광막(33)의 베이크 및 노광시에는 감광막 패턴(33a)의 상단부가 화소전극이 형성될 영역쪽으로 기울지 않도록, 상기 감광막의 베이크 온도 및 시간은 통상의 감광막에 대한 베이크 보다 증가시켜 수행하고, 아울러, 노광량은 통상의 감광막에 대한 노광량 보다 감소시켜 수행한다.
계속해서, 도 2d에 도시된 바와 같이, 상기 결과물 상에 ITO 금속막(34)을 증착한다. 이때, 상기 ITO 금속막(34)의 증착은 감광막의 열적 팽창이 일어나는 것이 최소화되도록 저온, 예를들어, 80 내지 200℃에서 수행한다. 또한, 상기 ITO 금속막(34)의 증착 이전에, 세정 공정을 수행함으로써, 저온에서도 상기 ITO 금속막(34)이 보호막(31) 상에 잘 증착되도록 한다.
그 다음, 도 2e에 도시된 바와 같이, 건식 또는 습식 식각 공정을 수행하여, 감광막 패턴 및 상기 감광막 패턴 상에 증착된 ITO 금속막을 제거하여, 소망하는 영역에만 ITO 금속막으로 이루어진 화소전극(34a)을 형성시킨다. 이때, 상기 감광막 패턴 및 그 상부에 증착된 ITO 금속막의 제거는 상기한 건식 또는 습식 식각 공정 대신에, 레이저를 이용한 버닝(burning) 공정으로 제거하는 것도 가능하며, 이 경우에는 레이저에 의한 어닐링 효과를 얻을 수 있다.
여기서, 본 발명의 실시예에 따른 화소전극(34a)은 ITO 에천트를 이용한 ITO 금속막의 패터닝이 아닌, 단지, ITO 금속막의 증착 공정과 감광막의 에이슁 공정만을 통해서 형성된다. 따라서, 상기 화소전극(34a)을 형성하기 위한 ITO 금속막의 패터닝 공정이 수행되지 않기 때문에, ITO 에천트에 의한 결함, 예를들어, 소오스/드레인 전극을 포함한 데이터 라인의 오픈 불량은 일어나지 않는다.
이상에서와 같이, 본 발명은 감광막 패턴을 이용하여 화소전극이 형성될 영역을 미리 한정함으로써, ITO 에천트를 이용한 습식 식각 공정 대신에, ITO 금속막의 증착 공정만을 통해 화소전극을 형성할 수 있으며, 이에 따라, 상기 ITO 에천트에 의해 결함이 발생되는 것을 방지할 수 있고, 그래서, TFT-LCD의 특성 및 신뢰성을 확보할 수 있다.
또한, 화소전극이 형성될 영역을 미리 한정하고, 한정된 부분에만 ITO 금속막을 증착하기 때문에, ITO의 잔상에 기인된 결함의 발생도 방지할 수 있다.
게다가, ITO 금속막의 식각 공정을 생략시킬 수 있기 때문에, 제조 공정의 단순화를 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (7)

  1. 투명성 절연기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 보호하도록, 상기 투명성 절연기판의 전면 상에 보호막을 형성하는 단계;
    상기 보호막의 소정 부분을 식각하여, 상기 박막 트랜지스터의 일부분을 노출시키는 콘택홀을 형성하는 단계;
    상기 결과물의 상부에 감광막을 도포하는 단계;
    상기 감광막을 베이크, 노광 및 현상하여 화소전극이 형성될 영역을 한정하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴 및 화소전극이 형성될 영역 상에 ITO 금속막을 증착하는 단계; 및
    상기 감광막 패턴과, 그 상부에 증착된 ITO 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  2. 제 1 항에 있어서, 상기 감광막은, 노광 및 현상 공정에 의해 패터닝이 가능한 안료, 염료, 또는, 수지와 같은 레진(resin)이나, 혹은, 열적으로 안정한 레지스트인 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  3. 제 1 항에 있어서, 상기 감광막은 네가티브형인 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  4. 제 1 항에 있어서, 상기 ITO 금속막의 증착 이전에, 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  5. 제 1 항에 있어서, 상기 ITO 금속막은 80 내지 200℃에서 증착하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  6. 제 1 항에 있어서, 상기 감광막 패턴 및 ITO 금속막의 제거는,
    건식, 또는, 습식 식각 공정으로 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  7. 제 1 항에 있어서, 상기 감광막 패턴 및 ITO 금속막의 제거는,
    레이저를 이용한 버닝(burning) 공정으로 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
KR1019990060321A 1999-12-22 1999-12-22 박막 트랜지스터 액정표시소자의 제조방법 KR20010063289A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060321A KR20010063289A (ko) 1999-12-22 1999-12-22 박막 트랜지스터 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060321A KR20010063289A (ko) 1999-12-22 1999-12-22 박막 트랜지스터 액정표시소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20010063289A true KR20010063289A (ko) 2001-07-09

Family

ID=19628056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060321A KR20010063289A (ko) 1999-12-22 1999-12-22 박막 트랜지스터 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20010063289A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867470B1 (ko) * 2002-08-07 2008-11-10 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323368A (ja) * 1992-05-20 1993-12-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
KR19990015058A (ko) * 1997-08-01 1999-03-05 윤종용 리프트 오프에 의한 멀티레이어 제조 공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323368A (ja) * 1992-05-20 1993-12-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
KR19990015058A (ko) * 1997-08-01 1999-03-05 윤종용 리프트 오프에 의한 멀티레이어 제조 공정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867470B1 (ko) * 2002-08-07 2008-11-10 하이디스 테크놀로지 주식회사 액정표시장치의 어레이 기판 제조방법

Similar Documents

Publication Publication Date Title
JP3977099B2 (ja) 液晶表示装置及びその製造方法
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US6204081B1 (en) Method for manufacturing a substrate of a liquid crystal display device
US20050221208A1 (en) Resist pattern formation method, patterned substrate manufacturing method, and resist pattern formation apparatus
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20010063289A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100219500B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR100559218B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100590917B1 (ko) 액정표시소자의 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
JPH11119251A (ja) アクティブマトリックス基板の製造方法
KR100527079B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR101177117B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100507268B1 (ko) 액정표시소자의 제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100590916B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100621858B1 (ko) 액정표시소자의 제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100271035B1 (ko) 액정표시장치 및 그 제조방법(liquid crystal display and method for manufacturing the same)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application