KR20010061590A - 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자 - Google Patents

넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자 Download PDF

Info

Publication number
KR20010061590A
KR20010061590A KR1019990064086A KR19990064086A KR20010061590A KR 20010061590 A KR20010061590 A KR 20010061590A KR 1019990064086 A KR1019990064086 A KR 1019990064086A KR 19990064086 A KR19990064086 A KR 19990064086A KR 20010061590 A KR20010061590 A KR 20010061590A
Authority
KR
South Korea
Prior art keywords
node
line
ferroelectric capacitor
switching transistor
active region
Prior art date
Application number
KR1019990064086A
Other languages
English (en)
Other versions
KR100340074B1 (ko
Inventor
김재환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064086A priority Critical patent/KR100340074B1/ko
Priority to GB0031372A priority patent/GB2360153B/en
Priority to US09/740,946 priority patent/US6477076B2/en
Priority to TW089127797A priority patent/TWI227561B/zh
Priority to CNB001206702A priority patent/CN1175422C/zh
Priority to JP2000401098A priority patent/JP4608091B2/ja
Publication of KR20010061590A publication Critical patent/KR20010061590A/ko
Priority to HK02101881.8A priority patent/HK1043656B/zh
Application granted granted Critical
Publication of KR100340074B1 publication Critical patent/KR100340074B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 강유전체 커패시터 양단에 전압차가 발생되는 것을 매우 정확히 방지함과 동시에, 강유전체 커패시터에 의해 유발되는 단차를 최소화할 수 있는, 그러한 구조의 강유전체 기억소자를 제공하는데 목적이 있는 것으로, 이를 위한 본 발명의 강유전체 기억소자는, 정워드라인에 게이트가 연결되고, 비트라인과 제1노드 사이에 소스-드레인 경로가 연결된 제1스위칭트랜지스터와, 상기 제1노드와 플레이트라인 사이에 접속된 강유전체커패시터, 및 부워드라인에 게이트가 접속되고 상기 제1노드와 상기 플레이트라인 사이에 소스-드레인 경로가 접속된 제2스위칭트랜지스터를 포함하는 단위셀을 갖는 강유전체 기억소자에 있어서, 인접된 셀의 두 개의 부워드라인 사이의 액티브영역에 상기 제2스위칭트랜지스터의 소스와 상기 플레이트라인이 콘택되는 제2노드가 형성되며, 상기 액티브영역 상부에 상기 강유전체 커패시터가 형성된 것을 포함한다. 또한 본 발명은 상기 본 발명에서, 상기 액티브영역이 상기 제2노드에 저항이 발생되지 않을 정도로 넓게 형성된 것을 특징으로 한다.

Description

넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는 강유전체 기억소자{FeRAM having ferroelectric capacitor disposed over active area}
본 발명은 반도체 기억소자에 관한 것으로서, 특히 강유전체 물질을 커패시터의 유전체로 사용하여 그 커패시터를 정보의 저장수단으로 하는 강유전체 기억소자(FeRAM)에 관한 것이다.
잘 알려진 바와 같이 강유전체 커패시터는 커패시터 양단에 전압 인가시 유기되는 전하량의 변화 정도를 감지하여 데이터화 할 수 있어 비휘발성 기억소자의 저장수단으로서 이용되고 있다.
도1은 종래기술에 따른 FeRAM 소자의 단위 셀 회로도로서, 하나의 트랜지스터(11) 및 하나의 커패시터(12)로 이루어진 단위셀이 두 개 도시되어 있다.
도1을 참조하면, 워드라인(WL)은 스위칭 트랜지스터(11)의 게이트에 연결되어 온-오프를 제어하며, 비트라인(BL)은 스위칭 트랜지스터(11)의 소스에 연결되고, 스위칭 트랜지스터(11)의 드레인은 강유전체 커패시터(12)의 일측 단자인 스토리지전극에 연결된다. 그리고, 강유전체의 커패시터(12)의 다른쪽 단자는 플레이트라인(PL)에 연결된다. 플레이트라인(PL)은 통상적인 DRAM과 마찬가지로 전원전압의 절반 값인 Vcc/2를 인가받는다.
그러한 구조에서, 대기상태에서는 플레이트라인(PL)은 Vcc/2로 고정되어 있고, 셀의 스토리지노드인 노드 A의 초기전압도 동일한 Vcc/2이다.
그러나, 노드 A에는 접합 커패시턴스(junction capacitance)와 접합 저항(junction resistance)이 존재하기 때문에 대기 상태에서 누설 전류가 발생한다. 이러한 누설 전류에 의해 노드 A의 전위는 Vcc/2에서 점점 감소하게 되며, 노드 A의 전위 감소는 강유전체 커패시터 양단의 전위차를 발생시켜 저장된 전하량의 감소를 유발하게 된다. 이러한 문제점을 해결하기 위해 종래에는 비트라인을 Vcc/2로 프리차지 시킨 후에 워드라인(WL)을 순차적으로 턴-온시키는 방법으로 노드 A의 전위를 Vcc/2로 회복시켜주는 방법을 채택하였으나, 이러한 방법을 사용한다 하더라도 노드 A가 적은 폭이더라도 계속적으로 진동하게 되면 역시 저장된 정보가 소멸될 우려가 크다.
도2는 앞서 설명한 문제점을 해결하기 위하여 본 출원인에 의해 제안된 바 있는(특허출원번호 : 1997-051050) 메모리 셀 구조를 보여준다.
도2를 참조하면, 메모리 셀은 정워드라인(WL)에 게이트가 연결되고, 비트라인(BL)(노드 C)과 노드A 사이에 소스-드레인 경로가 연결된 제1 스위칭 트랜지스터(21)와, 상기 노드 A와 플레이트라인(PL) 사이에 접속된 강유전체 커패시터(22)와, 부워드라인(/WL)에 게이트가 접속되고 노드 A와 플레이트라인(PL) 사이에 소스-드레인 경로가 접속된 제2 스위칭 트랜지스터(23)로 이루어진다. 제1 스위칭 트랜지스터(21)의 게이트는 정워드라인(WL)에 연결되어 있고, 제2 스위칭 트랜지스터(23)은 정워드라인(WL) 신호의 반대신호를 갖는 부워드라인(/WL)에 연결되어 있으므로, 이 두 트랜지스터는 서로 선택적으로 턴온된다.
즉, 이 발명에서는 플레이트라인(PL)에 인가된 전압, 예컨대 Vcc/2가 항상 노드 B에 전달되도록 하고, 정워드라인(WL)이 오프되어 있는 동안 부워드라인(/WL)을 턴온시켜 이 셀이 동작하지 않는한 항상 강유전체 커패시터(22)의 양단에 접압차가 유발되지 않도록 하므로써 셀에 저장된 정보를 안정하게 보호하는 것이다.
한편, 본 출원인은 이러한 구조의 메모리 셀을 레이아웃함에 있어 여러 가지를 형태를 설정하여 보았으나, 특히 강유전체 커패시터를 어레이함에 있어 많은 문제점이 발생되었다.
즉, 통상적으로 커패시터는 소자 또는 셀간의 분리를 위한 소자분리막(필드산화막) 상부에 위치하도록 레이아웃되나, 커패시터 제조 후 단차가 너무 크게 발생된다는 문제점이 발생되었고, 또한 도 2의 노드 B 지점에서 역시 저항성분이 존재하여 플레이트라인과 동일한 전압을 정확하게 스토리지노드인 노드 A에 전달하지 못하여 강유전체 커패시터 양단에 작게나마 전압차가 유발되기도 하였다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 강유전체 커패시터 양단에 전압차가 발생되는 것을 매우 정확히 방지함과 동시에, 강유전체 커패시터에 의해 유발되는 단차를 최소화할 수 있는, 그러한 구조의 강유전체 기억소자를 제공하는데 그 목적이 있다.
도1은 종래기술에 따른 FeRAM 소자의 단위 셀 회로도,
도2는 본 출원인에 의해 제안된 바 있는(특허출원번호 : 1997-051050) 메모리 셀 구조를 보여주는 회로도,
도3은 도2의 회로를 구현하기 위한 레이아웃의 개략도
도4a 내지 도4d는 본 발명의 바람직한 실시예에 의한 레이아웃,
도5는 도4d의 A-A' 선에 따른 단면도이다.
상기 목적을 달성하기 위한 본 발명의 강유전체 기억소자는, 정워드라인에 게이트가 연결되고, 비트라인과 제1노드 사이에 소스-드레인 경로가 연결된 제1스위칭트랜지스터와, 상기 제1노드와 플레이트라인 사이에 접속된 강유전체커패시터, 및 부워드라인에 게이트가 접속되고 상기 제1노드와 상기 플레이트라인 사이에 소스-드레인 경로가 접속된 제2스위칭트랜지스터를 포함하는 단위셀을 갖는 강유전체 기억소자에 있어서, 인접된 셀의 두 개의 부워드라인 사이의 액티브영역에 상기 제2스위칭트랜지스터의 소스와 상기 플레이트라인이 콘택되는 제2노드가 형성되며, 상기 액티브영역 상부에 상기 강유전체 커패시터가 형성된 것을 포함한다.
또한 본 발명은 상기 본 발명에서, 상기 액티브영역이 상기 제2노드에 저항이 발생되지 않을 정도로 넓게 형성된 것을 특징으로 한다.
그리고 바람직하게 본 발명은, 상기 정워드라인과 상기 부워드라인이 실질적으로 평행하게 고립된 필드영역을 지나치는 형태를 가지되, 두 개의 정워드라인이 두 개의 부워드라인에 의해 감싸여지는 형상을 가지며, 비트라인은 두 개의 정워드라인 및 두 개의 필드영역에 의해 감싸여지는 부분에 위치하는 액티브영역에 콘택되어 상기 필드영역 상부를 지나치는 형태를 갖는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 도2의 회로를 구현하기 위한 레이아웃의 개략도로서, 도3에서는 액티브영역(Active), 정워드라인(WL), 부워드라인(/WL) 및 필드영역(FOX)에 대한 상대적 위치를 보여준다. 도3을 참조하면 두 개의 정워드라인(WL)과 두 개의 부워드라인(/WL)이 실질적으로 평행하게 액티브영역에 의해 고립된 필드영역(FOX)을 지나가는 형상을 가지며, 두 개의 정워드라인(WL)은 두 개의 부워드라인(/WL)에 의해 감싸여진다. 그리고, 비트라인 콘택부분인 노드 C는 두 개의 정워드라인(WL) 및 두 개의 필드영역(FOX)에 의해 감싸여지는 부분에 위치하게 되며, 노드 A는 정워드라인(WL)과 부워드라인(/WL) 그리고 두 개의 필드영역(FOX)에 의해 감싸여지는 부분에 위치하게 된다. 그리고 플레이트라인(PL)의 전압을 제2 스위칭 트랜지스터(23)를 통해 노드 A에 전달해주기 위한 노드 B는 인접하는 두 개의 부워드라인(/WL) 사이의 액티브영역에 위치하게 된다.
도4a 내지 도4d는 본 발명의 바람직한 실시예에 의한 레이아웃으로서, 도4a 내지 도4d에서는 액티브영역, 정워드라인(WL), 부워드라인(/WL), 필드영역(FOX), 비트라인(BL), 연결선 및 강유전체 커패시터에 대한 상대적 위치를 보여준다.
먼저, 도4a에서는 필드영역(FOX)과 정워드라인(WL) 및 부워드라인(/WL) 사이의 상대적 위치를 보여주는 것으로 구체적인 것은 도3에서 설명하였으므로 여기서 그 설명은 생략하기로 한다.
이어서, 도4b는 커패시터의 위치를 자세히 나타내는 것으로, 넓은 액티브영역에 상에 플레이트라인인 하부전극(bottom electrode)이 형성되고 그 위로 상부전극이 형성된 것을 보여준다. 하부전극 자체가 플레이트라인이 된다.
이어서, 도4c는 노드 C에 콘택되는 비트라인(BL)과, 노드 A와 커패시터 상부전극을 연결하기 위한 연결선으로 메탈라인(M1)을 자세히 나타낸다. 비트라인(BL)은 필드영역과 동일한 방향으로 확장되어 형성된다.
이어서, 도4d는 전체적인 레이아웃을 보여주고, 도5는 도4d의 A-A' 선에 따른 단면도이다.
한편, 노드 B와 플레이트라인이 콘택되는 부분은 도시하지 않았으나, 다수의 셀이 포함된 한 블록의 가장자리를 이용하여, 즉 다수의 셀을 경유하는 플레이트라인(PL)의 끝 부분에서 강유전체 커패시터의 상부전극을 노드 A에 연결하는 것과 동일한 방법을 이용하여 플레이트라인과 노드 B를 연결할 수 있다.
이상에서 설명한 바와 같은 본 발명에서 특히 주목하여야 할 점은, 부워드라인(/WL) 사이의 액티브영역이 매우 넓게 형성되고, 이 액티브영역 상에 강유전체 커패시터가 형성된 다는 것이다.
즉, 본 발명에서, 노드 B가 상대적으로 넓은 액티브 영역에 존재하므로, 노드 B의 저항성분을 매우 작게 형성하여 플레이트라인과 동일한 전압을 정확하게 스토리지노드인 노드 A에 전달할 수 있다. 이에 의해 강유전체 커패시터 양단에 작게나마 전압차가 유발되는 것을 방지 할 수 있다.
또한 중요하게 본 발명에서는 강유전체 커패시터가 평편한 액티브영역 상에 위치하므로 캐패시터 제조 공정시 하부단차가 실질적으로 없어 그 제조 공정이 용이하며, 강유전체 커패시터 형성후에도 웨이퍼에 발생되는 단차 유발을 억제할 수 잇다.
아울러, 구조적으로 플레이트라인과 노드 B가 가까워서 상호 커패시턴스 커플링이 강하고 노이즈(noise)에 의해 강유전체 커패시터에 일시적인 전압차이가 생기는 것이 방지된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은 메모리 셀의 스토리지노드(노드 A)에서발생하는 접합 누설 전류에 의한 전하량 손실을 보상하는 하나의 트랜지스터를 추가하여 메모리 셀을 구성하되, 그 트랜지스터의 일측 단자와 플레이트라인이 연결되는 노드 B의 액티브 영역을 넓게 형성하고 그 액티브영역 상에 강유전체 커패시터를 형성하므로써, 강유전체 커패시터의 양 단자 사이에서 원치 않는 전압 차이가 발생되는 것을 방지하고, 소자의 제조 과정이 간단 및 용이해지는 효과를 가져다 준다.

Claims (4)

  1. 정워드라인에 게이트가 연결되고, 비트라인과 제1노드 사이에 소스-드레인 경로가 연결된 제1스위칭트랜지스터와, 상기 제1노드와 플레이트라인 사이에 접속된 강유전체커패시터, 및 부워드라인에 게이트가 접속되고 상기 제1노드와 상기 플레이트라인 사이에 소스-드레인 경로가 접속된 제2스위칭트랜지스터를 포함하는 단위셀을 갖는 강유전체 기억소자에 있어서,
    인접된 셀의 두 개의 부워드라인 사이의 액티브영역에 상기 제2스위칭트랜지스터의 소스와 상기 플레이트라인이 콘택되는 제2노드가 형성되며,
    상기 액티브영역 상부에 상기 강유전체 커패시터가 형성된 것을 포함하는 강유전체 기억소자.
  2. 제1항에 있어서,
    상기 액티브영역은 상기 제2노드에 저항이 발생되지 않을 정도로 넓게 형성된 것을 특징으로 하는 강유전체 기억소자.
  3. 제1항에 있어서,
    상기 정워드라인과 상기 부워드라인이 실질적으로 평행하게 고립된 필드영역을 지나치는 형태를 가지되, 두 개의 정워드라인이 두 개의 부워드라인에 의해 감싸여지는 형상을 가지며,
    비트라인은 두 개의 정워드라인 및 두 개의 필드영역에 의해 감싸여지는 부분에 위치하는 액티브영역에 콘택되어 상기 필드영역 상부를 지나치는 형태를 갖는 것을 특징으로 하는 강유전체 기억소자.
  4. 제3항에 있어서,
    상기 강유전체 커패시터는 정워드라인과 부워드라인 그리고 두 개의 필드영역에 의해 감싸여지는 부분에 위치한 액티브영역에 연결선을 통해 콘택되는 것을 특징으로 하는 강유전체 기억소자.
KR1019990064086A 1999-12-28 1999-12-28 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자 KR100340074B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990064086A KR100340074B1 (ko) 1999-12-28 1999-12-28 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자
GB0031372A GB2360153B (en) 1999-12-28 2000-12-21 Ferroelectric memory device having a ferroelectric capacitor disposed on an extended active area
US09/740,946 US6477076B2 (en) 1999-12-28 2000-12-21 Ferroelectric memory device having a ferroelectric capacitor disposed on an extended active area
TW089127797A TWI227561B (en) 1999-12-28 2000-12-26 Ferroelectric memory device having a ferroelectric capacitor disposed on an extended active area
CNB001206702A CN1175422C (zh) 1999-12-28 2000-12-28 具有铁电电容器的铁电存储器件
JP2000401098A JP4608091B2 (ja) 1999-12-28 2000-12-28 強誘電体記憶素子
HK02101881.8A HK1043656B (zh) 1999-12-28 2002-03-12 具有配置在延展活性區的鐵電電容器的鐵電存儲裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064086A KR100340074B1 (ko) 1999-12-28 1999-12-28 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자

Publications (2)

Publication Number Publication Date
KR20010061590A true KR20010061590A (ko) 2001-07-07
KR100340074B1 KR100340074B1 (ko) 2002-06-12

Family

ID=19631404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064086A KR100340074B1 (ko) 1999-12-28 1999-12-28 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자

Country Status (7)

Country Link
US (1) US6477076B2 (ko)
JP (1) JP4608091B2 (ko)
KR (1) KR100340074B1 (ko)
CN (1) CN1175422C (ko)
GB (1) GB2360153B (ko)
HK (1) HK1043656B (ko)
TW (1) TWI227561B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0996159A1 (en) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Integrated circuit structure comprising capacitor and corresponding manufacturing process
JP3680282B2 (ja) * 2002-07-23 2005-08-10 松下電器産業株式会社 強誘電体ゲートデバイス
KR100492781B1 (ko) * 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
CN1921005B (zh) * 2006-04-24 2012-02-08 清华大学 基于应变SiGe沟道的高速、高抗辐照的铁电存储器
KR100815180B1 (ko) * 2006-12-27 2008-03-19 주식회사 하이닉스반도체 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치.
KR100894487B1 (ko) * 2007-06-08 2009-04-22 주식회사 하이닉스반도체 워드라인 구동회로, 이를 포함하는 반도체 메모리장치 및그 테스트방법
KR100933678B1 (ko) * 2008-06-30 2009-12-23 주식회사 하이닉스반도체 워드라인 오프전압 생성회로 및 생성방법
KR102227270B1 (ko) * 2016-08-31 2021-03-15 마이크론 테크놀로지, 인크. 강유전 메모리 셀
EP3507805A4 (en) 2016-08-31 2020-06-03 Micron Technology, Inc. DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121353A (en) * 1989-07-06 1992-06-09 Kabushiki Kaisha Toshiba Ferroelectric capacitor memory circuit MOS setting and transmission transistor
US5224069A (en) * 1989-07-06 1993-06-29 Kabushiki Kaisha Toshiba Ferroelectric capacitor memory circuit MOS setting and transmission transistors
US5539279A (en) 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3278981B2 (ja) 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
US5959878A (en) * 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
KR100247934B1 (ko) 1997-10-07 2000-03-15 윤종용 강유전체 램 장치 및 그 제조방법
US6028784A (en) * 1998-05-01 2000-02-22 Texas Instruments Incorporated Ferroelectric memory device having compact memory cell array
DE19848999A1 (de) * 1998-10-23 2000-05-11 Siemens Ag Speicherzellenanordnung und Implantationsmaske zum Herstellen von dieser
KR100281127B1 (ko) * 1998-11-19 2001-03-02 김영환 Nand형 비휘발성 강유전체 메모리 셀 및 그를 이용한 비휘발성 강유전체 메모리 장치
KR100324594B1 (ko) * 1999-06-28 2002-02-16 박종섭 강유전체 메모리 장치

Also Published As

Publication number Publication date
CN1310448A (zh) 2001-08-29
US6477076B2 (en) 2002-11-05
HK1043656B (zh) 2005-04-01
JP4608091B2 (ja) 2011-01-05
GB2360153B (en) 2004-09-15
GB0031372D0 (en) 2001-02-07
TWI227561B (en) 2005-02-01
CN1175422C (zh) 2004-11-10
KR100340074B1 (ko) 2002-06-12
GB2360153A (en) 2001-09-12
JP2001244427A (ja) 2001-09-07
US20010023950A1 (en) 2001-09-27
HK1043656A1 (en) 2002-09-20

Similar Documents

Publication Publication Date Title
US7842990B2 (en) Nonvolatile ferroelectric memory device including trench capacitor
JP2918307B2 (ja) 半導体記憶素子
US5959879A (en) Ferroelectric memory devices having well region word lines and methods of operating same
JP2001093988A (ja) 半導体記憶装置
US6363004B1 (en) Nonvolatile ferroelectric memory having shunt lines
KR100554211B1 (ko) 강유전성 기억 장치
KR100340074B1 (ko) 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자
US6865100B2 (en) 6F2 architecture ROM embedded DRAM
US6404668B2 (en) Memory configuration including a plurality of resistive ferroelectric memory cells
US6404667B1 (en) 2T-1C ferroelectric random access memory and operation method thereof
US7141835B2 (en) Semiconductor memory device having memory cells requiring no refresh operation
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
JP2000133784A (ja) 強誘電体メモリ装置
US6319731B1 (en) Method for manufacturing a non-volatile memory device
KR100443544B1 (ko) 다수의 저항성 강유전성 저장 셀로 이루어진 저장 장치
US6927438B2 (en) Nonvolatile ferroelectric memory device and method for fabricating the same
JP3434485B2 (ja) ２トランジスタ単一キャパシタ強誘電性メモリ
KR100311496B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 제조방법
JP2005223137A (ja) 強誘電体メモリ装置
KR940006658B1 (ko) 반도체 기억소자 및 그 제조방법
US6326659B1 (en) Semiconductor memory and method of manufacturing same
US6166406A (en) Precharge circuit and semiconductor storage device
KR100334575B1 (ko) 반도체 메모리 제조 방법
CN117279393A (zh) 记忆体电路、记忆体装置及其操作方法
KR20040040691A (ko) 계단형 수직 트랜지스터를 갖는 반도체 기억소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee