CN1175422C - 具有铁电电容器的铁电存储器件 - Google Patents
具有铁电电容器的铁电存储器件 Download PDFInfo
- Publication number
- CN1175422C CN1175422C CNB001206702A CN00120670A CN1175422C CN 1175422 C CN1175422 C CN 1175422C CN B001206702 A CNB001206702 A CN B001206702A CN 00120670 A CN00120670 A CN 00120670A CN 1175422 C CN1175422 C CN 1175422C
- Authority
- CN
- China
- Prior art keywords
- node
- ferroelectric
- plateline
- word line
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
一种存储器件包括：第一开关晶体管，栅极连接到正字线，源极和漏极分别连接在位线和第一节点之间；铁电电容器，连接在第一节点和板极线之间；第二开关晶体管，栅极连接到负字线，源极和漏极分别连接到第一节点和板极线。第二开关晶体管的源极和板极线接触处的第二节点是在一个扩展的有源区域上形成的，该区域位于两条相邻的负字线之间；并且铁电电容器是在扩展的有源区域上形成的。本发明防止了铁电电容器上产生不希望的电位差并减少了制作电容器的过程中的步骤。
Description
技术领域
本发明涉及一种半导体存储器件，并且尤其是涉及一种铁电存储器件，这种存储器件通过利用铁电材料作为电容器的电介质而获得的铁电电容器作为数据存储装置。
背景技术
众所周知，由于用铁电材料做成的电容器可用于检测由电容器上施加的电压所感应的电荷的变化并且可以将检测的值作为数据存储在其中，因此它被用作非易失性存储器件。
图1是一种常规的铁电存储器件的存储单元的布线图。在图1中显示出两个存储单元，其中每一个都有一个开关晶体管11和一个铁电电容器12。
参见图1，在一个存储单元中，开关晶体管11的栅极连接到控制开关晶体管11的一条字线WL1上，它的源极连接到一条位线BL上，它的漏极连接到铁电电容器12的一端(即存储电极)。铁电电容器12的另一端连接到一条板极线(plateline)PL上。在常规的DRAM中，在板极线PL上的电压是线路输入电压的一半，即Vcc/2。
在这样的结构中，在等待(备用)模式中，板极线PL和与存储电极相对应的节点A的初始电压分别维持Vcc/2。
然而，在这种等待模式中，节点A具有会引起漏电流的结电容和结电阻。漏电流使得节点A的电位逐渐降低。节点A的电位的降低使铁电电容器12上产生电位差，从而导致其中存储的电荷减少。为解决这一问题，已有技术所用的方式是，预先由Vcc/2给位线BL充电，然后接通字线WL，使节点A的电位恢复到Vcc/2。不幸的是，已有技术存在这样的缺点：节点A处(电位)的持续小幅波动会带来存储电荷的损耗。
图2是显示存储单元的结构的示意图，该结构已在韩国序列号为No.1997/051050的待审的申请中提出。
参见图2，存储单元包括：第一开关晶体管21，第一开关晶体管21的栅极连接到一条正字线WL1上，它的源极和漏极分别连接在位线BL和节点A之间；一个铁电电容器22，它连接在节点A和板极线PL之间；以及第二开关晶体管23，第二开关晶体管23的栅极连接到一条负字线
WL1，它的源极和漏极分别连接到接点A和板极线PL。由于第一开关晶体管21的栅极连接到正字线WL1上，而第二开关晶体管23的栅极连接到有与正字线相反符号的负字线
WL1上，那么这些晶体管是交替导通的。
即，在图2所示的存储单元中，加在板极线PL上的电压，即Vcc/2，总是传递给节点B的，并且负字线
WL1是在正字线WL1不启动时启动的，由此防止了铁电电容器22上产生电位差。
然而，尽管对这种结构的存储单元的布局已采用了多种方式，但在铁电电容器的阵列设置方面仍有许多缺点。
典型的是，电容器设置在用于器件或单元之间的分隔的元件隔离膜(场氧化膜)的顶部。这样，在制作完铁电电容器后就会导致实质上增加的步骤。另外，节点B处电阻的存在妨碍了与板极线PL相同的电压被传递到作为铁电电容器的存储电极的节点A，从而使铁电电容器上产生微小的电位差。
发明内容
因此，本发明的主要目的是提供一种铁电存储器件，它能够防止铁电电容器上产生电位差，并且减少制作铁电电容器时所用的步骤。
根据本发明的一个方面，提供了一种铁电存储器件，它包括：第一开关晶体管，它的栅极连接到一条正字线上，它的源极和漏极分别连接在一条位线和第一节点之间；一个铁电电容器，它连接在第一节点和一条板极线之间；第二开关晶体管，它的栅极连接到一条负字线上，它的源极和漏极分别连接到第一节点和板极线；其中，第二开关晶体管的源极和板极线相接触处的第二节点是在一个扩展的有源区域上形成的，该区域位于两条相邻的负字线之间；铁电电容器是在该扩展的有源区域上形成的。
附图说明
从结合附图给出的优选实施例的以下说明，本发明上述的和其它的目的和特征将变得更为清楚：
图1是一种常规的铁电存储器件的存储单元的线路图，此图只显示了两个存储单元，它们中每一个都包括一个开关晶体管和一个铁电电容器；
图2是显示存储单元的结构的示意图，这种结构已提出(专利)申请；
图3是实现图2的存储单元的布局示意图；
图4A到4D是根据本发明一个优选实施例的铁电存储器件的布局示意图；
图5是沿图4D中的线A-A’截取的剖视图。
具体实施方式
参见图3，其中示出了实现图2的存储单元的布局示意图。
如图3所示，此图示出了在一个有源区域、一条正字线WL，一条负字线
WL和一个场氧化区域FOX之间的相对位置。在这种结构中，两条正字线和两条负字线穿过场氧化区域FOX，它们相互平行地设置并且由有源区域所分隔，两条正字线设置在两条负字线之间。一个接触到位线BL的节点C位于由两条正字线和两个场氧化区域FOX所围绕的位置处，一个节点A位于由一条正字线WL、一负字线
WL和两个场氧化区域FOX所围绕的位置处。一个节点B通过第二晶体管23将板极线PL的电压传递到节点A，节点B设置在两条相邻负字线之间的有源区域上。
图4A到4D是根据本发明的一个优选实施例的铁电存储器件的布局示意图，它们显示出在有源区域、正字线WL，负字线
WL、场氧化区域FOX、位线BL、铁电电容器和它们之间的连接线之间的相对位置。
在图4A中，场氧化区域FOX、正字线WL和负字线
WL之间的相对位置与前面结合图3描述的相类似，因此这里省略其进一步的说明。
图4B是设置在一个扩展的有源区域上的铁电电容器的详细示意图，该电容器具有一个底部电极和随后形成的一个顶部电极。即，底部电极对应于板极线PL。
图4C是一个详细的示意图，它显示出接触到节点C的位线BL和一条金属线M1。在图4C中，金属线M1的作用是作为节点A和铁电电容器的顶部电极之间的连接线，同时位线BL的延伸方向与场氧化区域相同。
图4D显示出根据本发明的一个优选实施例的铁电存储器件的完整布局。图5是沿图4D中的线A-A’截取的剖视图。
在上述图中，尽管节点B和板极线PL所接触的部分没有示出，但通过利用包括多个存储单元的一个模块的边缘，即，通过在穿过多个存储单元的板极线PL的末端实现铁电电容器的顶部电极和节点A之间的连接，可以连接板极线PL和节点B。
需要指出的是，扩展的有源区域是设置在两条相邻的负字线之间的，并且铁电电容器是在扩展的有源区域上形成的。
尤其是，由于节点B设置于一个相对宽阔的有源区域上，那么就有可能使节点B的电阻维持最小，由此精确地将与板极线PL相同的电压传递到存储节点A上。相应地，本发明具备了防止铁电电容器上产生电位差的能力。
另外，根据本发明，由于铁电电容器是在一个平坦的有源区域上形成的，因此可以基本上减少了在制作铁电电容器的过程中出现的底部台阶，从而使制作过程变得容易并可免除铁电电容器形成后产生的附加步骤。
此外，由于板极线PL和节点B是相邻设置的，那么就使得它们之间电容耦合增强，从而可以防止由于噪音导致在铁电电容器上产生暂时的电位差。
如上所述，本发明提供了一种存储单元，其中包含一个晶体管，晶体管用于补偿由结漏电流(该漏电流产生于存储单元的存储节点处)所引起的电荷损失；本发明扩展了一个有源区域，在此有源区域中一个节点A连接到晶体管的一端和一条板极线；并且本发明在扩展的有源区域上形成了一个铁电电容器，由此防止了铁电电容器上产生不希望的电位差并使得制作半导体存储器的过程既容易又简单。
尽管为描述之用途已公开了本发明的优选实施例，但本领域的普通技术人员将能理解，在不脱离所附权利要求中限定的本发明的范围和精神的情况下，可以进行多种修改、增设和替换。
Claims (4)
1.一种铁电存储器件，包括：
第一开关晶体管，它的栅极连接到一条正字线，它的源极和漏极分别连接在一条位线和第一节点之间；
一个铁电电容器，它连接在第一节点和一条板极线之间；
第二开关晶体管，它的栅极连接到一条负字线，它的源极和漏极分别连接到第一节点和板极线；
其中，第二开关晶体管的源极和板极线相接触处的第二节点是在一个扩展的有源区域上形成的，该区域位于两条相邻的负字线之间；并且
铁电电容器是在该扩展的有源区域上形成的。
2.根据权利要求1的铁电存储器件，其中，该扩展的有源区域是宽范围地形成的，以防止产生第二节点的电阻。
3.根据权利要求1的铁电存储器件，其中，正字线和负字线是相互平行设置的，它们穿过一个场氧化区域，并且两条正字线由两条负字线所围绕；而且
位线接触到该扩展的有源区域，它由两条正字线和两个场氧化区域围绕并穿过场氧化区域。
4.根据权利要求3的铁电存储器件，其中，铁电电容器通过一根连接线与该扩展的有源区域接触，此扩展的有源区域位于由正字线、负字线和两个场氧化区域围绕的一个部分上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064086A KR100340074B1 (ko) | 1999-12-28 | 1999-12-28 | 넓은 액티브영역 상부에 위치한 강유전체 커패시터를 갖는강유전체 기억소자 |
| KR64086/1999 | 1999-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1310448A CN1310448A (zh) | 2001-08-29 |
| CN1175422C true CN1175422C (zh) | 2004-11-10 |
Family
ID=19631404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001206702A Expired - Fee Related CN1175422C (zh) | 1999-12-28 | 2000-12-28 | 具有铁电电容器的铁电存储器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6477076B2 (zh) |
| JP (1) | JP4608091B2 (zh) |
| KR (1) | KR100340074B1 (zh) |
| CN (1) | CN1175422C (zh) |
| GB (1) | GB2360153B (zh) |
| HK (1) | HK1043656B (zh) |
| TW (1) | TWI227561B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996159A1 (en) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Integrated circuit structure comprising capacitor and corresponding manufacturing process |
| CN101101789A (zh) * | 2002-07-23 | 2008-01-09 | 松下电器产业株式会社 | 铁电门器件 |
| KR100492781B1 (ko) * | 2003-05-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
| CN1921005B (zh) * | 2006-04-24 | 2012-02-08 | 清华大学 | 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 |
| KR100815180B1 (ko) * | 2006-12-27 | 2008-03-19 | 주식회사 하이닉스반도체 | 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치. |
| KR100894487B1 (ko) * | 2007-06-08 | 2009-04-22 | 주식회사 하이닉스반도체 | 워드라인 구동회로, 이를 포함하는 반도체 메모리장치 및그 테스트방법 |
| KR100933678B1 (ko) * | 2008-06-30 | 2009-12-23 | 주식회사 하이닉스반도체 | 워드라인 오프전압 생성회로 및 생성방법 |
| JP6980006B2 (ja) * | 2016-08-31 | 2021-12-15 | マイクロン テクノロジー，インク． | 強誘電体メモリセル |
| JP6777369B2 (ja) | 2016-08-31 | 2020-10-28 | マイクロン テクノロジー，インク． | 強誘電体メモリを含み、強誘電体メモリを動作するための装置及び方法 |
| US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121353A (en) * | 1989-07-06 | 1992-06-09 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor memory circuit MOS setting and transmission transistor |
| US5224069A (en) * | 1989-07-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor memory circuit MOS setting and transmission transistors |
| US5539279A (en) | 1993-06-23 | 1996-07-23 | Hitachi, Ltd. | Ferroelectric memory |
| JP3278981B2 (ja) | 1993-06-23 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
| US5959878A (en) * | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
| KR100247934B1 (ko) | 1997-10-07 | 2000-03-15 | 윤종용 | 강유전체 램 장치 및 그 제조방법 |
| US6028784A (en) * | 1998-05-01 | 2000-02-22 | Texas Instruments Incorporated | Ferroelectric memory device having compact memory cell array |
| DE19848999A1 (de) * | 1998-10-23 | 2000-05-11 | Siemens Ag | Speicherzellenanordnung und Implantationsmaske zum Herstellen von dieser |
| KR100281127B1 (ko) * | 1998-11-19 | 2001-03-02 | 김영환 | Nand형 비휘발성 강유전체 메모리 셀 및 그를 이용한 비휘발성 강유전체 메모리 장치 |
| KR100324594B1 (ko) * | 1999-06-28 | 2002-02-16 | 박종섭 | 강유전체 메모리 장치 |
-
1999
- 1999-12-28 KR KR1019990064086A patent/KR100340074B1/ko not_active IP Right Cessation
-
2000
- 2000-12-21 US US09/740,946 patent/US6477076B2/en not_active Expired - Fee Related
- 2000-12-21 GB GB0031372A patent/GB2360153B/en not_active Expired - Fee Related
- 2000-12-26 TW TW089127797A patent/TWI227561B/zh not_active IP Right Cessation
- 2000-12-28 CN CNB001206702A patent/CN1175422C/zh not_active Expired - Fee Related
- 2000-12-28 JP JP2000401098A patent/JP4608091B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-12 HK HK02101881.8A patent/HK1043656B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061590A (ko) | 2001-07-07 |
| GB2360153A (en) | 2001-09-12 |
| US20010023950A1 (en) | 2001-09-27 |
| JP4608091B2 (ja) | 2011-01-05 |
| JP2001244427A (ja) | 2001-09-07 |
| TWI227561B (en) | 2005-02-01 |
| CN1310448A (zh) | 2001-08-29 |
| GB0031372D0 (en) | 2001-02-07 |
| GB2360153B (en) | 2004-09-15 |
| KR100340074B1 (ko) | 2002-06-12 |
| US6477076B2 (en) | 2002-11-05 |
| HK1043656A1 (en) | 2002-09-20 |
| HK1043656B (zh) | 2005-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101392094B1 (ko) | 로직 프로세스의 임베디드 ｄｒａｍ을 위한 워드 라인 드라이버 | |
| CN1175422C (zh) | 具有铁电电容器的铁电存储器件 | |
| KR960012300B1 (ko) | 스태틱형 메모리셀 | |
| JP2000114491A (ja) | 密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 | |
| CN1143316C (zh) | 铁电存储器装置 | |
| JPS6278799A (ja) | ダイナミツク・ランダムアクセス・メモリ・セル | |
| US6404667B1 (en) | 2T-1C ferroelectric random access memory and operation method thereof | |
| US20030185042A1 (en) | Semiconductor memory device and drive method therefor | |
| US20140219008A1 (en) | Semiconductor Memory Device with Hierarchical Bitlines | |
| JP2000133784A (ja) | 強誘電体メモリ装置 | |
| US6623989B2 (en) | Nonvolatile ferroelectric memory and method for fabricating the same | |
| CN1130726C (zh) | 制造存储单元装置的注入掩膜 | |
| CN1161787C (zh) | 电阻性的铁电存储单元 | |
| CN1171313C (zh) | 由阻性铁电存储单元组成的存储装置 | |
| CN100507686C (zh) | 液晶显示阵列及液晶显示面板 | |
| US6433377B1 (en) | Chain RAM and method for fabricating the same | |
| US6927438B2 (en) | Nonvolatile ferroelectric memory device and method for fabricating the same | |
| KR100268888B1 (ko) | 비휘발성 강유전체 메모리 소자 | |
| JP3321516B2 (ja) | 読み出し専用半導体記憶装置 | |
| US6442059B1 (en) | Nonvolatile ferroelectric memory and method for fabricating the same | |
| JP2005223137A (ja) | 強誘電体メモリ装置 | |
| CN116343843A (zh) | 反熔丝存储版图及其电路、反熔丝存储器及其设计方法 | |
| US6326659B1 (en) | Semiconductor memory and method of manufacturing same | |
| WO2001026158A9 (en) | Center storage node for dram trench capacitors | |
| JPH07254649A (ja) | ダイナミック型半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 Termination date: 20131228 |