CN1921005B - 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 - Google Patents
基于应变SiGe沟道的高速、高抗辐照的铁电存储器 Download PDFInfo
- Publication number
- CN1921005B CN1921005B CN2006100759258A CN200610075925A CN1921005B CN 1921005 B CN1921005 B CN 1921005B CN 2006100759258 A CN2006100759258 A CN 2006100759258A CN 200610075925 A CN200610075925 A CN 200610075925A CN 1921005 B CN1921005 B CN 1921005B
- Authority
- CN
- China
- Prior art keywords
- metal
- oxide
- semiconductor
- layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 29
- 230000003471 anti-radiation Effects 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 32
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000001413 cellular effect Effects 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract 1
- 230000010287 polarization Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007123 defense Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了属于微电子器件范围的一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。铁电存储器的单元结构是由M1管串接铁电电容Cf1和M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，M1、M2的源极或漏极分别连接位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接，其中M1、M2为N-MOS管。本发明将应变SiGe用作P-MOS管的沟道，提高沟道中空穴迁移率，从而提高P-MOS管的工作速度，以便与N-MOS的速度相匹配，因此铁电存储器以其非挥发、低功耗、高速存取、高耐重写、高安全性等突出优点，应用广泛，可望取代现有半导体存储器，市场潜力大。
Description
技术领域
本发明属于微电子器件范围，特别涉及一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。
背景技术
随着微电子产业的发展，信息安全和知识产权保护受到广泛的重视。特别是在国防工业器件的开发上，需要一种高效率、低成本和安全保密的存储技术，因此，寻求高速度、低功耗、高安全性以及不挥发特性的新型存储器尤为重要。
传统的SRAM、DRAM、E2PROM、FLASH等存储器都是以硅为存储介质，由于物理和工艺上的极限，已经不能满足信息产业的进一步高速发展。并且E2pROM和FLASH是基于电子电荷来存储信息，这些信息在电磁波或各种射线的辐射条件下将会丢失；因此，必须寻求和开发新的存储介质。铁电材料是一类具有自发极化特性，并且自发极化可随电场进行反转并在断电时仍可保持的介质材料，利用这种特性，可以实现数据的非挥发存储。
发明内容
本发明的目的是针对现有技术的不足而提供一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。其特征在于，所述铁电存储器是将铁电薄膜材料与CMOS集成工艺相兼容制成的铁电存储器(FeRAM或FRAM)。
所述铁电存储器的基本单元结构是由2个MOS管和2个铁电电容组成的，M1管串接铁电电容Cf1和M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，M1、M2的源极(或漏极)分别接到位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接。
所述M1、M2分别为N-MOS管。
所述P-MOS管或N-MOS管的结构是在P衬底1上制作P型沟道注入7和N+埋层6，在N+埋层6上面为N-外延层5，N-外延层5两端为二氧化硅隔离层4和低温淀积二氧化硅层8，并且其中间由一块Y字型的二氧化硅隔离层4分隔成两块；在左边一块的N+埋层6上面为N+发射极3包围N+穿透层2，N+穿透层2上面依次覆盖铂硅接触层16、金属1层17、体硅接触层19；在右边一块的N-外延层5上面从左至右依次布置MOS管的漏极20、栅极21、源极22；在漏极20、源极22下面为金属1层17、铂硅接触层16和应变锗硅SiGe层12沉积在N-外延层5上面；在漏极20、源极22之间的N-外延层5上面，从下至上依次沉积N型沟道调整注入层15、栅氧层14、多晶栅13和栅极21；等离子体增强化学气相沉积二氧化硅层9覆盖在低温淀积二氧化硅层8和MOS管的漏极20、栅极21、源极22上面，在MOS管的源极22上面的等离子体增强化学气相沉积二氧化硅层9开一通孔10，金属2层11通过通孔10和MOS管的源极22连接，牺牲层18覆盖在金属2层11上面；
所述铁电存储器的单元按矩阵排列成铁电存储器阵列，该阵列是由4x4个2T2C存储单元组成的，每一行和每一列分别有四个存储单元。在每个存储单元中，都是由2个MOS管串接2个铁电电容组成的，这两个铁电电容再连接至驱动线PL，MOS管栅极分别接至字线WL0，WL1，WL2和WL3；MOS管源极(或漏极)分别接至位线BL0，BL1，BL2和BL3以及位线BLB0，BLB1，BLB2和BLB3。
本发明的有益效果是由于采用铁电材料，将应变SiGe用于FeRAM中P-MOS管的沟道，来取代传统的硅MOS管，从而形成基于应变SiGe的FeRAM新型器件结构，使得铁电存储器FeRAM具有RAM的高速度和ROM的非挥发性，与现有的各种半导体存储器相比具有十分明显的优势，其主要特点有：
1.速度快，FeRAM的信息写入速度比E2PROM及FLASH快100倍以上；
2.低功耗，FeRAM比E2PROM及FLASH低50-100倍；
3.可擦写次数多，FeRAM比E2PROM及FLASH至少高106倍，从而具有更长的工作寿命。
4.能够抑制小尺寸器件产生的电荷涨落的串扰效应。
5.抗辐辐照能力强。
附图说明
图1应变SiGe的P-MOS管。
图2FeRAM2T2C单元结构图。
图3FeRAM2T2C单元电路图。
图4基于应变SiGe的FeRAM阵列电路结构。
图5基于应变SiGe的FeRAM灵敏放大器。
具体实施方式
本发明是针对现有技术的不足而提供一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器。下面结合附图对本发明予以说明。
在图2、图3所示的基于应变SiGe的FeRAM2T2C单元结构和电路图中，所述铁电存储器的单元结构是由M1管串接铁电电容Cf1和M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，M1、M2的源极(或漏极)极分别连接位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接，其中M1、M2为N-MOS管。
在图1所示的应变SiGe的P-MOS管结构图中，在P衬底1上制作P型沟道注入7和N+埋层6，在N+埋层6上面为N-外延层5，N-外延层5两端为二氧化硅隔离层4和低温淀积二氧化硅层8，并且其中间由一块Y字型的二氧化硅隔离层4分隔成两块；在左边一块的N+埋层6上面为N+发射极3包围N+穿透层2，N+穿透层2上面依次覆盖铂硅接触层16、金属1层17、体硅接触层19；在右边一块的N-外延层5上面从左至右依次布置MOS管的漏极20、栅极21、源极22；在漏极20、源极22下面为金属1层17、铂硅接触层16和应变锗硅SiGe层12沉积在N-外延层5上面；在漏极20、源极22之间的N-外延层5上面，从下至上依次沉积N型沟道调整注入层15、栅氧层14、多晶栅13和栅极21；等离子体增强化学气相沉积二氧化硅层9覆盖在低温淀积二氧化硅层8和MOS管的漏极20、栅极21、源极22上面，在MOS管的源极22上面的等离子体增强化学气相沉积二氧化硅层9开一通孔10，金属2层11通过通孔10和MOS管的源极22连接，牺牲层18覆盖在金属2层11上面。该P-MOS管将应变SiGe用作P-MOS管的沟道，可以极大的提高沟道中空穴迁移率，从而提高P-MOS管的工作速度，以便与N-MOS的速度相匹配。
图4为基于应变SiGe的FeRAM阵列电路结构。图中铁电存储器的单元按矩阵排列成铁电存储器阵列，该阵列是由4x4个2管子2电容(2T2C)存储单元组成的，每一行和每一列分别有四个存储单元。在每个存储单元中，都是由2个MOS管串接2个铁电电容，这两个铁电电容再连接至驱动线PL，MOS管栅极分别接至字线WL0，WL1，WL2和WL3；MOS管源极(或漏极)分别接至位线BL0，BL1，BL2和BL3以及位线BLB0，BLB1，BLB2和BLB3。
图5为基于应变SiGe P-MOS管的FeRAM灵敏放大器，即图3中的灵敏放大器SA.所述应变SiGe P-MOS管P1和P2与N—MOS管N1和N2组成交叉耦合的CMOS反相器；应变SiGe P-MOS管P3的栅极与使能信号SAEP相连接，NMOS管N3的栅极与另一使能信号SAE相连接。位线BL和BLB既是输入端也是输出端，SAE和SAEP为一对相反的控制信号。将应变SiGe用于FeRAM中P-MOS管的沟道，来取代传统的硅MOS管，从而形成基于应变SiGe的FeRAM新型器件结构，将具有以下的优点：
1.小尺寸电路要求的大驱动能力，能够抑制小尺寸器件产生的电荷涨落的串扰效应。
2.提高存储器的工作速度。
3.极大降低工作电压。
4.具有非挥发性存储性能。
5.具有较高的抗辐照能力。
铁电存储器以其非挥发、低功耗、高速存取、高耐重写、高安全性等突出优点，具有在社会生活诸多领域中的广泛应用，随着FeRAM的迅速发展，将可望取代现有的传统半导体存储器，具有极为巨大的技术价值和市场潜力。
为了提高基于CMOS电路的存储器性能，除了要改善铁电存储器的相关性能外，还必须提高CMOS电路性能并减小漏电流。随着摩尔定律的发展，线宽逐渐缩小，电路尺寸向小型化方向发展成为必然趋势。从组成IC基本单元MOS器件的层面上来看，一方面纳米尺度的器件和低功耗要求降低工作电压，另一方面为了保持足够大的栅极过驱动电压，从而保证电路性能每代提高30％，又要求晶体管的阈值电压也必须随着电源电压的降低而降低。而阈值电压又会使晶体管的关态漏电流呈指数增长，为了解决之一矛盾，提升器件沟道中载流子的迁移率就成为问题的关键所在。如果器件沟道中载流子的迁移率大幅度提升，就可以采用较低的电源电压和较高的阈值电压，从而可以同时兼顾器件的电流驱动能力和关态漏电流。
随着线宽逐渐缩小，N-MOS管的工作速度已得到大幅度提高，而相比之下，要提高P-MOS管的工作速度相对困难。为了尽可能提高P-MOS管的性能，将应变SiGe用作P-MOS管的沟道，可以极大的提高沟道中空穴迁移率，从而提高P-MOS管的工作速度，以便与N-MOS的速度相匹配。同时，为了适应电路尺寸向小型化方向发展的要求，必须提高器件的驱动能力。而这正是应变SiGe的优势。
因E2PROM和FLASH是基于电子电荷来存储信息，这些信息在电磁波或各种射线的辐射条件下将会丢失；而FeRAM是基于铁电材料的剩余极化强度来存储信息，具有本征的抗辐照能力，远远超过E2PROM和FLASH，在国防军事、航空航天等领域具有非常广阔的应用价值。
Claims (1)
1.一种基于应变SiGe沟道的高速、高抗辐照的铁电存储器，所述铁电存储器是将铁电薄膜材料与CMOS集成工艺相兼容制成；
所述铁电存储器的单元结构是由MOS管M1串接铁电电容Cf1和MOS管M2串接铁电电容Cf2，然后两个铁电电容连接在一起后接至驱动线PL，M1、M2的栅极串接后接至字线WL，MOS管M1、MOS管M2的源极或漏极分别连接位线BL和位线BLB；BL，BLB再和灵敏放大器SA连接；所述铁电存储器的单元按矩阵排列成铁电存储器阵列，该阵列是由4x4个2管子2电容即2T2C存储单元组成的，每一行和每一列分别有四个存储单元，在每个存储单元中，都是由2个MOS管串接2个铁电电容，这两个铁电电容再连接至驱动线PL，MOS管栅极分别接至字线WL0，WL1，WL2和WL3；MOS管源极或漏极分别接至位线BL0，BL1，BL2和BL3以及位线BLB0，BLB1，BLB2和BLB3；所述2个MOS管M1、M2为N-MOS管；所述灵敏放大器SA为基于应变SiGe P-MOS管的FeRAM灵敏放大器，所述应变SiGe P-MOS管P1和P2与N-MOS管N1和N2组成交叉耦合的CMOS反相器；其特征在于，所述P-MOS管的结构是在P衬底(1)上制作P型沟道注入(7)和N+埋层(6)，在N+埋层(6)上面为N-外延层(5)，N-外延层(5)两端为二氧化硅隔离层(4)和低温淀积二氧化硅层(8)，并且其中间由一块Y字型的二氧化硅隔离层(4)分隔成两块；在左边一块的N+埋层(6)上面为N+发射极(3)包围N+穿透层(2)，N+穿透层(2)上面依次覆盖铂硅接触层(16)、金属1层(17)、体硅接触层(19)；在右边一块的N-外延层(5)上面从左至右依次布置MOS管的漏极(20)、栅极(21)、源极(22)；在漏极(20)、源极(22)下面为金属1层(17)、铂硅接触层(16)和应变锗硅SiGe层(12)沉积在N-外延层(5)上面；在漏极(20)、源极(22)之间的N-外延层(5)上面，从下至上依次沉积N型沟道调整注入层(15)、栅氧层(14)、多晶栅(13)和栅极(21)；等离子体增强化学气相沉积二氧化硅层(9)覆盖在低温淀积二氧化硅层(8)和MOS管的漏极(20)、栅极(21)、源极(22)上面，在MOS管的源极(22)上面的等离子体增强化学气相沉积二氧化硅层(9)开一通孔(10)，金属2层(11)通过通孔(10)和MOS管的源极(22)连接，牺牲层(18)覆盖在金属2层(11)上面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100759258A CN1921005B (zh) | 2006-04-24 | 2006-04-24 | 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100759258A CN1921005B (zh) | 2006-04-24 | 2006-04-24 | 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1921005A CN1921005A (zh) | 2007-02-28 |
| CN1921005B true CN1921005B (zh) | 2012-02-08 |
Family
ID=37778695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100759258A Expired - Fee Related CN1921005B (zh) | 2006-04-24 | 2006-04-24 | 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1921005B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11164816B2 (en) * | 2019-09-05 | 2021-11-02 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
| CN112599529A (zh) * | 2020-12-10 | 2021-04-02 | 电子科技大学 | 一种铪基铁电抗重离子辐照的多层加固电容结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310448A (zh) * | 1999-12-28 | 2001-08-29 | 现代电子产业株式会社 | 具有铁电电容器的铁电存储器件 |
| US20040047171A1 (en) * | 2002-09-10 | 2004-03-11 | Thomas Roehr | Sensing test circuit |
| US20060049443A1 (en) * | 1999-08-26 | 2006-03-09 | International Business Machines Corporation | Flip FERAM cell and method to form same |
-
2006
- 2006-04-24 CN CN2006100759258A patent/CN1921005B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060049443A1 (en) * | 1999-08-26 | 2006-03-09 | International Business Machines Corporation | Flip FERAM cell and method to form same |
| CN1310448A (zh) * | 1999-12-28 | 2001-08-29 | 现代电子产业株式会社 | 具有铁电电容器的铁电存储器件 |
| US20040047171A1 (en) * | 2002-09-10 | 2004-03-11 | Thomas Roehr | Sensing test circuit |
Non-Patent Citations (2)
| Title |
|---|
| 黄正瑾.计算机结构与逻辑设计 ISBN7-04-009365-0.高等教育出版社,2001,198. |
| 黄正瑾.计算机结构与逻辑设计 ISBN7-04-009365-0.高等教育出版社,2001,198. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1921005A (zh) | 2007-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
| CN102446552B (zh) | 存储器元件和快闪存储器阵列读取操作方法及其结构 | |
| Wann et al. | A capacitorless DRAM cell on SOI substrate | |
| KR101056543B1 (ko) | 공진 터널 장벽을 갖는 개선된 멀티-비트 비휘발성 메모리장치 | |
| CN108807388A (zh) | 可提高写入效能的非易失性存储单元 | |
| US7935619B2 (en) | Polarity dependent switch for resistive sense memory | |
| KR101855070B1 (ko) | 반도체 장치 및 반도체 장치의 구동방법 | |
| KR101758662B1 (ko) | 반도체 장치 | |
| US7741668B2 (en) | Nonvolatile ferroelectric memory device | |
| TWI605570B (zh) | 包含初級和二級電晶體之儲存單元及其操作方法 | |
| WO2008103198A1 (en) | Independently-double-gated transistor memory | |
| CN103680613A (zh) | 半导体存储器件及其操作方法 | |
| CN1324486A (zh) | 半导体装置 | |
| US20140003144A1 (en) | Techniques for providing a semiconductor memory device | |
| JP2013073954A (ja) | 半導体装置 | |
| US7262457B2 (en) | Non-volatile memory cell | |
| CN101777559A (zh) | 一种自对准的垂直式半导体存储器器件及存储器阵列 | |
| CN1921005B (zh) | 基于应变SiGe沟道的高速、高抗辐照的铁电存储器 | |
| JP2017120683A (ja) | 記憶装置の駆動方法 | |
| CN101826526B (zh) | 半导体存储器单元、驱动其的方法及半导体存储器 | |
| Takashima et al. | A 76-mm/sup 2/8-Mb chain ferroelectric memory | |
| US20050179095A1 (en) | Non-volatile memory cell | |
| CN101826531B (zh) | 半导体存储器单元、驱动其的方法及半导体存储器 | |
| US6128221A (en) | Circuit and programming method for the operation of flash memories to prevent programming disturbances | |
| Atwood et al. | SESO Memory: A CMOS compatible high density embedded memory technology for mobile applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20120424 |