CN116343843A - 反熔丝存储版图及其电路、反熔丝存储器及其设计方法 - Google Patents

反熔丝存储版图及其电路、反熔丝存储器及其设计方法 Download PDF

Info

Publication number
CN116343843A
CN116343843A CN202111590314.8A CN202111590314A CN116343843A CN 116343843 A CN116343843 A CN 116343843A CN 202111590314 A CN202111590314 A CN 202111590314A CN 116343843 A CN116343843 A CN 116343843A
Authority
CN
China
Prior art keywords
antifuse
control
transistor
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111590314.8A
Other languages
English (en)
Inventor
季汝敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111590314.8A priority Critical patent/CN116343843A/zh
Priority to US17/712,067 priority patent/US20230207456A1/en
Publication of CN116343843A publication Critical patent/CN116343843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本公开实施例提供一种反熔丝存储版图及其电路、反熔丝存储器及其设计方法，反熔丝存储版图包括：有源区，沿第一方向延伸且沿第二方向分立排布，每一有源区包括沿第一方向排布的至少两个存储单元区，每一存储单元区包括沿第一方向排布的反熔丝区和控制区，在沿第一方向上，相邻存储单元区的控制区相邻接；字线区，沿第二方向延伸且与控制区相交；电连接区，沿第二方向延伸且与反熔丝区相交；编程控制区，沿第三方向延伸且位于相应的有源区的一侧，且编程控制区与沿第一方向排列的电连接区相交。本公开实施例至少有利于缩小反熔丝存储版图的布局面积。

Description

反熔丝存储版图及其电路、反熔丝存储器及其设计方法
技术领域
本公开实施例涉及半导体电路设计领域，特别涉及一种反熔丝存储版图及其电路、反熔丝存储器及其设计方法。
背景技术
反熔丝存储器(Anti-fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。
然而，在对某一存储单元区施加高电压进行编程时，高电压会对相邻的存储单元区造成干扰或损伤。而且，反熔丝存储器在数据编程阶段，对传输导线进行放电的放电晶体管需要进行快速放电，因此，放电晶体管通常被设计成栅介质层较厚的晶体管，不利于缩小反熔丝存储版图的布局面积以及不利于缩小反熔丝存储器的尺寸。
发明内容
本公开实施例提供一种反熔丝存储版图及其电路、反熔丝存储器及其设计方法，至少有利于缩小反熔丝存储版图的布局面积。
根据本公开一些实施例，本公开实施例一方面提供一种反熔丝存储版图，包括：有源区，所述有源区沿第一方向延伸且沿第二方向分立排布，每一所述有源区包括沿所述第一方向排布的至少两个存储单元区，每一所述存储单元区包括沿所述第一方向排布的反熔丝区以及控制区，在沿所述第一方向上，相邻所述存储单元的所述控制区相邻接，所述反熔丝区用于定义反熔丝晶体管，所述控制区用于定义控制晶体管；字线区，所述字线区沿第二方向延伸且与所述控制区相交，所述字线区用于定义与控制晶体管的栅极电连接的字线；电连接区，所述电连接区沿所述第二方向延伸且与所述反熔丝区相交，所述电连接区用于定义与反熔丝晶体管的栅极电连接的电连接层；编程控制区，所述编程控制区沿第三方向延伸且位于相应的所述有源区的一侧，且所述编程控制区与沿所述第一方向排列的所述电连接区相交，所述编程控制区用于定义编程控制层，所述编程控制层与沿所述第一方向排列的所述电连接层电连接。
在一些实施例中，所述编程控制区与所述电连接区处于同一层，且所述编程控制区与所述电连接区相邻接。
在一些实施例中，所述编程控制区与所述电连接区处于不同层，且所述编程控制区与所述电连接区具有正对区。
在一些实施例中，所述反熔丝存储版图还包括：通孔区，所述通孔区位于所述编程控制区与所述电连接区的正对区，用于定义导电柱，所述导电柱电连接所述电连接层与所述编程控制层。
在一些实施例中，所述第一方向与所述第三方向相同。
在一些实施例中，所述第一方向与所述第二方向相垂直。
在一些实施例中，所述有源区用于定义N型有源层。
在一些实施例中，所述反熔丝存储版图还包括：位线区，所述位线区沿所述第一方向延伸，以定义与沿所述第一方向排列的控制晶体管电连接的位线。
根据本公开一些实施例，本公开实施例另一方面还提供一种反熔丝存储器，包括：沿第一方向以及第二方向排布的至少两个存储单元，每一所述存储单元包括沿所述第一方向排布的反熔丝晶体管以及控制晶体管，所述反熔丝晶体管的栅极结构包括层叠设置的第一栅介质层以及第一栅极层，所述控制晶体管的栅极结构包括层叠设置的第二栅介质层以及第二栅极层；字线层，所述字线层沿所述第二方向延伸，且与沿所述第二方向排布的所述控制晶体管的所述第二栅极层电连接；电连接层，所述电连接层沿所述第二方向延伸，且与所述反熔丝晶体管的所述第一栅极层电连接；编程控制层，所述编程控制层沿第三方向延伸，且通过所述电连接层与沿所述第一方向排列的所述第一栅极层电连接。
在一些实施例中，所述电连接层与所述编程控制层处于同层。
在一些实施例中，所述电连接层与所述编程控制层处于不同层；所述反熔丝存储器还包括：导电柱，所述导电柱位于所述电连接层与所述编程控制层之间，且电连接所述电连接层以及所述编程控制层。
在一些实施例中，所述第一栅介质层的厚度小于或等于30埃；所述第二栅介质层的厚度小于或等于30埃。
在一些实施例中，所述反熔丝存储器还包括：位线层，所述位线层沿所述第一方向延伸，且所述位线层与沿所述第一方向排列的所述控制晶体管电连接。
根据本公开一些实施例，本公开实施例又一方面还提供一种反熔丝存储器的设计方法，用于设计上述任一项所述的反熔丝存储器，包括：定义在沿所述第一方向上相邻的两个所述存储单元中进行编程的所述存储单元为第一存储单元，未进行编程的所述存储单元为第二存储单元，所述第二存储单元中的所述控制晶体管与所述反熔丝晶体管相连接的节点定义为连接节点，且所述第一栅极层与所述连接节点之间具有第一寄生电容，所述第二栅极层与所述连接节点之间具有第二寄生电容，定义在进行编程期间，所述第二存储单元中的所述第一栅极层与所述连接节点之间具有压差阈值，所述压差阈值为所述反熔丝晶体管被击穿对应的所述第一栅极层与所述连接节点之间的压差，所述第一存储单元对应的所述编程控制层的电压为编程电压；基于所述编程电压以及所述压差阈值，获取所述第一寄生电容与所述第二寄生电容之间的关系；基于所述第一寄生电容与所述第二寄生电容之间的关系，设计所述第二存储单元中的所述反熔丝晶体管的沟道尺寸和/或所述第一栅介质层的厚度，设计所述第二存储单元中的所述控制晶体管的沟道尺寸和/或所述第二栅介质层的厚度。
在一些实施例中，所述第一寄生电容、所述第二寄生电容、所述编程电压以及所述压差阈值满足如下关系：U＝R1*U0/(R1+R2)，其中，U为小于等于所述压差阈值的任意值，U0为所述编程电压，R1为所述第一寄生电容对应的第一容抗，R2为所述第二寄生电容对应的第二容抗。
根据本公开一些实施例，本公开实施例再一方面还提供一种反熔丝存储电路，包括：多个存储单元，每一所述存储单元包括相连接的反熔丝晶体管以及控制晶体管，所述反熔丝晶体管与所述控制晶体管的连接节点定义为参考节点；位线，所述位线连接沿第一方向上排列的所述反熔丝晶体管，且每一所述反熔丝晶体管通过所述控制晶体管电连接所述位线；字线，所述字线连接沿第二方向上排列的所述控制晶体管的栅极，用于根据行选通信号导通被选中的所述控制晶体管，以使所述位线与所述反熔丝晶体管电连接；编程控制线，所述编程控制线连接沿所述第一方向排列的所述反熔丝晶体管的栅极，所述反熔丝晶体管用于根据所述编程控制线提供的编程信号进行编程；其中，所述反熔丝晶体管的栅极与所述参考节点之间具有第一寄生电容，所述控制晶体管的栅极与所述参考节点之间具有第二寄生电容，在选中一所述存储单元的所述反熔丝晶体管进行编程期间，相邻的所述反熔丝晶体管的所述参考节点被耦合至预设电压，且所述预设电压与所述编程信号的电压的差值小于或等于压差阈值，所述压差阈值为所述反熔丝晶体管被击穿对应的栅极与漏极之间的压差。
本公开实施例提供的技术方案具有以下优点：
上述反熔丝存储版图中，字线区沿第二方向延伸，编程控制区沿第三方向延伸，则字线区的排布方向与编程控制区的排布方向交错，使得共用有源区的相邻存储单元区中的反熔丝晶体管与同一编程控制区电连接的同时，共用有源区的相邻存储单元区中的控制晶体管与不同的字线区电连接。如此，在利用编程控制区对相邻存储单元区中某一存储单元区中的反熔丝晶体管进行编程时，可以利用与该存储单元区电连接的字线区将该存储单元区中的控制晶体管导通，而与该存储单元区共用有源区的另一存储单元区中的控制晶体管与另一字线区电连接，则与该存储单元区共用有源区的另一存储单元区中的控制晶体管不会导通，进而不会对与该存储单元区共用有源区的另一存储单元区中的反熔丝晶体管进行编程，避免对某一存储单元区进行编程时，对与之相邻的存储单元区造成干扰或损伤。此外，为保护与需要进行编程的存储单元区相邻的存储单元区，本公开实施例提供的反熔丝存储版图无需设置预充电区，一方面，有利于缩小反熔丝存储版图的布局面积，从而有利于降低依据反熔丝存储版图制备的反熔丝存储器的成本以及缩小反熔丝存储器的尺寸；另一方面，对某一存储单元区进行编程时，无需进行预充电操作，有利于简化操作时序。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术之的技术方案，下面将对实施例中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对应本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种反熔丝存储电路的电路结构示意图；
图2为与图1对应的反熔丝存储电路的版图结构示意图；
图3至图6为本公开一实施例提供的四种反熔丝存储版图的结构示意图；
图7为图6提供的反熔丝存储版图对应的反熔丝存储器沿X方向的剖面结构示意图；
图8和图9为图6提供的反熔丝存储版图对应的反熔丝存储器沿Y方向的两种剖面结构示意图；
图10为本公开又一实施例提供的反熔丝存储器对应的局部电路结构示意图。
具体实施方式
图1为一种反熔丝存储电路的电路结构示意图；图2为与图1对应的反熔丝存储电路的版图结构示意图。
参考图1，反熔丝存储电路包括：多个存储单元10，每一存储单元10包括相连接的反熔丝晶体管11以及控制晶体管12；位线BL，位线BL连接沿第一方向X上排列的反熔丝晶体管11，且每一反熔丝晶体管11通过控制晶体管12电连接位线BL；字线WL，字线WL连接沿第二方向Y上排列的控制晶体管12的栅极，用于根据行选通信号导通被选中的控制晶体管12，以使位线BL与反熔丝晶体管11电连接；编程控制线FsBln，编程控制线FsBln连接沿第二方向Y上排列的反熔丝晶体管11的栅极，反熔丝晶体管11用于根据编程控制线FsBln提供的编程信号进行编程；预充电电路13，用于将位线BL置为一个预设电压，使得与处于预设电压的位线BL连接的控制晶体管12导通时，与该导通的控制晶体管12处于同一存储单元10中的反熔丝晶体管11的栅极和漏极之间就不会产生高电压，从而获得保护。
参考图2，反熔丝存储版图可以包括：有源区14，有源区14沿第一方向X延伸且沿第二方向Y分立排布，每一有源区14包括沿第一方向X排布的至少两个存储单元区15，每一存储单元区15中包括反熔丝晶体管<11>和控制晶体管<12>；字线区16，字线区16沿第二方向Y延伸且与控制晶体管<12>电连接；编程控制区17，编程控制区17也沿第二方向Y延伸且编程控制区17与沿第二方向Y排列的反熔丝晶体管<11>电连接。
不难发现，现有技术的反熔丝阵列中，编程控制线FsBln与字线WL的延伸方向一致，即均为第二方向Y，即存在沿第二方向Y排列的相邻的存储单元10中的至少两个控制晶体管12的栅极与同一字线WL电连接，且至少两个反熔丝晶体管11的栅极与同一编程控制线FsBln电连接。
如此，当对沿第二方向Y排列的相邻的存储单元10中的一个反熔丝晶体管11进行编程的时候，与该反熔丝晶体管11电连接的编程控制线FsBln置高压，例如5V～6V，与该反熔丝晶体管11电连接的位线BL被下拉至低电位，与该反熔丝晶体管11电连接的字线WL置为高电平，此时该反熔丝晶体管11的栅极和漏极之间的压差将达到5V～6V，将该反熔丝晶体管11的栅介质层击穿，产生低阻通路。然而，为保护与该反熔丝晶体管11共用编程控制线FsBln的另一反熔丝晶体管11，需要通过预充电电路13将与另一反熔丝晶体管11电连接的位线BL置为一个预设电压，以使得另一反熔丝晶体管11的漏极处于预设电压，以降低另一反熔丝晶体管11的栅极与漏极之间的压差，避免另一反熔丝晶体管11被击穿，以实现保护与需要进行编程的存储单元10相邻的存储单元10的目的。
此外，控制晶体管12通常采用栅介质层厚度较厚的晶体管，例如栅介质层厚度为60埃的晶体管，如此，有利于使得控制晶体管12导通时的栅极电压较大，进而将预充电电路的电压充分传输到反熔丝晶体管11的漏极，以实现对反熔丝晶体管11的保护；反熔丝晶体管11通常采用栅介质层厚度较薄的晶体管，例如栅介质层厚度为30埃的晶体管，以保证控制晶体管12导通时，反熔丝晶体管11的栅漏压差能够将目标栅介质层击穿，以实现编程。随着半导体制造工艺的演进，迫切希望能采用栅介质层厚度较薄的晶体管作为控制晶体管12，以缩小反熔丝单元的面积，降低反熔丝存储器的制造成本，但是基于现有反熔丝阵列，如果控制晶体管12使用采用栅介质层厚度较薄的晶体管，控制晶体管12导通时，预充电电路13提供的预设电压无法充分传输至反熔丝晶体管11的漏极处，即无法有效降低反熔丝晶体管11的栅极与漏极之间的压差，使得在某一存储单元10进行编程时，与该存储单元10相邻的存储单元10容易被损伤。
本公开实施提供一种反熔丝存储版图及其电路、反熔丝存储器及其设计方法，反熔丝存储版图中，在利用编程控制区对某一存储单元区中的反熔丝晶体管进行编程时，不会对与该存储单元区共用有源区的另一存储单元区进行编程，从而有利于避免对某一存储单元区进行编程时，对与之相邻的存储单元区造成干扰或损伤。此外，为保护与需要进行编程的存储单元区相邻的存储单元区，本公开实施例提供的反熔丝存储版图无需设置预充电区，一方面，有利于缩小反熔丝存储版图的布局面积，从而有利于降低依据反熔丝存储版图制备的反熔丝存储器的成本以及缩小反熔丝存储器的尺寸；另一方面，对某一存储单元区进行编程时，无需进行预充电操作，有利于简化操作时序。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
本公开一实施例提供一种反熔丝存储版图，以下将结合附图对本公开一实施例提供的反熔丝存储版图进行详细说明。图3至图6为本公开一实施例提供的四种反熔丝存储版图的结构示意图。
参考图3和图4，反熔丝存储版图包括：有源区100，有源区100沿第一方向X延伸且沿第二方向Y分立排布，每一有源区100包括沿第一方向X排布的至少两个存储单元区101，每一存储单元区101包括沿第一方向X排布的反熔丝区111以及控制区121，在沿第一方向X上，相邻存储单元区101的控制区121相邻接，反熔丝区111用于定义反熔丝晶体管<131>，控制区121用于定义控制晶体管<141>；字线区102，字线区102沿第二方向Y延伸且与控制区121相交，字线区102用于定义与控制晶体管<141>的栅极电连接的字线；电连接区103，电连接区103沿第二方向Y延伸且与反熔丝区111相交，电连接区103用于定义与反熔丝晶体管<131>的栅极电连接的电连接层；编程控制区104，编程控制区104沿第三方向Z延伸且位于相应的有源区100的一侧，且编程控制区104与沿第一方向X排列的电连接区103相交，编程控制区104用于定义编程控制层，编程控制层与沿第一方向X排列的电连接层电连接。
如此，字线区102的延伸方向与编程控制区104的延伸方向不同，有利于使得共用有源区100的相邻存储单元区101中的反熔丝晶体管<131>与同一编程控制区104电连接的同时，共用有源区100的相邻存储单元区101中的控制晶体管<141>与不同的字线区102电连接，在利用编程控制区104对某一存储单元区101中的反熔丝晶体管<131>进行编程，且利用与该存储单元区101中的控制晶体管<141>电连接的字线区102将该控制晶体管<141>导通时，共用编程控制区104的另一存储单元区101中的控制晶体管<141>与另一字线区102电连接，则共用编程控制区104的另一存储单元区101中的控制晶体管<141>不会导通，进而不会对与该未导通控制晶体管<141>处于同一存储单元区101中的反熔丝晶体管<131>进行编程，避免对某一存储单元区101进行编程时，对与之相邻的存储单元区101造成干扰或损伤。
此外，为保护与需要进行编程的存储单元区101相邻的存储单元区101，本公开实施例提供的反熔丝存储版图无需设置预充电区，一方面，有利于缩小反熔丝存储版图的面积，从而有利于降低制备反熔丝存储器的成本；另一方面，对某一存储单元区101进行编程时，无需进行预充电操作，有利于简化操作时序。
在一些实施例中，编程控制区104与电连接区103处于同一层，且编程控制区104与电连接区103相邻接。如此，有利于降低依据反熔丝存储版图制备的反熔丝存储器的整体厚度。
在一些实施例中，编程控制区104与电连接区103处于不同层，且编程控制区104与电连接区103具有正对区，即编程控制区104在有源区100上的正投影与电连接区103在有源区100上的正投影至少部分重叠。
在一些实施例中，若编程控制区104与电连接区103处于不同层，反熔丝存储版图还可以包括：通孔区(图中未示出)，通孔区位于编程控制区104与电连接区103的正对区，用于定义导电柱，导电柱电连接电连接层与编程控制层。
需要说明的是，在实际应用中，编程控制区104与电连接区103可以不具备正对区，受限于编程控制区104与电连接区103自身导电材料的限制，编程控制区104与电连接区103两者之间直接接触的接触电阻会比较大，因而会采用过渡材料过渡，即编程控制区104与电连接区103之间的电连接方式为：编程控制区104-过渡材料-导电柱-过渡材料-电连接区103，以提高编程控制区104与电连接区103之间电信号的传输效率。
上述任一实施例中，参考图4，第一方向X可以与第三方向Z(参考图3)相同，如此，有利于使得反熔丝存储版图中各个区之间的排布更紧密规整，有利于进一步缩小反熔丝存储版图的总布局面积。在其他实施例中，第一方向与第三方向之间也可以具有夹角。
上述任一实施例中，参考图3或图4，第一方向X与第二方向Y相垂直，如此，也有利于使得反熔丝存储版图中各个区之间的排布更紧密规整，从而进一步缩小反熔丝存储版图的总布局面积。在其他实施例中，第一方向与第二方向之间的夹角也可以不为90°。
上述任一实施例中，有源区100可以用于定义N型有源层。在其他实施例中，有源区100也由于定义P型有源层。
在一些实施例中，参考图5或图6，反熔丝存储版图还可以包括：位线区105，位线区105沿第一方向X延伸，以定义与沿第一方向X排列的控制晶体管<141>电连接的位线。
其中，在一些例子中，参考图5，位线区105可以位于与之对应的有源区100的一侧，即位线区105与有源区100之间不具备正对区，反熔丝存储版图还包括：导电区115，用于定义导电层，用于电连接控制晶体管<141>的漏极或源极和位线；电连接柱，位于导电区115与位线区105之间，用于电连接导电层与位线；在另一个例子中，参考图6，位线区105可以位于与之对应的有源区100的正上方，即位线区105与有源区100之间具有正对区，反熔丝存储版图还包括：电连接柱125，位于有源区100与位线区105之间，用于电连接有源区100定义的有源层与位线。
需要说明的是，在实际应用中，有源层与位线两者之间电连接时，除了采用电连接柱125之外，还可以采用过渡材料过渡，即有源层与位线之间的电连接方式为：有源层-过渡材料-电连接柱125-过渡材料-位线，以提高有源层与位线之间电信号的传输效率。
综上所述，反熔丝存储版图中，在利用编程控制区104对某一存储单元区101中的反熔丝晶体管<131>进行编程时，不会对与该存储单元区101共用编程控制区104的另一存储单元区101进行编程，从而有利于避免对某一存储单元区101进行编程时，对与之相邻的存储单元区101造成干扰或损伤。此外，为保护与需要进行编程的存储单元区101相邻的存储单元区101，本公开实施例提供的反熔丝存储版图无需设置预充电区，一方面，有利于缩小反熔丝存储版图的布局面积，从而有利于降低依据反熔丝存储版图制备反熔丝存储器的成本以及缩小反熔丝存储器的尺寸；另一方面，对某一存储单元区101进行编程时，无需进行预充电操作，有利于简化操作时序。
本公开另一实施例提供一种反熔丝存储器，以下将结合附图对本公开另一实施例提供的反熔丝存储器进行详细说明。图7为图6提供的反熔丝存储版图对应的反熔丝存储器沿X方向的剖面结构示意图，图8和图9为图6提供的反熔丝存储版图对应的反熔丝存储器沿Y方向的两种剖面结构示意图。
结合参考图7至图9，反熔丝存储器包括：沿第一方向X以及第二方向Y排布的至少两个存储单元106，每一存储单元106包括沿第一方向X排布的反熔丝晶体管131以及控制晶体管141，反熔丝晶体管131的栅极结构包括层叠设置的第一栅介质层151以及第一栅极层161，控制晶体管141的栅极结构包括层叠设置的第二栅介质层171以及第二栅极层181；字线层107，字线层107沿第二方向Y延伸，且与沿第二方向Y排布的控制晶体管141的第二栅极层181电连接；电连接层108，电连接层108沿第二方向Y延伸，且与反熔丝晶体管131的第一栅极层161电连接；编程控制层109，编程控制层109沿第三方向Z(参考图1)延伸，且通过电连接层108与沿第一方向X排列的第一栅极层161电连接。
如此，字线层107的延伸方向与编程控制层109的延伸方向不同，有利于使得沿第一方向X排列的第一栅极层161与同一编程控制层109电连接的同时，共用编程控制层109的相邻存储单元106中的控制晶体管141与不同的字线层107电连接，在利用编程控制层109对某一存储单元106中的反熔丝晶体管<31进行编程，且利用与该存储单元106中的控制晶体管141电连接的字线层107将该控制晶体管141导通时，共用编程控制层109的另一存储单元106中的控制晶体管141与另一字线层107电连接，则共用编程控制层109的另一存储单元106中的控制晶体管141不会导通，进而不会对与该未导通控制晶体管141处于同一存储单元106中的反熔丝晶体管131进行编程，避免对某一存储单元106进行编程时，对与之相邻的存储单元106造成干扰或损伤。
此外，为保护与需要进行编程的存储单元106相邻的存储单元106，本公开实施例提供的反熔丝存储器无需设置预充电模块，一方面，有利于缩小反熔丝存储器的整体尺寸，从而有利于降低制备反熔丝存储器的成本；另一方面，对某一存储单元106进行编程时，无需进行预充电操作，有利于简化操作时序。
在一些实施例中，参考图8，电连接层108与编程控制层109可以处于同层。如此，有利于降低反熔丝存储器的整体厚度，以及提高反熔丝存储器中各功能膜层的集成密度。
在一些实施例中，参考图9，电连接层108与编程控制层109处于不同层；反熔丝存储器还可以包括：导电柱119，导电柱119位于电连接层108与编程控制层109之间，且电连接电连接层108以及编程控制层109。
需要说明的是，在实际应用中，受限电连接层108与编程控制层109自身导电材料的限制，电连接层108与编程控制层109两者之间电连接时，除了采用导电柱119之外，还可以采用过渡材料过渡，即电连接层108与编程控制层109之间的电连接方式为：电连接层108-过渡材料-导电柱119-过渡材料-编程控制层109，以提高电连接层108与编程控制层109之间电信号的传输效率。
在一些实施例中，第一栅介质层151的厚度小于或等于30埃；第二栅介质层171的厚度小于或等于30埃。本公开实施例提供的反熔丝存储器中，无需预充电模块对与需要进行编程的存储单元106相邻的存储单元106进行保护，则控制晶体管141使用采用栅介质层厚度较薄的晶体管时，不会对与该控制晶体管141处于同一存储单元106中的反熔丝晶体管131造成影响。因而，对于任一存储单元106而言，其中的控制晶体管141和反熔丝晶体管131均可以采用栅介质层厚度较薄的晶体管，从而有利于进一步降低反熔丝存储器的整体尺寸，以满足反熔丝存储器高集成密度的要求。
在一些实施例中，继续参考图7，反熔丝存储器还可以包括：位线层129，位线层129沿第一方向X延伸，且位线层129与沿第一方向X排列的控制晶体管141电连接。
其中，反熔丝存储器还可以包括：电连接柱139，电连接柱139位于位线层129与控制晶体管141之间，且电连接位线层129以及控制晶体管141。需要说明的是，在实际应用中，位线层129与控制晶体管141两者之间电连接时，除了采用电连接柱139之外，还可以采用过渡材料过渡，即位线层129与控制晶体管141之间的电连接方式为：位线层129-过渡材料-电连接柱139-过渡材料-控制晶体管141，以提高位线层129与控制晶体管141之间电信号的传输效率。
综上所述，在利用编程控制层109对某一存储单元106中的反熔丝晶体管131进行编程时，不会对与该存储单元106共用编程控制层109的另一存储单元106进行编程，从而有利于避免对某一存储单元106进行编程时，对与之相邻的存储单元106造成干扰或损伤。此外，为保护与需要进行编程的存储单元106相邻的存储单元106，本公开实施例提供的反熔丝存储器无需设置预充模块，一方面，有利于缩小反熔丝存储器的整体尺寸，从而有利于降低反熔丝存储器的制备成本；另一方面，对某一存储单元106进行编程时，无需进行预充电操作，有利于简化操作时序。
本公开又一实施例提供一种反熔丝存储器的设计方法，用于设计前述实施例提供的反熔丝存储器，以下将结合图6至图10对本公开又一实施例提供的反熔丝存储器的设计方法进行详细说明。图10为本公开又一实施例提供的反熔丝存储器对应的局部电路结构示意图。
参考图6至图10，反熔丝存储器的设计方法包括以下步骤：定义在沿第一方向X上相邻的两个存储单元106中进行编程的存储单元106为第一存储单元，未进行编程的存储单元106为第二存储单元，第二存储单元中的控制晶体管141与反熔丝晶体管131相连接的节点定义为连接节点149，且第一栅极层161与连接节点149之间具有第一寄生电容159，第二栅极层181与连接节点149之间具有第二寄生电容169，定义在进行编程期间，第二存储单元中的第一栅极层161与连接节点149之间具有第一压差阈值，第一压差阈值为反熔丝晶体管131被击穿对应的第一栅极层161与连接节点149之间的压差，第一存储单元对应的编程控制层109的电压为编程电压。
基于编程电压以及第一压差阈值，获取第一寄生电容159与第二寄生电容169之间的关系；基于第一寄生电容159与第二寄生电容169之间的关系，设计第二存储单元中的反熔丝晶体管131的沟道尺寸和/或第一栅介质层151的厚度，设计第二存储单元中的控制晶体管141的沟道尺寸和/或第二栅介质层171的厚度。
需要说明的是，若反熔丝晶体管131的第一栅极层161与连接节点149之间的压差小于或等于第一压差阈值，则反熔丝晶体管131的第一栅介质层151不会被击穿。如此，在基于预设的编程电压以及预设的第一压差阈值，通过无需进行编程的存储单元106中的第一寄生电容159与第二寄生电容169的耦合作用，使得连接节点149处的电压较高，即无需进行编程的存储单元106中的反熔丝晶体管131的漏极处电压较高，以实现无需进行编程的存储单元106中的第一栅极层161与连接节点149之间的压差小于或等于第一压差阈值，实现对某一反熔丝晶体管131进行编程时，与之相邻的其他反熔丝晶体管131不会被击穿。
此外，定义在进行编程期间，第二存储单元中的第二栅极层181与连接节点149之间具有第二压差阈值，第二压差阈值为控制晶体管141被击穿对应的第二栅极层181与连接节点149之间的压差，可以根据预设的编程电压以及预设的第一压差阈值和第二压差阈值，设计第一寄生电容159与第二寄生电容169的大小，进一步依据第一寄生电容159和第二寄生电容169的大小，设计反熔丝晶体管131的沟道尺寸和/或第一栅介质层151的厚度，以及设计控制晶体管141的沟道尺寸和/或第二栅介质层171的厚度。
在一些实施例中，第一寄生电容159、所第二寄生电容169、编程电压以及压差阈值满足如下关系：U＝R1*U0/(R1+R2)；其中，U为小于等于压差阈值的任意值，U0为编程电压，R1为第一寄生电容159对应的第一容抗，R2为第二寄生电容169对应的第二容抗。
需要说明的是，在第一存储单元中的控制晶体管141因与之电连接的位线WL置于开启电压而导通，以使得第一存储单元中的控制晶体管141与反熔丝晶体管131相连接处的节点处的电压处于低电位，从而使得第一存储单元中的反熔丝晶体管131中的第一栅极层161接收编程电压而导通时，第二存储单元中的反熔丝晶体管131中的第一栅极层161也置于编程电压，但是第二存储单元中的控制晶体管141因与之电连接的位线WL置于截止电位而不会导通，因而，第二存储单元中反熔丝晶体管131的第一栅极层161与控制晶体管141的第二栅极层181之间的压差相当于编程电压与截止电压的差值绝对值，第二存储单元中第一寄生电容159对应的第一容抗与第二寄生电容169对应的第二容抗处于串联状态，共同承担上述差值绝对值，即第一容抗两端的压差为第二存储单元中反熔丝晶体管131的第一栅极层161与连接节点149之间的压差，第二容抗两端的压差为第二存储单元中控制晶体管141的第二栅极层181与连接节点149之间的压差，第一容抗两端的压差和第二容抗两端的压差之和为上述差值绝对值，因此，第一寄生电容159、所第二寄生电容169、编程电压以及压差阈值满足上述关系式。
如此，在预设的编程电压以及预设的压差阈值的条件下，有利于保证无需进行编程的存储单元106中的反熔丝晶体管131和控制晶体管141之间的寄生电容耦合后，施加于反熔丝晶体管131栅极的编程电压不会导致反熔丝晶体管131的第一栅介质层151被击穿。
需要说明的是，当上述有源区被定义为N型有源区，控制晶体管141的开启电压为高电平，截止电压为低电平，在进行编程期间，编程电压为可以高电平，对应的位线电压可以为低电平，开启电压远小于编程电压，上述压差绝对值接近于或等于编程电压；当上述有源区被定义为P型有源区时，控制晶体管141的开启电压为低电平，截止电压为高电平，在进行编程期间，编程电压可以为高电平，对应的位线电压可以为低电平，相较于N型有源区，上述压差绝对值变小。
此外，在实际应用中，也可以根据反熔丝晶体管131的沟道尺寸和第一栅介质层151的厚度获取第一容抗，根据控制晶体管141的沟道尺寸和第二栅介质层171的厚度获取第二容抗，然后基于第一容抗和第二容抗设计编程电压以及压差阈值，以实现无需进行编程的存储单元106中的第一栅极层161与连接节点149之间的压差小于或等于压差阈值，实现对某一反熔丝晶体管131进行编程时，与之相邻的其他反熔丝晶体管131不会被击穿
综上所述，利用上述的反熔丝存储器的设计方法有利于使得设计人员根据需要设计控制晶体管141和反熔丝晶体管131的尺寸，提高设计的反熔丝存储器的多样性，在一些实施例中，控制晶体管141和反熔丝晶体管131均可以采用栅介质层厚度较薄的晶体管，从而有利于进一步降低反熔丝存储器的整体尺寸，以满足反熔丝存储器高集成密度的要求。
本公开再一实施例提供一种反熔丝存储电路，以下将结合图6至图10对本公开再一实施例提供的反熔丝存储电路进行详细说明。
参考图9，反熔丝存储电路包括：多个存储单元106，每一存储单元106包括相连接的反熔丝晶体管131以及控制晶体管141，反熔丝晶体管131与控制晶体管141的连接节点149定义为参考节点；位线BL，位线BL连接沿第一方向X上排列的反熔丝晶体管131，且每一反熔丝晶体管131通过控制晶体管141电连接位线BL；字线WL，字线WL连接沿第二方向Y上排列的控制晶体管141的栅极，用于根据行选通信号导通被选中的控制晶体管141，以使位线BL与反熔丝晶体管131电连接；编程控制线FsBln，编程控制线FsBln连接沿第一方向X排列的反熔丝晶体管131的栅极，反熔丝晶体管131用于根据编程控制线FsBln提供的编程信号进行编程。
其中，反熔丝晶体管131的栅极与参考节点之间具有第一寄生电容159，控制晶体管141的栅极与参考节点之间具有第二寄生电容169，在选中一存储单元106的反熔丝晶体管131进行编程期间，相邻的反熔丝晶体管131的参考节点被耦合至预设电压，且预设电压与编程信号的电压的差值小于或等于压差阈值，压差阈值为反熔丝晶体管131被击穿对应的栅极与漏极之间的压差。
在一些实施例中，在对某一存储单元106中的反熔丝晶体管131进行编程的时候，编程控制线FsBln上施加高压，例如5V～6V，此时与需要进行编程的反熔丝晶体管131电连接的位线BL被下拉至低电位，在与需要进行编程的存储单元106中的控制晶体管141电连接的字线WL上施加1.2V的电压，以使得该控制晶体管141导通，使得需要进行编程的反熔丝晶体管131的漏极处于低电位，则需要进行编程的反熔丝晶体管131的第一栅极层161与漏极之间的压差大于压差阈值，需要进行编程的反熔丝晶体管131导通，而与需要进行编程的反熔丝晶体管131共用编程控制线FsBln的另一存储单元106中，由于存储单元106中的控制晶体管141电连接的字线WL处于低电位，以及该存储单元106中的反熔丝晶体管131和控制晶体管141之间的寄生电容耦合，连接节点149处的电位可以达到3V，使得不进行编程的反熔丝晶体管131的第一栅极层161与连接节点149处的压差小于压差阈值，以保护该反熔丝晶体管131。
此外，为保护与需要进行编程的反熔丝晶体管131相邻的反熔丝晶体管131，本公开实施例提供的反熔丝存储电路无需设置预充电电路，一方面，有利于缩小反熔丝存储电路的布局面积，从而有利于降低反熔丝存储电路的制备成本；另一方面，对某一反熔丝晶体管131进行编程时，无需进行预充电操作，有利于简化操作时序。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种反熔丝存储版图，其特征在于，包括：
有源区，所述有源区沿第一方向延伸且沿第二方向分立排布，每一所述有源区包括沿所述第一方向排布的至少两个存储单元区，每一所述存储单元区包括沿所述第一方向排布的反熔丝区以及控制区，在沿所述第一方向上，相邻所述存储单元的所述控制区相邻接，所述反熔丝区用于定义反熔丝晶体管，所述控制区用于定义控制晶体管；
字线区，所述字线区沿第二方向延伸且与所述控制区相交，所述字线区用于定义与控制晶体管的栅极电连接的字线；
电连接区，所述电连接区沿所述第二方向延伸且与所述反熔丝区相交，所述电连接区用于定义与反熔丝晶体管的栅极电连接的电连接层；
编程控制区，所述编程控制区沿第三方向延伸且位于相应的所述有源区的一侧，且所述编程控制区与沿所述第一方向排列的所述电连接区相交，所述编程控制区用于定义编程控制层，所述编程控制层与沿所述第一方向排列的所述电连接层电连接。
2.如权利要求1所述的反熔丝存储版图，其特征在于，所述编程控制区与所述电连接区处于同一层，且所述编程控制区与所述电连接区相邻接。
3.如权利要求1所述的反熔丝存储版图，其特征在于，所述编程控制区与所述电连接区处于不同层，且所述编程控制区与所述电连接区具有正对区。
4.如权利要求3所述的反熔丝存储版图，其特征在于，所述反熔丝存储版图还包括：
通孔区，所述通孔区位于所述编程控制区与所述电连接区的正对区，用于定义导电柱，所述导电柱电连接所述电连接层与所述编程控制层。
5.如权利要求1-4任一项所述的反熔丝存储版图，其特征在于，所述第一方向与所述第三方向相同。
6.如权利要求1-4任一项所述的反熔丝存储版图，其特征在于，所述第一方向与所述第二方向相垂直。
7.如权利要求1-4任一项所述的反熔丝存储版图，其特征在于，所述有源区用于定义N型有源层。
8.如权利要求1-4任一项所述的反熔丝存储版图，其特征在于，还包括：
位线区，所述位线区沿所述第一方向延伸，以定义与沿所述第一方向排列的控制晶体管电连接的位线。
9.一种反熔丝存储器，其特征在于，包括：
沿第一方向以及第二方向排布的至少两个存储单元，每一所述存储单元包括沿所述第一方向排布的反熔丝晶体管以及控制晶体管，所述反熔丝晶体管的栅极结构包括层叠设置的第一栅介质层以及第一栅极层，所述控制晶体管的栅极结构包括层叠设置的第二栅介质层以及第二栅极层；
字线层，所述字线层沿所述第二方向延伸，且与沿所述第二方向排布的所述控制晶体管的所述第一栅极层电连接；
电连接层，所述电连接层沿所述第二方向延伸，且与所述反熔丝晶体管的所述第二栅极层电连接；
编程控制层，所述编程控制层沿第三方向延伸，且通过所述电连接层与沿所述第一方向排列的所述第一栅极层电连接。
10.如权利要求9所述的反熔丝存储器，其特征在于，所述电连接层与所述编程控制层处于同层。
11.如权利要求9所述的反熔丝存储器，其特征在于，所述电连接层与所述编程控制层处于不同层；所述反熔丝存储器还包括：
导电柱，所述导电柱位于所述电连接层与所述编程控制层之间，且电连接所述电连接层以及所述编程控制层。
12.如权利要求9所述的反熔丝存储器，其特征在于，所述第一栅介质层的厚度小于或等于30埃；所述第二栅介质层的厚度小于或等于30埃。
13.如权利要求9所述的反熔丝存储器，其特征在于，还包括：位线层，所述位线层沿所述第一方向延伸，且所述位线层与沿所述第一方向排列的所述控制晶体管电连接。
14.一种反熔丝存储器的设计方法，用于设计如权利要求9-13任一项所述的反熔丝存储器，其特征在于，包括：
定义在沿所述第一方向上相邻的两个所述存储单元中进行编程的所述存储单元为第一存储单元，未进行编程的所述存储单元为第二存储单元，所述第二存储单元中的所述控制晶体管与所述反熔丝晶体管相连接的节点定义为连接节点，且所述第一栅极层与所述连接节点之间具有第一寄生电容，所述第二栅极层与所述连接节点之间具有第二寄生电容，定义在进行编程期间，所述第二存储单元中的所述第一栅极层与所述连接节点之间具有压差阈值，所述压差阈值为所述反熔丝晶体管被击穿对应的所述第一栅极层与所述连接节点之间的压差，所述第一存储单元对应的所述编程控制层的电压为编程电压；
基于所述编程电压以及所述压差阈值，获取所述第一寄生电容与所述第二寄生电容之间的关系；
基于所述第一寄生电容与所述第二寄生电容之间的关系，设计所述第二存储单元中的所述反熔丝晶体管的沟道尺寸和/或所述第一栅介质层的厚度，设计所述第二存储单元中的所述控制晶体管的沟道尺寸和/或所述第二栅介质层的厚度。
15.如权利要求14所述的设计方法，其特征在于，所述第一寄生电容、所述第二寄生电容、所述编程电压以及所述压差阈值满足如下关系：
U＝R1*U0/(R1+R2)，其中，U为小于等于所述压差阈值的任意值，U0为所述编程电压，R1为所述第一寄生电容对应的第一容抗，R2为所述第二寄生电容对应的第二容抗。
16.一种反熔丝存储电路，其特征在于，包括：
多个存储单元，每一所述存储单元包括相连接的反熔丝晶体管以及控制晶体管，所述反熔丝晶体管与所述控制晶体管的连接节点定义为参考节点；
位线，所述位线连接沿第一方向上排列的所述反熔丝晶体管，且每一所述反熔丝晶体管通过所述控制晶体管电连接所述位线；
字线，所述字线连接沿第二方向上排列的所述控制晶体管的栅极，用于根据行选通信号导通被选中的所述控制晶体管，以使所述位线与所述反熔丝晶体管电连接；
编程控制线，所述编程控制线连接沿所述第一方向排列的所述反熔丝晶体管的栅极，所述反熔丝晶体管用于根据所述编程控制线提供的编程信号进行编程；
其中，所述反熔丝晶体管的栅极与所述参考节点之间具有第一寄生电容，所述控制晶体管的栅极与所述参考节点之间具有第二寄生电容，在选中一所述存储单元的所述反熔丝晶体管进行编程期间，相邻的所述反熔丝晶体管的所述参考节点被耦合至预设电压，且所述预设电压与所述编程信号的电压的差值小于或等于压差阈值，所述压差阈值为所述反熔丝晶体管被击穿对应的栅极与漏极之间的压差。
CN202111590314.8A 2021-12-23 2021-12-23 反熔丝存储版图及其电路、反熔丝存储器及其设计方法 Pending CN116343843A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111590314.8A CN116343843A (zh) 2021-12-23 2021-12-23 反熔丝存储版图及其电路、反熔丝存储器及其设计方法
US17/712,067 US20230207456A1 (en) 2021-12-23 2022-04-02 Anti-fuse storage layout and circuit thereof, and anti-fuse memory and design method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111590314.8A CN116343843A (zh) 2021-12-23 2021-12-23 反熔丝存储版图及其电路、反熔丝存储器及其设计方法

Publications (1)

Publication Number Publication Date
CN116343843A true CN116343843A (zh) 2023-06-27

Family

ID=86874925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111590314.8A Pending CN116343843A (zh) 2021-12-23 2021-12-23 反熔丝存储版图及其电路、反熔丝存储器及其设计方法

Country Status (2)

Country Link
US (1) US20230207456A1 (zh)
CN (1) CN116343843A (zh)

Also Published As

Publication number Publication date
US20230207456A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US7508694B2 (en) One-time-programmable memory
US7474583B2 (en) Semiconductor memory device
US6140684A (en) SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
KR101391557B1 (ko) 로직 프로세스의 임베디드 ｄｒａｍ을 위한 워드 라인드라이버
US8045414B2 (en) Non-volatile semiconductor memory device
US8994145B2 (en) Semiconductor device including capacitor under pad
US9251860B2 (en) Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
CN212136451U (zh) 存储器
CN101110424A (zh) 存储器装置
EP1769505A1 (en) Integrated circuit structures for increasing resistance to single event upset
JP2004013920A (ja) 半導体記憶装置
US8750069B2 (en) Semiconductor device and method for forming the same
US11424252B2 (en) Small-area and low-voltage anti-fuse element and array
KR960000723B1 (ko) Eeprom
US11881273B2 (en) Semiconductor storage device
US7301217B2 (en) Decoupling capacitor design
US6404667B1 (en) 2T-1C ferroelectric random access memory and operation method thereof
US20140219008A1 (en) Semiconductor Memory Device with Hierarchical Bitlines
US7440311B2 (en) Single-poly non-volatile memory cell
CN101188240A (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
CN116343843A (zh) 反熔丝存储版图及其电路、反熔丝存储器及其设计方法
WO2022083137A1 (zh) 字线驱动电路与动态随机存取存储器
US11152367B1 (en) Semiconductor structure and integrated circuit
US11882696B2 (en) One-time programmable (OTP) memory device and method of operating an OTP memory device
KR100189997B1 (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination