CN101188240A - 一种可编程非易失性存储器单元、阵列及其制造方法 - Google Patents

Abstract

本发明公开了一种可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根处于无源区的多晶硅、多根处于有源区的多晶硅和包括有源区的衬底，处于多根有源区的多晶硅和包括有源区的衬底形成多个晶体管；多根处于无源区的多晶硅形成多条源线；多根处于无源区的多晶硅形成多条字线；金属层中的多根金属线形成多条位线；依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，将所述晶体管与所述电容器对应串联连接形成存储单元排布在与其对应的字线、位线和源线之间。通过本发明，提高了存储器的存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。

Description

一种可编程非易失性存储器单元、阵列及其制造方法

技术领域

本发明主要涉及半导体存储器件，尤其涉及一种可编程非易失性存储器单元、阵列及其制造方法。

背景技术

片上系统(SOC，System On Chip)的制造主要以逻辑工艺为基础，设计人员在SOC研发设计过程中，常常需要在SOC内部集成大量的非易失性存储单元。设计人员根据所设计的SOC的不同用途，选择适当类型和功能的非易失性存储单元来作为SOC内部的存储单元。

目前，非易失性存储单元包括只读非易失性存储单元、可编程只读非易失性存储单元、可编程可擦除只读非易失性存储单元等。其中，现有可编程非易失性存储单元在其结构及设计方法上存在以下不足：

首先，现有可编程非易失性存储单元常常采用熔丝或反熔丝制造技术，这种熔丝或反熔丝制造技术除了需要采用传统的逻辑工艺外，还需要采用特殊工艺和特殊材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储单元，不但增加了SOC的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因此，还大大降低逻辑器件的可靠性。

其次，基于逻辑工艺的可编程非易失性存储器的制造原理主要是利用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层的可击穿特性，由于在这种结构中用于编程的电容是有源器件，而有源器件很容易产生寄生效应和小尺寸效应，因此，为了避免有源器件所产生的寄生效应和小尺寸效应对存储单元所造成的影响，设计人员不得不加大相邻电容有源区的距离，从而大大增加了存储单元所占用的面积。

另外，对于基于逻辑工艺制造的可编程可擦除的非易失性存储器，其在数据保持能力远不如可编程非易失性存储单元，而且其所占用的面积比可编程非易失性存储单元所占用的面积更大。

发明内容

有鉴于此，本发明的目的在于提供一种可编程非易失性存储器单元、阵列及其制造方法。通过该可编程非易失性存储器单元、阵列及其制造方法，达到大大提高存储稳定性、缩小存储器面积的目的。

本发明提供了一种可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，还包括与所述晶体管串联连接的电容器；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层。

该可编程非易失性存储器单元中，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

该可编程非易失性存储器单元中，所述阻挡层为金属硅化物阻挡层。

该可编程非易失性存储器单元中，所述金属层为单金属层或者由接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器单元的制造方法，

该方法提供金属层、接触孔、阻挡层、处于无源区的多晶硅、处于有源区的多晶硅和包括有源区的衬底，处于有源区的多晶硅和包括有源区的衬底形成晶体管；

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，将阻挡层作为该电容器的介质层；

将所述晶体管与所述电容器串联连接。

该方法所述金属层为单金属层或者经接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器阵列，包括：

字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，

所述存储单元中的晶体管的栅极与字线连接；

所述存储单元中的晶体管的源极与电容器串联连接至源线上；

所述存储单元中的晶体管的漏极与位线相连；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成。

该可编程非易失性存储器阵列中，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

该可编程非易失性存储器阵列中，所述金属层为单金属层或者经接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器阵列的制造方法，包括：

提供金属层、接触孔、阻挡层、多根处于无源区的多晶硅、多根处于有源区的多晶硅和包括有源区的衬底，多根处于有源区的多晶硅和包括有源区的衬底形成多个晶体管；

多根处于无源区的多晶硅形成多条源线；

多根处于有源区的多晶硅形成多条字线；

金属层中的多根金属线形成多条位线；

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，其中，阻挡层作为该电容器的介质层；

将所述晶体管与所述电容器对应串联连接形成存储单元排布在与其对应的字线、位线和源线之间。

该制造方法所述金属层为单金属层或者经接触孔连接的多层金属层。

本发明所述的可编程非易失性存储器单元、阵列及其制造方法，通过金属层、接触孔、金属硅化物阻挡层和处于无源区的多晶硅(Poly)所形成的金属层-金属硅化物阻挡层-多晶硅结构的电容器，并将该电容器与晶体管串联连接形成可编程非易失性存储单元及存储器阵列，从而实现了一种存储单元单元面积小，集成密度高，有利于大规模集成电路应用的可编程非易失性存储器。另外，由于本发明所述的可编程非易失性存储单元结构中的多晶硅处于无源区，因此在现有逻辑制造工艺基础上，实现了利用无源元件制造可编程非易失性存储单元，从而大大避免了有源器件的寄生效应和小尺寸效应的影响。本发明所述的可编程非易失性存储器与现有技术中的可编程存储器相比，采用无源器件产生的电阻大小来进行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，从而打破了传统的通过存储电荷来实现数据存储的方法，大大提高了数据存储稳定性。由于本发明所述的可编程非易失性存储单元采用现有的逻辑工艺制造，而未使用任何特殊工艺，因此，大大降低了存储器的制造成本和功率消耗。

附图说明

图1为本发明实施例中可编程非易失性存储器阵列的第一局部电路原理图；

图2为本发明实施例中可编程非易失性存储器阵列的第一局部典型示意图；

图3为本发明实施例中可编程非易失性存储器阵列的第一局部的俯视图；

图4为本发明实施例中可编程非易失性存储器阵列的第二局部电路原理图；

图5为本发明实施例中可编程非易失性存储器阵列的第二局部典型示意图；

图6为本发明实施例中可编程非易失性存储器阵列的第二局部的俯视图。

具体实施方式

下面结合附图来详细说明本发明的具体实施例。

在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为：在完成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会影响绝缘层的性能。

在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB，Salicide Block)。

在半导体制造过程中，由于金属硅化物阻挡层的存在，将对接触孔的刻蚀进行阻挡，从而使金属层与多晶硅不能直接接触，这种金属层、接触孔、金属硅化物阻挡层和多晶硅所形成的特殊结构，形成了金属层-金属硅化物阻挡层-多晶硅层结构的电容器，该电容器将直接用于可编程非易失性存储单元结构的可编程存储功能实现中。

本发明采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层，实现可编程非易失性存储单元的可编程存储功能，具体实施步骤如下：

步骤1，淀积多晶硅。

该步骤中，多晶硅作为可编程非易失性存储单元的电容器的下电极材料。

步骤2，在完成栅刻蚀及有源区的注入后，进行金属硅化物阻挡层的淀积及刻蚀。

步骤3，淀积金属，形成自对准难熔金属硅化物后，去除剩余金属。

步骤4，淀积第一层介质层。

步骤5，进行平坦化工艺。

步骤6，进行刻蚀并制作接触孔。

步骤7，淀积并刻蚀第一金属层。

该步骤中，由于金属硅化物阻挡层的材料及性质与第一层介质层的材料及性质有较大差异，因此在接触孔刻蚀时，金属硅化物阻挡层不能被完全刻蚀掉，于是金属层、接触孔、金属硅化物阻挡层和多晶硅就形成了金属-氧化物-多晶硅结构的电容器。

步骤8，利用该电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。

图1为本发明实施例中可编程非易失性存储器阵列的第一局部电路原理图，图中包括晶体管1011、1014，电容器1021、1024，以及位线(Bit Line)BL1、源线(Source Line)SL1、字线(Word Line)WL2和WL3。其中，

晶体管1011的栅极与WL2连接，晶体管1011的源、漏极中的一端经电容器1021与SL1连接，其中的另一端与BL1连接。晶体管1014的源、漏极中的一端经电容器1024与SL1连接，其中的另一端与BL1连接。

图2为本发明实施例中可编程非易失性存储器阵列的第一局部典型示意图，图中包括第一金属层的第一部分2011、第二部分2012、第三部分2013，第二金属层202，接触孔(contact)2031、2032、2033、2034、2035、2036，金属硅化物阻挡层2041、2042，多晶硅2051、2052、2053、2054，衬底206。多晶硅2051、2054处于无源区，多晶硅2052、2053处于有源区。其中，

第一金属层的第一部分2011经接触孔2031连接至金属硅化物阻挡层2041，金属硅化物阻挡层2041覆盖整个多晶硅2051；

在金属硅化物阻挡层2041的阻挡下，接触孔2031与多晶硅2051之间保持预定距离，从而使第一金属层的第一部分2011、接触孔2031、金属硅化物阻挡层2041和多晶硅2051共同形成金属层-介质层-多晶硅层的电容结构。采用金属硅化物阻挡层来代替现有的采用MOS晶体管的其它介质层，实现可编程非易失性存储单元的可编程存储功能。

第一金属层的第一部分2011经接触孔2032连接至衬底206中的有源区；

第二金属层202依次经接触孔2036、第一金属层的第二部分2012、接触孔2033连接至衬底206中的有源区；

第一金属层的第三部分2013经接触孔2034连接至衬底206中的有源区；

第一金属层的第三部分2013经接触孔2035连接至金属硅化物阻挡层2042，金属硅化物阻挡层2042覆盖整个多晶硅2054。

在金属硅化物阻挡层2042的阻挡下，接触孔2035与多晶硅2054之间保持预定距离，从而使第一金属层的第三部分2013、接触孔2035、金属硅化物阻挡层2042和多晶硅2054共同形成金属层-介质层-多晶硅层的电容结构。采用金属硅化物阻挡层来代替现有的采用MOS晶体管的其它介质层，实现可编程非易失性存储单元的可编程存储功能。

图3为本发明实施例中可编程非易失性存储器阵列的第一局部的俯视图，图中属于第二金属层202的四根金属线平行排布形成BL1、BL2、BL3和BL4。多晶硅205 1形成源线SL1，多晶硅2052形成字线WL1，多晶硅2053形成字线WL2，多晶硅2054形成源线SL2。

图4为本发明实施例中可编程非易失性存储器阵列的第二局部电路原理图，图中包括晶体管4011、4012、4013、4014，电容器4021、4022、4023、4024，位线BL1、BL2，源线(Source Line)SL1、字线WL2和WL3。其中，

晶体管4011的栅极与WL2连接，晶体管4011的源、漏极中的一端经电容器4021与SL1连接，其中的另一端与BL1连接。晶体管4012的栅极与WL2连接，晶体管4012的源、漏极中的一端经电容器4022与SL1连接，其中的另一端与BL2连接。晶体管4013的栅极与WL3连接，晶体管4013的源、漏极中的一端经电容器4023与SL1连接，其中的另一端与BL2连接。晶体管4014的栅极与WL3连接，晶体管4014的源、漏极中的一端经电容器4024与SL1连接，其中的另一端与BL1连接。

图5为本发明实施例中可编程非易失性存储器阵列的第二局部典型示意图，图中包括第一金属层的第一部分5011、第二部分5012、第三部分5013、第四部分5014，第二金属层502，接触孔5031、5032、5033、5034、5035、5036、5037、5038，金属硅化物阻挡层504，多晶硅5051、5052、5053、5054、5055，衬底506。多晶硅5053处于无源区，多晶硅5051、5052、5054、5055处于有源区。其中，

第二金属层502依次经接触孔5037、第一金属层的第一部分5011、接触孔503 1连接至衬底506中的有源区；

第一金属层的第二部分5012经接触孔5032连接至衬底206中的有源区；

第一金属层的第二部分5012经接触孔5033连接至金属硅化物阻挡层504，第一金属层的第三部分5013经接触孔5034连接至金属硅化物阻挡层504，金属硅化物阻挡层504覆盖整个多晶硅5053；

在金属硅化物阻挡层504的阻挡下，接触孔5033、5034与多晶硅5053之间保持预定距离，从而使第一金属层的第二部分5012、接触孔5033、金属硅化物阻挡层504和多晶硅5053共同形成金属层-介质层-多晶硅层的电容结构，并使第一金属层的第三部分5013、接触孔5034、金属硅化物阻挡层504和多晶硅5053共同形成金属层-介质层-多晶硅层的电容结构。采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体(MOS，Metal-OxideSemiconductor)的其它介质层，实现可编程非易失性存储单元的可编程存储功能。

第一金属层的第三部分5013经接触孔5035连接至衬底506中的有源区；

第二金属层502依次经接触孔5038、第一金属层的第四部分5014、接触孔5036连接至衬底506中的有源区。

图6为本发明实施例中可编程非易失性存储器阵列的第二局部的俯视图，图中属于第二金属层502的四根金属线平行排布形成BL1、BL2、BL3和BL4。多晶硅5053形成源线SL1，多晶硅5051形成字线WL1，多晶硅5052形成字线WL2，多晶硅5054形成字线WL3，多晶硅5055形成字线WL4。

本发明通过金属层、接触孔、金属硅化物阻挡层和处于无源区的多晶硅(Poly)所形成的金属层-金属硅化物阻挡层-多晶硅结构的电容器，并将该电容器以串联方式与晶体管连接形成可编程非易失性存储单元，利用该电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。同时，由于MOS晶体管自身作为开关对存储单元的导通进行控制，因此，电容器被击穿后，只有当对应的MOS晶体管被施加预定电压导通后，该存储单元才真正导通，完成数据读取。

另外，由于本发明所述的可编程非易失性存储单元中的多晶硅处于无源区，因此在现有逻辑制造工艺基础上，实现了利用无源元件制造可编程非易失性存储单元，从而大大避免了有源器件的寄生效应和小尺寸效应的影响。由于本发明所述的可编程非易失性存储单元采用现有的逻辑工艺制造，而未使用任何特殊工艺，因此，大大降低了存储器的制造成本和功率消耗。

本发明所述的可编程非易失性存储器与现有技术中的可编程存储器相比，采用无源器件产生的电阻大小来进行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，从而大大提高了数据存储稳定性。

本发明中所述的晶体管为P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，还包括与所述晶体管串联连接的电容器；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层。

2.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

3.根据权利要求1或2所述的可编程非易失性存储器单元，其特征在于，所述阻挡层为金属硅化物阻挡层。

4.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述金属层为单金属层或者由接触孔连接的多层金属层。

5.一种可编程非易失性存储器单元的制造方法，其特征在于，

提供金属层、接触孔、阻挡层、处于无源区的多晶硅、处于有源区的多晶硅和包括有源区的衬底，处于有源区的多晶硅和包括有源区的衬底形成晶体管；

其特征在于，

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，将阻挡层作为该电容器的介质层；

将所述晶体管与所述电容器串联连接。

6.根据权利要求5所述的制造方法，其特征在于，所述金属层为单金属层或者经接触孔连接的多层金属层。

7.一种可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，

所述存储单元中的晶体管的栅极与字线连接；

所述存储单元中的晶体管的源极与电容器串联连接至源线上；

所述存储单元中的晶体管的漏极与位线相连；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成。

8.根据权利要求7所述的可编程非易失性存储器阵列，其特征在于，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

9.根据权利要求7所述的可编程非易失性存储器阵列，其特征在于，所述金属层为单金属层或者经接触孔连接的多层金属层。

10.一种可编程非易失性存储器阵列的制造方法，包括：

提供金属层、接触孔、阻挡层、多根处于无源区的多晶硅、多根处于有源区的多晶硅和包括有源区的衬底，多根处于有源区的多晶硅和包括有源区的衬底形成多个晶体管；

其特征在于，

多根处于无源区的多晶硅形成多条源线；

多根处于有源区的多晶硅形成多条字线；

金属层中的多根金属线形成多条位线；

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，其中，阻挡层作为该电容器的介质层；

将所述晶体管与所述电容器对应串联连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。

11.根据权利要求10所述的制造方法，所述金属层为单金属层或者经接触孔连接的多层金属层。

Images