KR20010061097A - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR20010061097A
KR20010061097A KR1019990063581A KR19990063581A KR20010061097A KR 20010061097 A KR20010061097 A KR 20010061097A KR 1019990063581 A KR1019990063581 A KR 1019990063581A KR 19990063581 A KR19990063581 A KR 19990063581A KR 20010061097 A KR20010061097 A KR 20010061097A
Authority
KR
South Korea
Prior art keywords
storage electrode
forming
semiconductor device
film
cylindrical
Prior art date
Application number
KR1019990063581A
Other languages
English (en)
Inventor
신승우
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063581A priority Critical patent/KR20010061097A/ko
Publication of KR20010061097A publication Critical patent/KR20010061097A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 고집적 소자의 캐패시터 형성공정에서 실린더형 저장전극을 사용하는 경우 상기 실린더형 저장전극의 상부에 불순물을 이온주입하여 상기 실린더형 저장전극의 상부의 소정 두께의 농도를 높게 유지시킴으로써 저장전극의 표면적을 증가시키기 위한 준안정다결정실리콘(meta-stable polysilicon, 이하 MPS 라 함)막의 형성공정시 상기 실린더형 저장전극의 상부에 상기 MPS막이 형성되는 것을 방지하여 저장전극 간에 피치(pitch)가 작더라도 저장전극 간에 쇼트현상이 발생하는 것을 방지하는 동시에 캐패시터의 유효면적을 확보할 수 있는 기술이다.

Description

반도체소자의 저장전극 형성방법{Manufacturing method for storage node of semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로서, 특히 저장전극의 표면적을 증가시키기 위하여 형성되는 준안정다결정실리콘층(meta-stable poly silicon, 이하 MPS막이라 함)이 실린더형 저장전극 상부에서 떨어져나가거나 저장전극 간에 브리지를 발생하는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permittivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
더욱이, 캐패시터의 저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 저장전극 콘택플러그의 상부에 실린더형의 저장전극을 형성하는 등의 방법을 사용하기도 한다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 캐패시터 형성방법을 살펴보면 다음과 같다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상에 소자분리 산화막(도시않됨)과 게이트산화막(도시않됨)을 형성하고, 게이트전극(도시않됨)과 소오스/드레인전극(도시않됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(도시않됨) 등의 하부구조물을 형성한다.
다음, 상기 소오스/드레인전극 중 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택홀이 구비되는 층간절연막(13)을 형성한다.
그 다음, 전체표면 상부에 도전층과 희생절연막을 순차적으로 형성하고, 저장전극으로 예정되는 부분을 보호하는 저장전극마스크를 식각마스크로 사용하여 상기 희생절연막과 도전층을 식각하여 하부저장전극(15)과 희생절연막패턴(17)을 형성한다. (도 1a 참조)
다음, 전체표면 상부에 저장전극용 도전층(19a)를 소정 두께 형성한다. (도 1 b 참조)
그 다음, 상기 저장전극용 도전층(19a)을 전면식각하여 상기 하부저장전극(15)과 접속되는 저장전극 스페이서(19b)를 형성함으로써 아우터 실린더형 저장전극을 형성하고, 상기 저장전극 내부에 남아있는 희생절연막패턴(17)을 제거한다. (도 1 c 참조)
그 후, 저장전극의 표면적을 증가시키기 위하여 MPS막(20)을 형성하고, 유전체막과 플레이트 전극을 형성하여 캐패시터를 완성한다.
상기와 같은 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어감에 따라 소자간에 피치(pitch)가 작아지고, 아우터 실린더형 저장전극이나 이너 실린더형 저장전극을 형성하는 공정시 단위셀간을 격리시키는 식각공정을 진행하게 되면 도 1c 의 'A' 부분과 같이 저장전극의 상부가 날카롭게 형성된다. 또한, 상기와 같은 저장전극의 상부에 저장전극의 표면적을 증가시키기 위하여 MPS막을 형성하는 경우 저장전극의 상부에 형성된 MPS막이 떨어져 나가서 도 2a 및 도 2b 에 도시된 바와 같이 저장전극간에 쇼트(short)를 일으키게 되는 문제점이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 실린더형 저장전극을 형성하고, 상기 실린더형 저장전극 상부의 소정 두께에 불순물을 도핑시켜 농도를 높게 유지시켜 상기 실린더형 저장전극 상부에 MPS막이 형성되는 것을 방지하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 종래기술에 따른 반도체소자의 저장전극 형성방법의 문제점을 나타낸 사진.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 21 : 반도체기판 13, 23 : 층간절연막
15 : 하부저장전극 17, 27 : 희생절연막패턴
19a, 29 : 저장전극용 도전층 19b : 저장전극스페이서
20, 35 : MPS막 25 : 저장전극 콘택플러그
31 : 감광막 33 : 실린더형 저장전극의 상부
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 희생절연막패턴을 형성하는 공정과,
전체표면 상부에 저장전극용 도전층을 소정 두께 형성하고, 상기 저장전극용 도전층 상부에 감광막을 형성하여 평탄화시키는 공정과,
상기 감광막패턴과 저장전극용 도전층을 식각장벽으로 전면식각하여 실린더형 저장전극을 형성하는 공정과,
상기 실린더형 저장전극의 상부에 불순물을 이온주입하는 공정과,
상기 희생절연막패턴과 실린더형 저장전극 내부의 감광막을 제거하는 공정과,
상기 불순물이 이온주입된 실린더형 저장전극의 상부를 제외한 실린더형 저장전극 상부에 준안정다결정실리콘막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도로서, 이너 실린더형 저장전극의 형성방법을 도시한다.
먼저, 반도체기판(21) 상에 소자분리 산화막(도시않됨)과 게이트산화막(도시않됨)을 형성하고, 게이트전극(도시않됨)과 소오스/드레인전극(도시않됨)으로 구성되는 모스 전계효과 트랜지스터와 비트라인(도시않됨) 등의 하부구조물을 형성한다.
다음, 상기 소오스/드레인전극 중 저장전극 콘택으로 예정되는 부분에 접속되는 저장전극 콘택플러그(25)가 구비된 층간절연막(23)을 형성한다.
그 다음, 전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 희생절연막패턴(27)을 형성하고, 전체표면 상부에 저장전극용 도전층(29)을 형성한다. (도 3a 참조)
다음, 상기 저장전극용 도전층(29) 상부에 감광막(31)을 형성하여 평탄화시킨다. 이때, 상기 감광막(31)은 보이드(void)없이 매립특성이 우수한 SOG막을 대신 사용할 수도 있다. (도 3b 참조)
그 다음, 상기 감광막(31)과 저장전극용 도전층(29)을 상기 희생절연막패턴(27)을 식각장벽으로 사용한 CMP공정 또는 전면식각공정으로 셀간을분리시켜 실린더형 저장전극을 형성한다. (도 3c 참조)
다음, 상기 실린더형 저장전극의 상부(33)에 인 또는 비소를 도즈로 사용하여 실시한다. 이때, 상기 이온주입공정은 1019∼ 1022atoms/㎤의 도즈량을 이용하여 주사범위(projected range, Rp)를 50 ∼ 500Å으로 하여 실시하되, 정 수직방향으로 이온주입공정을 실시하여 상기 실린더형 저장전극의 측벽으로 불순물이 주입되는 것을 최소화시킨다. (도 3d 참조)
그 다음, 상기 희생절연막패턴(27)과 실린더형 저장전극 내부에 남아있는 감광막(31)을 제거하여 상기 실린더형 저장전극을 노출시킨다. (도 3e 참조)
다음, 상기 실린더형 저장전극 상부에 MPS막(35)을 성장시킨다. 이때, 불순물이 주입되서 농도가 높은 실린더형 저장전극의 상부에는 MPS막(35)이 성장되지 않는다. 이는 실린더형 저장전극의 상부에 불순물 농도를 높게 유지시켜 MPS막(35)의 성장공정시 실리콘원자의 이동(silicon migration)을 방해하기 때문이다. (도 3f 참조)
그 후, 유전체막 및 플레이트전극을 형성하여 캐패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 고집적 소자의 캐패시터 형성공정에서 실린더형 저장전극을 사용하는 경우 상기 실린더형 저장전극의 상부에 불순물을 이온주입하여 상기 실린더형 저장전극의 상부의 소정 두께의 농도를 높게 유지시킴으로써 저장전극의 표면적을 증가시키기 위한 MPS막의 형성공정시 상기 실린더형 저장전극의 상부에 상기 MPS막이 형성되는것을 방지하여 저장전극 간에 피치(pitch)가 작더라도 저장전극 간에 쇼트현상이 발생하는 것을 방지하는 동시에 캐패시터의 유효면적을 확보할 수 있하여 소자의 특성 및 신뢰성을 향상시키고, 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (6)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
    전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 희생절연막패턴을 형성하는 공정과,
    전체표면 상부에 저장전극용 도전층을 소정 두께 형성하고, 상기 저장전극용 도전층 상부에 감광막을 형성하여 평탄화시키는 공정과,
    상기 감광막패턴과 저장전극용 도전층을 식각장벽으로 전면식각하여 실린더형 저장전극을 형성하는 공정과,
    상기 실린더형 저장전극의 상부에 불순물을 이온주입하는 공정과,
    상기 희생절연막패턴과 실린더형 저장전극 내부의 감광막을 제거하는 공정과,
    상기 불순물이 이온주입된 실린더형 저장전극의 상부를 제외한 실린더형 저장전극 상부에 준안정다결정실리콘막을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 감광막은 SOG막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 전면식각공정은 화학적 기계적 연마공정으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 이온주입공정은 1019∼ 1022atoms/㎤ 도즈량의 인 또는 비소를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제 1 항에 있어서,
    상기 이온주입공정은 웨이퍼에 정 수직방향으로 실시하여 상기 실린더형 저장전극의 측벽으로 불순물이 주입되는 것을 최소화시키는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제 1 항에 있어서,
    상기 이온주입공정은 주사범위(projected range, Rp)를 50 ∼ 500Å으로 유지하면서 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019990063581A 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법 KR20010061097A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063581A KR20010061097A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063581A KR20010061097A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Publications (1)

Publication Number Publication Date
KR20010061097A true KR20010061097A (ko) 2001-07-07

Family

ID=19630906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063581A KR20010061097A (ko) 1999-12-28 1999-12-28 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR20010061097A (ko)

Similar Documents

Publication Publication Date Title
US6177699B1 (en) DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
JP2673615B2 (ja) 集積回路の製造方法及びメモリセル
US5866453A (en) Etch process for aligning a capacitor structure and an adjacent contact corridor
KR100353470B1 (ko) 반도체소자의 제조방법
KR20010061097A (ko) 반도체소자의 저장전극 형성방법
US6410384B1 (en) Method of making an electric conductive strip
KR20010059517A (ko) 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
KR100337929B1 (ko) 반도체소자의 제조방법
KR19990004603A (ko) 반도체 소자의 캐패시터 형성방법
KR100305024B1 (ko) 반도체소자의 제조방법
KR100400285B1 (ko) 반도체 소자의 제조방법
KR100546112B1 (ko) 반도체소자의 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR100365419B1 (ko) 반도체소자의캐패시터제조방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR100400247B1 (ko) 반도체 메모리장치의 커패시터 하부전극 제조방법
KR100687397B1 (ko) 반도체 소자의 제조 방법
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR19990061112A (ko) 반도체 소자의 캐패시터 형성방법
KR20010005308A (ko) 반도체소자의 저장전극 형성방법
KR20010057935A (ko) 고집적 반도체 메모리장치의 커패시터 하부전극 제조방법
KR20020002005A (ko) 반도체소자의 캐패시터 제조방법
KR20010005304A (ko) 반도체소자의 저장전극 형성방법
KR20010066337A (ko) 반도체소자의 제조방법
KR20020058295A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid