KR20010058670A - 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법 - Google Patents

반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법 Download PDF

Info

Publication number
KR20010058670A
KR20010058670A KR1019990066024A KR19990066024A KR20010058670A KR 20010058670 A KR20010058670 A KR 20010058670A KR 1019990066024 A KR1019990066024 A KR 1019990066024A KR 19990066024 A KR19990066024 A KR 19990066024A KR 20010058670 A KR20010058670 A KR 20010058670A
Authority
KR
South Korea
Prior art keywords
defect
redundancy
normal memory
memory cell
signal
Prior art date
Application number
KR1019990066024A
Other languages
English (en)
Inventor
이승훈
김석원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990066024A priority Critical patent/KR20010058670A/ko
Publication of KR20010058670A publication Critical patent/KR20010058670A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로 및 결함 영역 판단 방법이 개시된다. 본 발명의 결함 영역 판단 회로는 제어 선택부, 노말 메모리셀 제어부 및 리던던시셀 제어부를 구비한다. 제어 선택부는 어드레스 신호에 응답하여 제1 선택 신호 또는 제2 선택 신호를 선택하여 활성화한다. 노말 메모리셀 제어부는 제1 선택 신호에 응답하여 노말 메모리 셀 어레이를 활성화한다. 리던던시셀 제어부는 제2 선택 신호에 응답하여 리던던시 셀을 활성화한다. 그리고 리던던시셀 제어부는 제어 신호에 의하여 인에이블된다. 본 발명에 의한 리던던시 회로를 구비하는 반도체 메모리 장치의 불량 복구후의 결함 영역 판단 회로 및 결함 영역 판단 방법에 의하면 제어 신호의 활성화시 결함 패턴이 재현되는지 여부에 따라 결함 영역이 노말 메모리 셀 어레이 영역인지 리던던시 셀 영역인지를 구분할 수 있다. 따라서, 결함의 원인을 분석할 때 결함 발생 영역을 빨리 알아낼 수 있다.

Description

반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로 및 결함 영역 판단 방법{Circuit for deciding fail region and method there of deciding fail region in semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 노말 메모리 셀 어레이에 결함이 발생한 경우 리던던시 셀로 대체하여 불량 복구하는 리던던시 회로를 구비하는 반도체 메모리 장치의 복구후의 결함 영역 판단 회로 및 결함 영역 판단방법에 관한 것이다.
반도체 메모리 장치는 많은 수의 노말 메모리 셀들로 구성된다. 그런데, 노말 메모리 셀들 중에서 한 개의 불량 셀이라도 존재하면, 반도체 메모리 장치는 더 이상 적절한 역할을 수행하지 못한다. 따라서 반도체 메모리 장치는 테스트를 통하여 결함이 발견되는 노말 메모리 셀을 리페어하기 위하여, 리던던시 셀들을 구비한다.
일반적으로 리던던시 회로는 여분의 행과 열로 배열되는 리던던시 셀 블록을 구동하며 결함 셀을 대체하여 리던던시 셀 블록내의 리던던시 셀을 선택한다. 따라서 결함 셀을 지정하는 결함 셀 어드레스 신호가 입력되면, 결함이 발생한 노말 메모리 셀을 대신하여 리던던시 셀이 선택된다.
메모리의 리페어 과정을 좀더 자세히 살펴보면, 반도체 장치가 통상적으로 동작하는 노말 모드에서는, 외부에서 입력되는 칼럼 어드레스는 칼럼 어드레스 디코더와 칼럼 프리 디코더를 통하여 노말 메모리 셀의 칼럼을 선택하는 칼럼 셀렉트 라인(CSL)을 인에이블 시킨다. 그리고 불량이 발견된 노말 메모리 셀을 리페어하는 리페어 모드에서는 불량이 발견된 노말 메모리 셀을 연결하는 퓨즈를 절단한다. 따라서 노말 메모리 셀의 칼럼 선택 경로는 차단되고 리던던시 셀 선택 경로가 동작된다. 한번 퓨즈의 절단이 되고 나면 다시 원상태로의 회복은 불가능하다.
그런데 리페어시 리던던시 셀의 테스트를 수행하지만, 어떠한 원인에 의하여 리페어된 리던던시 셀에서 결함이 발생할 경우가 있다. 이 경우 결함의 원인을 분석할 때는 결함이 노말 메모리 셀 어레이 영역에서 발생한 것인지 리던던시 셀 영역에서 발생한 것인지를 정확히 구분해야 한다. 결함이 노말 메모리 셀 어레이 영역에서 발생한 것인지 리던던시 셀 영역에서 발생한 것인지에 따라 결함의 위치가완전히 달라지기 때문이다. 노말 메모리 셀 어레이에서 결함이 발생한 경우는 노말 어드레스에 해당하는 영역을 살펴서 결함의 원인을 분석할 수 있다. 그러나 리던던시 셀에서 결함이 발생한 경우는 리페어 과정에서 절단된 모든 퓨즈 박스를 조사하여 절단된 퓨즈 박스의 어드레스를 정확히 알아야만 결함이 있는 리던던시 셀의 위치를 알 수 있다.
리던던시 셀에서 결함이 발생한 경우는 결함이 발생한 위치를 발견하는 과정이 노말 셀에 결함이 발생한 경우보다 복잡하고 시간이 많이 소요된다. 그러므로 결함이 발생한 위치가 노말 메모리 셀 어레이 영역에서 발생한 것인지, 리던던시 셀 영역에서 발생한 것인지를 빠른 시간내에 알아내는 것이 관건이 된다.
본 발명의 목적은 불량 복구된 반도체 메모리 장치의 결함 분석시, 결함 발생 영역이 노말 메모리 셀 어레이 영역인지 리던던시 셀 영역인지를 퓨즈 박스의 모니터 없이 판단할 수 있는 반도체 메모리 장치의 결함 영역 판단 회로 및 그 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 불량 복구후의 결함 영역 판단 회로를 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 불량 복구후의 결함 영역 판단 방법을 나타내는 플로우 차트이다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명은 리던던시 회로를 구비하는 반도체 메모리 장치의 불량 복구후의 결함 영역을 판단하는 회로 및 판단 방법에 관한 것이다. 본 발명의 결함 영역 판단 회로는 제어 선택부, 노말 메모리셀 제어부 및 리던던시셀 제어부를 구비한다. 상기 제어 선택부는 어드레스 신호에 응답하여 제1 선택 신호 또는 제2 선택 신호를 선택하여 활성화한다. 상기 노말 메모리셀 제어부는 상기 제1 선택 신호에 응답하여 노말 메모리 셀 어레이를 활성화한다. 상기 리던던시셀 제어부는 상기 제2 선택 신호에 응답하여 리던던시 셀을 활성화하며, 제어 신호에 의하여 인에이블된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 각 도면에 대하여 동일한 참조 부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 불량 복구후의 결함 영역 판단 회로를 개략적으로 나타내는 블록도이다. 이를 참조하면, 본 발명의 결함 영역 판단 회로(100)는 제어 선택부(110), 노말 메모리셀 제어부(120) 및 리던던시셀 제어부(130)를 포함한다.
제어 선택부(110)는 어드레스 신호(ADD)에 응답하여 제1 선택 신호(S1) 또는 제2 선택 신호(S2)를 선택하여 활성화한다. 바람직한 실시예에서, 제1 선택 신호(S1)는 노말 메모리셀 제어부(120)를 활성화하는 신호를 나타내며, 제2 선택 신호(S2)는 리던던시셀 제어부(130)를 활성화하는 신호를 나타낸다. 제어 선택부(110)의 구체적인 작용을 살펴본다. 제어 선택부(110)는 어드레스 신호(ADD)에 응답하여 이를 디코딩한다. 디코딩 결과가 노말 메모리 셀의 어드레스와 일치하면 노말 메모리셀 제어부(120)를 활성화하기 위한 제1 선택 신호(S1)를 발생한다.디코딩 결과가 리던던시 셀의 어드레스와 일치하면 리던던시셀 제어부(130)를 활성화하기 위한 제2 선택 신호(S2)를 발생한다. 즉, 입력된 어드레스 신호(ADD)가 노말 메모리 셀을 구동시키기 위한 어드레스인지 리던던시 셀을 구동하기 위한 어드레스인지를 구분하여 선택하는 기능을 한다. 제어 선택부(110)의 구성은 당업자에게는 자명하므로 본 명세서에서는 그 자세한 기술은 생략된다.
노말 메모리셀 제어부(120)는 상기 제1 선택 신호(S1)에 응답하여 상기 노말 메모리 셀 어레이를 활성화한다. 구체적으로 살펴보면, 노말 메모리셀 제어부(120)는 상기 제1 선택 신호(S1)에 응답하여 노말 칼럼 셀렉트 라인(CSL)을 인에이블 시키고, 노말 메모리 셀 어레이의 결함을 검출한다. 노말 메모리셀 제어부(120)의 구성은 당업자에게는 자명하므로 본 명세서에서는 그 자세한 기술은 생략된다.
리던던시셀 제어부(130)는 상기 제2 선택 신호(S2)에 응답하여 상기 리던던시 셀을 활성화한다. 상기 리던던시셀 제어부(130)는 제어 신호(SCTRL)의 활성에 의해 디스에이블된다. 구체적으로 살펴보면, 리던던시셀 제어부(130)는 상기 제2 선택 신호(S2)에 응답하여 리던던시 칼럼 셀렉트 라인(RCSL)을 인에이블 시키고 리던던시 셀의 결함을 검출한다. 리던던시셀 제어부(130)는 제어 신호(SCTRL)의 활성에 의하여 디스에이블 된다. 그러면 제2 선택 신호(S2) 의 입력 여부에 관계없이 리던던시 칼럼 셀렉트 라인은 디스에이블된다. 따라서 제어 신호(SCTRL)에 의하여 리던던시 셀의 동작이 제어된다. 즉, 제어 신호(SCTRL)가 비활성시에는, 제어 선택부(110)로 입력된 어드레스 신호(ADD)가 노말 어드레스이면 노말 메모리셀 제어부(120)의 활성에 의해 노말 메모리 셀 어레이가 동작하고, 리던던시 어드레스이면 리던던시셀 제어부(130)의 활성에 의해 리던던시 셀이 동작한다. 다음으로, 제어 신호(ADD)가 활성화되면 리던던시 칼럼 셀렉트 라인(RCSL)이 디스에이블되며 노말 메모리 셀 어레이만 동작하고 리던던시 셀은 동작하지 않는다. 리던던시셀 제어부(130)의 구성은 당업자에게는 자명하므로 본 명세서에서는 그 자세한 기술은 생략된다.
이제 본 발명에 따른 불량 복구후의 결함 영역 판단 방법을 설명한다.
도 2는 본 발명의 일실시예에 따른 불량 복구후의 결함 영역 판단 방법을 나타내는 플로우 차트이다. 이를 참조하면, 불량 복구후의 결함 영역 판단 방법(200)은 상기 반도체 메모리 장치를 다시 테스트하여 결함이 발생하지 않은 경우 상기 반도체 메모리 장치가 정상임을 인식하는 단계(제210 단계~제230 단계), 결함이 발생한 경우 상기 결함 패턴을 제1 결함 패턴으로 검출하며, 상기 리던던시셀 제어부(130)를 디스에이블 시켜 노말 메모리 셀 어레이를 테스트하여 제2 결함 패턴을 검출하는 단계(제240 단계~제260 단계) 및 상기 제1 결함 패턴과 상기 제2 결함 패턴을 비교하여, 결함 발생 영역이 상기 노말 메모리 셀 어레이 영역인지 상기 리던던시 셀 영역인지를 판단하는 단계(제270단계~제290 단계)를 구비한다.
도 1 및 도 2를 참조하면, 먼저 노말 메모리 셀 어레이의 결함 셀을 리던던시 셀로 불량 복구한다. 불량 복구된 반도체 메모리 장치를 다시 테스트한다(제210 단계). 이 때 제어 신호(SCTRL)는 비활성화 상태이어서 리던던시셀 제어부(130)는 인에이블 상태이며, 제2 선택 신호(S2)에 응답하여 동작된다. 상기 제210 단계에서 결함이 발생하는지를 판단하고(제220 단계), 결함이 발생되지 않은 경우 불량 복구된 반도체 메모리 장치가 정상임이 인식된다(제230 단계).
상기 제230단계 후에, 상기 제220 단계에서 결함이 발생된 경우 발생된 결함 패턴을 제1 결함 패턴으로 검출한다(제240 단계). 상기 제240 단계 후에, 제어 신호(SCTRL)를 활성화하여 리던던시셀 제어부(130)를 디스에이블 시키고 테스트한다(제250 단계). 그리고 결함을 검출하여 이를 제2 결함 패턴으로 한다(제260 단계). 제어 신호(SCTRL)를 활성화하면 어드레스 신호(ADD)와 관계없이 노말 메모리 셀 어레이만 동작하게된다.
상기 제260 단계 후에, 상기 제1 결함 패턴과 상기 제2 결함 패턴이 동일한가를 판단한다(제270 단계). 상기 제270 단계 후에, 상기 제1 및 제2 결함 패턴들이 동일하다면 노말 메모리 셀 어레이 영역에 결함이 있음을 인식한다(제280 단계). 도 1을 참조하면, 결함이 있는 노말 메모리 셀 어레이의 제어 동작은 제어 신호(SCTRL)의 활성 또는 비활성 상태에 무관하다. 따라서 결함 영역이 노말 메모리 셀 어레이인 경우, 제어 신호(SCTRL)의 활성 상태에서의 결함 영역에 대한 결함 패턴과 제어 신호(SCTRL)의 비활성 상태에서의 결함 영역에 대한 결함 패턴은 동일하게 나타난다.
상기 제270 단계 후에, 상기 제1 및 제2 결함 패턴들이 다르다면 리던던시 셀 영역에 결함이 있음을 인식한다(제290 단계). 리던던시 셀 영역에 결함이 있는 경우, 제어 신호(SCTRL)의 비활성 상태에서는 결함 어드레스에 대한 결함 패턴이 싱글 비트 페일(Single bit fail) 또는 블록 비트 페일(Block bit fail)등 결함이 발생한 형태 그대로 나타난다. 그러나 제어 신호(SCTRL)의 활성 상태에서는 리던던시 칼럼 셀렉트 라인(RCSL)이 디스에이블되어 결함 패턴이 항상 올 비트 페일(All bit fail)로 발생된다. 따라서 결함 영역이 리던던시 셀인 경우는, 제어 신호(SCTRL)의 활성 상태에서의 해당 결함 영역의 결함 패턴과 제어 신호(SCTRL)의 비활성 상태에서의 해당 결함 영역의 결함 패턴은 다르게 나타난다.
본 발명에 의한 리던던시 회로를 구비하는 반도체 메모리 장치의 불량 복구후의 결함 영역 판단 회로 및 결함 영역 판단 방법에 의하면 제어 신호(SCTRL)의 활성화시 결함 패턴이 재현되는지 여부에 따라 퓨즈 박스의 조사없이 결함 영역이 노말 메모리 셀 어레이 영역인지 리던던시 셀 영역인지를 구분할 수 있다. 따라서, 결함의 원인을 분석할 때 결함 발생 영역을 빨리 알아낼 수 있다.

Claims (3)

  1. 노말 메모리 셀 어레이에 결함이 발생한 경우 리던던시 셀로 대체하여 불량 복구하는 리던던시 회로를 구비하는 반도체 메모리 장치에 있어서, 상기 반도체 메모리 장치는
    제1 또는 제2 선택 신호를 제공하는 제어 선택부로서, 어드레스 신호에 응답하여 상기 제1 선택 신호 또는 상기 제2 선택 신호를 선택하여 활성화하는 상기 제어 선택부 ;
    상기 제1 선택 신호에 응답하여 상기 노말 메모리 셀 어레이를 활성화하는 노말 메모리셀 제어부 ; 및
    상기 제2 선택 신호에 응답하여 상기 리던던시 셀을 활성화하는 리던던시셀 제어부를 구비하며,
    상기 리던던시셀 제어부는 제어 신호에 의하여 인에이블되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 노말 메모리 셀 어레이에 결함이 발생한 경우 리던던시 셀로 대체하여 불량 복구하는 리던던시 회로를 구비하는 반도체 메모리 장치의 불량 복구후의 결함 영역 판단 방법에 있어서,
    (a) 상기 반도체 메모리 장치를 다시 테스트 하는 단계 ;
    (b) 상기 (a)단계에 있어서 결함이 발생하지 않은 경우, 상기 반도체 메모리 장치가 정상임을 인식하는 단계 ; 및
    (c) 상기 (a)단계에 있어서 결함이 발생한 경우 발생된 결함 패턴을 제1 결함 패턴으로 하고, 상기 리던던시셀 제어부를 디스에이블 시켜 노말 메모리 셀 어레이를 테스트하여 결함을 검출한 제2 결함 패턴과 비교하여, 결함 발생 영역이 상기 노말 메모리 셀 어레이 영역인지 상기 리던던시 셀 영역인지를 판단하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 불량 복구후의 결함 영역 판단 방법
  3. 제2항에 있어서, 상기 (c)단계는
    (c1) 상기 (a)단계에 있어서 결함이 발생한 경우 상기 제1 결함 패턴을 검출하는 단계 ;
    (c2) 상기 (a)단계에 있어서 결함이 발생한 경우 상기 제어 신호에 의해 리던던시셀 제어부를 디스에이블 하고, 상기 제2 결함 패턴을 검출하는 단계 ;
    (c3) 상기 (c1)단계와 상기 (c2)단계에서 검출된 상기 제1 및 제2 결함 패턴들이 동일한가를 판단하는 단계 ;
    (c4) 상기 (c3)단계에서, 상기 제1 및 제2 결함 패턴들이 동일하다고 판단되면 상기 노말 메모리 셀 어레이 영역에 결함이 있음을 인식하는 단계 ; 및
    (c5) 상기 (c3)단계에서, 상기 제1 및 제2 결함 패턴들이 동일하지 않다고 판단되면 상기 리던던시셀 영역에 결함이 있음을 인식하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 불량 복구후의 결함 영역 판단 방법.
KR1019990066024A 1999-12-30 1999-12-30 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법 KR20010058670A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066024A KR20010058670A (ko) 1999-12-30 1999-12-30 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066024A KR20010058670A (ko) 1999-12-30 1999-12-30 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법

Publications (1)

Publication Number Publication Date
KR20010058670A true KR20010058670A (ko) 2001-07-06

Family

ID=19633178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066024A KR20010058670A (ko) 1999-12-30 1999-12-30 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법

Country Status (1)

Country Link
KR (1) KR20010058670A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667875A (zh) * 2019-03-05 2020-09-15 爱思开海力士有限公司 故障冗余电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667875A (zh) * 2019-03-05 2020-09-15 爱思开海力士有限公司 故障冗余电路

Similar Documents

Publication Publication Date Title
JP4716530B2 (ja) 自己修理回路を用い、且つ記憶位置を永久に不能としてメモリ動作を検査する方法
US6651202B1 (en) Built-in self repair circuitry utilizing permanent record of defects
KR20150030430A (ko) 셀프 리페어 장치
US7155643B2 (en) Semiconductor integrated circuit and test method thereof
JPS63239696A (ja) 冗長回路付メモリの試験装置
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
KR101944936B1 (ko) 페일 어드레스 저장회로, 리던던시 제어회로, 페일 어드레스 저장방법 및 리던던시 제어방법
TWI409820B (zh) Semiconductor Test System with Self - Test for Memory Repair Analysis
US7536614B1 (en) Built-in-redundancy analysis using RAM
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
KR101902577B1 (ko) 부품을 포함하는 제어 시스템의 기능 검사 방법
KR20010058670A (ko) 반도체 메모리 장치의 불량 복구후 결함 영역 판단 회로및 결함 영역 판단 방법
US20160042813A1 (en) Semiconductor memory device and method for testing redundancy word line
US7536611B2 (en) Hard BISR scheme allowing field repair and usage of reliability controller
US6687862B1 (en) Apparatus and method for fast memory fault analysis
JP2006510156A (ja) 検査中におけるメモリ冗長部分の使用可能化
JP2006286030A (ja) 半導体装置
KR100593731B1 (ko) 테스트 시간 단축기능을 가진 불휘발성 반도체 메모리 장치 및 테스트 방법
KR100532408B1 (ko) 메모리를 내장한 반도체장치에서 메모리 테스트 및 불량 셀(들) 복구방법
KR100526876B1 (ko) 반도체 메모리장치의 메모리 셀 테스트 방법
KR20030001909A (ko) 리페어 어드레스 검출 방법
JPH06310581A (ja) 半導体記憶装置の検査方法、及び検査装置
JPH02198100A (ja) 半導体メモリ装置
JP2001101896A (ja) 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置
JP2741878B2 (ja) メモリデバイス試験装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination