KR20010055382A - 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 - Google Patents

금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 Download PDF

Info

Publication number
KR20010055382A
KR20010055382A KR1019990056584A KR19990056584A KR20010055382A KR 20010055382 A KR20010055382 A KR 20010055382A KR 1019990056584 A KR1019990056584 A KR 1019990056584A KR 19990056584 A KR19990056584 A KR 19990056584A KR 20010055382 A KR20010055382 A KR 20010055382A
Authority
KR
South Korea
Prior art keywords
green sheet
layer
metal
metal substrate
inductor
Prior art date
Application number
KR1019990056584A
Other languages
English (en)
Other versions
KR100673537B1 (ko
Inventor
박성대
강현규
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019990056584A priority Critical patent/KR100673537B1/ko
Publication of KR20010055382A publication Critical patent/KR20010055382A/ko
Application granted granted Critical
Publication of KR100673537B1 publication Critical patent/KR100673537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

금속기판을 모듈의 전기적 그라운드로 이용하고, 스크린 프린팅에 의해 저항, 캐패시터, 및 인덕터를 다층 세라믹 회로 내부에 장입하여 제작된 금속상 저온 동시소성 세라믹 기판이 개시되어 있다. 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판, 및 상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함한다. 또한, 상기 그린시트 적층체는 상부층, 저항층, 인덕터층, 및 캐패시터층들이 내부에 장입됨으로써 구성된다. 상기 저항층, 인덕터층, 및 캐패시터층들은 다양한 형태로 제작될 수 있으며, 상기 그린시트와 금속기판이 전기적으로 연결되도록, 상기 금속기판의 접지면 위에 상기 그린시트의 비어-홀이 위치된다.

Description

금속상 저온 동시 소성 세라믹 기판 및 그 제작방법{A LOW TEMPERATURE COFIRED CERAMIC ON METAL AND METHOD OF PRODUCING THE SAME}
본 발명은 금속상 저온 동시소성 세라믹 기판(low temperature cofired ceramic-On-Metal: LTCC-M)에 관한 것으로, 특히 금속기판을 모듈의 전기적 그라운드(ground)로 이용하고, 스크린 프린팅에 의해 저항, 캐패시터, 및 인덕터를 다층 세라믹 회로 내부에 장입하여 제작된 금속상 저온 동시소성 세라믹 기판에 관한 것이다.
다양한 형태의 전자 디바이스들은 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적 회로 칩들을 사용한다. 이러한 멀티칩 모듈(Mutichip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 핀을 연결하고, 이러한 입출력 핀들을 통해 기판과 접속하게 된다.
한편, 신호 처리용 모듈의 경우에는 그 전기적 노이즈 성분을 제거하기 위해 모듈 내부의 회로를 그라운드(ground) 처리해야 하는 것이 필수적인데, 현재 이러한 모듈의 그라운드 처리를 위해 LTCC 모듈의 경우, 적층체의 어느 한 층에 접지 라인을 형성시키고, 모듈내 모든 회로의 그라운드 단자를 상기 접지 라인에 연결시키도록 되어 있다. 이와는 달리, 보다 안정적인 모듈의 접지 처리를 위해 적층체의 한 층(통상적으로 가장 저부의 그린 시트)에 그물(Mesh) 형태로 접지 라인들을 형성시키거나, 또는 LTCC-M 모듈의 경우, 금속 기판을 접지 단자로서 이용하고 있다. 그러나, 상기한 방법들은 적층체의 한 층을 접지에 할당하는 경우, 이에 필요한 재료 및 공정이 추가되어야 하고, 접지면의 전체 체적이 금속기판에 비해 훨씬 작으므로 금속기판 만큼의 효과를 기대할 수 없다. 또한, 금속 기판을 접지로 사용하는 경우에는 금속 기판 산화층의 일부를 제거하는 공정이 필요하다.
또한, 종래에는 저항, 인덕터, 및 캐패시터의 대부분을 세라믹 기판소성후 표면실장하는 방법으로 회로를 구성하였기 때문에 모듈의 면적을 줄이기는데 많은 어려움이 있었다.
따라서, 금속기판 자체를 전기적 그라운드로 사용함과 동시에 저항, 인덕터, 및 캐패시터를 세라믹 기판 내부에 장입하는 기술에 대한 요구가 있어 왔다.
이에, 본 발명은 상기한 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 실제 고주파에서 동작하는 모듈기판을 제작하기 위하여, 금속기판을 모듈의 전기적 그라운드로 이용하고, 스크린 프린팅에 의해 저항, 인덕터, 및 캐패시터를 다층 세라믹 회로 내부에 장입한 금속상 저온 동시소성 세라믹 기판을 제공하는 것이다.
상기와 같은 목적들을 달성하기 위해, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판, 및 상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함하고, 상기 그린시트 적층체는 상부층, 저항층, 인덕터층, 및 캐패시터층으로 구성된다. 또한, 상기 그린시트와 금속기판이 전기적으로 연결되도록, 상기 금속기판의 접지면 위에 상기 그린시트의 비어-홀이 위치된다.
상기 저항층은 그린시트 위에 저항 패턴을 인쇄하고, 상기 저항 패턴의 양단에 도전체 페이스트를 인쇄하여 구성된다.
상기 인덕터층은 그린시트 위에 스파이럴 형상의 패턴, 구불구불한 형상의 패턴, 또는 3차원형상의 코일 패턴으로 인쇄되어 구성된다.
상기 캐패시터층은 그린시트 위에 하부전극, 유전체 페이스트, 및 상부전극을 순서대로 인쇄하여 형성되거나, 그린시트 위에 두 개의 전극 패턴을 복수로 상호 교번되게 인쇄하여 형성되거나, 또는 한 쌍의 그린시트 상에 각각 전극 패턴을 인쇄하여 형성된다.
본 발명에 의하면, 저항, 인덕터, 및 캐패시터를 세라믹 기판 내부에 장입함으로써 표면 실장 부품의 수량을 크게 줄일수 있고, 세라믹의 시일링 효과에 따라 저항, 인덕터, 및 캐패시터 부품의 신뢰도를 높일 수 있으며, 단위 체적당 부품 집적오를 높일수 있어 소형 경량화에 유리한 효과를 얻을 수 있다.
도 1은 접지면이 형성되어 있는 금속기판의 단면도,
도 2A, 2B, 2C는 다양한 형태의 인덕터 패턴이 인쇄된 그린시트를 도시한 도면,
도 3A, 3B는 저항이 인쇄된 그린시트의 평면도 및 단면도,
도 4A, 4B, 4C, 4D는 다양한 형태의 캐패시터가 인쇄된 그린시트를 도시한 도면,
도 5는 적층을 위한 각 층별 그린시트의 배열의 일실시예를 도시한 도면,
도 6은 다층회로를 갖는 금속상 저온소성 세라믹 기판을 도시한 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
101: 금속기판 102: 접지면
103: 유약층 104: 접착제층
201: 그린시트 202,203,204: 인덕터 패턴
301: 저항 302: 컨덕터
401: 하부전극 402: 유전체 페이스트
403: 상부전극 404: 비어-홀
405,406,407,408,409: 전극 501: 캐패시터 층
502: 인덕터 층 503: 저항 층
504: 상부층 601: 세라믹
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
도 5는 적층을 위한 각 층별 그린시트의 배열의 일실시예를 도시한 도면이다.
도 5에 도시된 바와 같이, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 도전체 페이스트를 사용하여 접지면(102)을 형성한 금속기판(101) 위에 캐패시터층(501), 인덕터층(502), 저항층(503), 및 상부층(504)를 순서대로 적층하여 제작된다. 상기 캐패시터층(501), 인덕터층(502), 및 저항층(503)의 배열은 필요에 따라 서로 다르게 위치시킬 수 있다.
또한, 금속기판(101)을 모듈의 전기적 그라운드(ground)로 이용하기 위해서는 상기와 같이 각각의 회로 패턴이 인쇄된 캐패시터층(501), 인덕터층(502), 및 저항층(503)들과 금속기판(101)을 전기적으로 연결해 주는 통로가 필요하다. 이러한 연결 통로는 산화처리 전의 금속기판 위에 도전체 페이스트를 이용하여 접지면(102)을 인쇄하고 이를 비산화성 분위기에서 열처리하는 방법으로 제작된다.
비산화성 분위기에서 열처리된 접지면(102)은 치밀화된 도전체막으로서 금속기판(101)의 산화처리시에 도전체막 아래 부분의 니켈(Ni)층을 효과적으로 보호하는 역할을 하게 되고, 상기 다수의 층(501,502,503)들에 형성된 비어-홀(via-hole)을 통해 다층회로와의 전기적 접속을 가능하게 한다.
접지면(102)에 사용될 페이스트가 가져야 하는 특성은 금속기판 표면의 니켈층 위에서 인쇄성이 우수해야 하며, 비산화성 분위기에서도 열처리 후 충분히 치밀화된 구조를 가져야 하며, 특히 금속기판(101) 산화처리시 접지면 아래의 니켈층을 효과적으로 보호할 수 있어야 한다.
기존의 세라믹 기판에서는 수축율의 제어에 어려움이 있어 컨덕터(conductor)외에 다른 부품을 장입하기에 어려움이 있었다. 그러나, 금속상 저온 동시소성 세라믹 기판(LTCC-M)은 면방향 수축을 억제할 수 있으므로 용이하게 부품을 세라믹 내부에 장입할 수 있다. 즉, 레이아웃 상에서 구성된 저항, 인덕터, 및 캐패시터를 동일한 크기로 기판 내부에 구현할 수 있는 장점을 가지고 있으며, 스크린 프린팅(screen printing) 조건에 의해 용이하게 두께를 조절할 수 있다. 따라서, 신뢰도 높은 부품의 장입이 가능하여, 저항, 인덕터, 및 캐패시터가 모두 장입된 다층 회로기판을 제조할 수 있다.
이하, 본 발명의 일실시예를 따른 세라믹 기판의 제작방법에 대해 상세히 설명한다.
도 1은 접지면이 형성되어 있는 금속기판의 단면도이다.
먼저, 금속기판 자체를 모듈의 전기적 그라운드로 사용하기 위해 금속기판 상에 접지면을 형성해야 하는데, 그 공정은 다음과 같다.
금속기판(101) 위에 Cu/Ni 또는 Ni층을 크래딩(cladding), 도금, 디퓨젼 바인딩(diffusion binding) 중 하나의 방법으로 피복한 후, 원하는 크기로 절단한다. 유기용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거한 후 준비된 기판 위에 Ag 또는 Ag/Pd로 만들어진 페이스트를 원하는 패턴으로 스크린 프린터를 이용하여 인쇄한다. 이 기판을 비산화성 분위기의 소성로에 투입하여 인쇄된 페이스트를 치밀화시킨다. 비산화성 분위기를 제공하기 위하여, N2, Ar등의 가스 유동을 이용할 수 있다. 이때, 치밀화된 페이스트는 최종 모듈에서 다층세라믹 회로기판과금속기판을 전기적으로 연결하는 통로역할을 한다. 이후 금속기판을 산화시키고, 산화물층 위에 유약층(103)을 형성하며, 유약층(103) 표면위에 접착제층(104)를 인쇄하여 금속기판(101)을 완성한다.
다층회로를 구성하기 위해 그린시트를 원하는 치수로 절단하고, 펀처를 이용하여 비어-홀을 형성한 후, 비어-홀에 도전체 페이스트를 채워 넣는다. 비어-홀 은 층간회로를 연결하는 역할을 한다. 비어-홀을 채운 그린시트에는 각 층에 알맞는 회로패턴을 인쇄한다. 이때 금속기판과 연결되는 부분의 그린시트에는 비어-홀을 형성하여, 이를 통하여 금속기판과 전기적으로 연결될 수 있게 해야 한다. 따라서, 상기 비어-홀이 금속기판(101)의 접지면(102) 위에 위치하도록 회로를 구성한다.
도 2A, 2B, 2C는 다양한 형태의 인덕터 패턴이 인쇄된 그린시트를 도시한 도면이다.
도 2A에서는 도전체 페이스트를 이용하여 그린시트(201) 위에 스파이럴(spiral) 형상의 인덕터 패턴(202)을 인쇄하였고, 도 2B에서는 그린시트(201) 위에 구불구불한 형상의 인덕터 패턴(203)을 인쇄하였으며, 도 2C에서는 그린시트(201)의 적층에 의해 만들어지는 3차원형상의 인덕터 패턴(204)을 인쇄하였다. 상기 3차원형상의 인덕터 패턴(204)의 층간 코일의 연결은 비어-홀(205)을 통해 이루어진다. 이러한 다양한 인덕터 패턴들은 필요에 따라 선택되어 사용된다.
도 3A, 3B는 저항이 인쇄된 그린시트의 평면도 및 단면도이다.
도 3A 및 도 3B에 도시된 바와 같이, 저항층은 그린시트 위에 저항(301) 페이스트와 전극을 형성하기 위한 컨덕터(302) 페이스트를 인쇄함으로써 만들어진다. 이러한 저항층은 저항 및 컨덕터 페이스트의 조성과 인쇄되는 면적 및 두께에 따라서 다양한 값을 갖도록 용이하게 조절할 수 있다.
도 4A, 4B, 4C, 4D는 다양한 형태의 캐패시터가 인쇄된 그린시트를 도시한 도면이다.
도 4A는 유전체 페이스트(402)를 이용하여 평판형의 캐퍼시터를 그린시트위에 인쇄하는 방법을 나타낸 것이다. 먼저, 도전체 페이스트로 하부전극(401)을 인쇄하고, 건조 후 하부전극(401) 위에 유전체 페이스트(402)를 인쇄한다. 원하는 캐패시턴스(capacitance)를 얻기 위하여 유전체의 크기 또는 두께를 조절하여 인쇄한다. 건조후 상부전극(403)을 인쇄함으로써 캐패시터가 만들어진다. 이때, 상기 상부전극(403) 및 하부전극(401)에 비어-홀(404)을 연결하여 다층회로들과 연결시킨다. 이렇게 제작된 캐패시터는 세라믹 기판 재료 자체로는 얻기 어려운 하이-캐패시턴스(high capacitance)가 필요한 경우에 사용할 수 있다.
도 4B는 세라믹 기판 자체의 유전율을 이용하는 방법으로 매우 낮은 캐패시턴스가 필요한 경우 사용할 수 있으며, 도전체 페이스트로 된 두 개의 전극(405)을 그린시트(201) 위에 복수로 상호 교번되게 인쇄하면 로우-캐패시턴스(low capacitance)의 캐패시터가 용이하게 만들어진다.
도 4C는 그린시트의 두께를 이용한 캐패시터로서, 두 장의 그린시트(201) 위에 전극(406),(407)을 각각 인쇄한 후 적층함으로써 만들 수 있다.
도 4D는 그린시트(201)에 인쇄된 전극(408)을 캐패시터의 상부전극으로, 금속기판(101)의 접지면을 하부전극(409)으로 사용하는 방법으로 역시 그린시트 두께를 이용한 캐패시터이다.
상기와 같이 인쇄된 패턴들을 오븐에서 건조하여, 회로를 완성한다.
도 5에 도시된 바와 같이, 인쇄된 그린시트를 건조한 후, 저항, 인덕터, 및 캐패시터가 내부로 장입되어 각 층(501,502,503)을 이루는 그린시트를 80∼100℃의 온도에서 가압적층하여 하나의 성형체로 만든다. 이를 상기 준비된 금속기판(101) 위에 놓고 다시 가압하여 그린시트 적층체를 금속기판(101) 위에 부착되도록 한다.
도 6은 다층회로를 갖는 금속상 저온소성 세라믹 기판을 도시한 단면도이다.
도 6에 도시된 바와 같이, 상기 금속기판(101)과 그 위에 부착된 그린시트 적층체(601)를 850∼900℃ 온도에서 소성하면, 세라믹 내부에 저항, 인덕터, 및 캐패시터가 형성되어 있고, 접지면을 통하여 다층세라믹 기판과 금속기판이 전기적으로 연결된 금속상 저온 동시소성 세라믹 기판(LTCC-M)이 완성되게 된다.
이렇게 소성된 LTCC-M 기판 위에 후공정을 통하여 다시 회로패턴을 형성할 수 있으며, 표면실장 부품의 접합, IC 부착 등을 통하여 원하는 목적의 LTCC-M 모듈을 최종적으로 구현할 수 있다.
상기에 언급한 바와 같이, 본 발명에 따른 LTCC-M 모듈의 금속기판 자체를 전기적 그라운드로 사용하고 저항, 인덕터, 및 캐패시터를 다층세라믹 회로 내부에 장입함으로써, 그라운드를 형성하기 위한 추가 그린시트의 사용 및 공정이 불필요하여 경제적으로 우수하고, 표면 실장 부품의 수량을 획기적으로 줄일 수 있고, 저항, 인덕터, 및 캐패시터 패턴의 크기 및 두께의 조절이 용이하여 다양한 부품값을 쉽게 구현할수 있으며, 세라믹의 시일링 효과에 따라 저항, 인덕터, 및 캐패시터등 부품의 신뢰도를 높일 수 있고, 단위 체적당 부품 집적도를 높일 수 있어 소형 경량화에 유리한 효과를 얻을 수 있다.
또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (6)

  1. 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판; 및
    상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함하며,
    상기 그린시트 적층체는 상부층, 저항층, 인덕터층, 및 캐패시터층으로 구성되는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판.
  2. 제 1항에 있어서, 상기 그린시트와 금속기판이 전기적으로 연결되도록, 상기 금속기판의 접지면 위에 상기 그린시트의 비어-홀이 위치되는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판.
  3. 제 1항에 있어서, 상기 저항층은 그린시트 위에 저항 패턴을 인쇄하고, 상기 저항 패턴의 양단에 도전체 페이스트를 인쇄하여 구성되는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판.
  4. 제 1항에 있어서, 상기 인덕터층은 그린시트 위에 스파이럴 형상의 패턴으로 인쇄되거나, 그린시트 위에 구불구불한 형상의 패턴으로 인쇄되거나, 3차원형상의 코일 패턴으로 인쇄되는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의접지면 형성방법.
  5. 제 1항에 있어서, 상기 캐패시터층은 그린시트 위에 하부전극, 유전체 페이스트, 및 상부전극을 순서대로 인쇄하여 형성되거나 그린시트 위에 두 개의 전극 패턴을 복수로 상호 교번되게 인쇄하여 형성되거나 상기 캐패시터층은 한 쌍의 그린시트 상에 각각 전극 패턴을 인쇄하여 형성된 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판.
  6. 중앙부에 전극 패턴이 인쇄된 금속기판;
    상기 금속기판 위에 적층되고 비어-홀이 형성된 그린시트 적층체를 포함하며,
    상기 금속기판과 접하는 그린시트 적층체의 하부면에 전극 패턴이 인쇄된 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판.
KR1019990056584A 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 KR100673537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056584A KR100673537B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056584A KR100673537B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법

Publications (2)

Publication Number Publication Date
KR20010055382A true KR20010055382A (ko) 2001-07-04
KR100673537B1 KR100673537B1 (ko) 2007-01-24

Family

ID=19624895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056584A KR100673537B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법

Country Status (1)

Country Link
KR (1) KR100673537B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
CN105024556A (zh) * 2015-07-09 2015-11-04 中国科学院自动化研究所 基于低温共烧陶瓷混合集成的dc-dc变换器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563367A (ja) * 1991-04-26 1993-03-12 Ngk Insulators Ltd 低温焼成セラミツク多層配線基板
JPH0730253A (ja) * 1993-06-25 1995-01-31 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP3441842B2 (ja) * 1995-05-30 2003-09-02 京セラ株式会社 積層チップ状電子部品の製造方法
JPH09199635A (ja) * 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR100248196B1 (ko) * 1997-09-13 2000-03-15 김춘호 적층 세라믹 부품의 제조방법
KR20000034924A (ko) * 1998-11-17 2000-06-26 제닌 엠. 데이비스 저온 동시소성 다층세라믹내 수동 전자소자들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
CN105024556A (zh) * 2015-07-09 2015-11-04 中国科学院自动化研究所 基于低温共烧陶瓷混合集成的dc-dc变换器及其制造方法

Also Published As

Publication number Publication date
KR100673537B1 (ko) 2007-01-24

Similar Documents

Publication Publication Date Title
KR101409559B1 (ko) 개선된 중간 주파수 디커플링 방법
EP1265466A2 (en) Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US7430107B2 (en) Monolithic capacitor, circuit board, and circuit module
WO1999041019A1 (en) Individual, embedded capacitors for laminated printed circuit boards
JPH06112655A (ja) コイル内蔵多層印刷配線板およびその製造方法
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
KR100888132B1 (ko) 세라믹 상호접속 기판 상의 후막 커패시터
US20040108134A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2006140537A (ja) 配線基板およびその製造方法
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR100673537B1 (ko) 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법
JPH08186024A (ja) 積層インダクタ
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPS5917233A (ja) 複合積層セラミツク部品の製造方法
KR100970659B1 (ko) 고 신뢰성 다층 기판
KR20060114562A (ko) 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법
JP2002246267A (ja) 積層型複合デバイス及びその製造方法
KR100604366B1 (ko) 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
JPH09260144A (ja) コイル部品およびその製造方法
KR20060062931A (ko) 적층형 인덕터의 전극 구조
JP2007184631A (ja) 受動素子を備えた配線板の製造方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP2006041320A (ja) 積層型インダクタ
JPH06851Y2 (ja) セラミック多層配線基板
JP2001308667A (ja) Ｌｃフィルタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee