KR20010046901A - 반도체 박막 제조 방법 - Google Patents

반도체 박막 제조 방법 Download PDF

Info

Publication number
KR20010046901A
KR20010046901A KR1019990050860A KR19990050860A KR20010046901A KR 20010046901 A KR20010046901 A KR 20010046901A KR 1019990050860 A KR1019990050860 A KR 1019990050860A KR 19990050860 A KR19990050860 A KR 19990050860A KR 20010046901 A KR20010046901 A KR 20010046901A
Authority
KR
South Korea
Prior art keywords
thin film
wafer
thickness
bpsg
speed
Prior art date
Application number
KR1019990050860A
Other languages
English (en)
Inventor
전경식
조봉수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990050860A priority Critical patent/KR20010046901A/ko
Publication of KR20010046901A publication Critical patent/KR20010046901A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706Mechanical details, e.g. roller, belt

Abstract

본 발명은 반도체 제조 공정에 의하여 형성된 박막의 두께가 항상 일정하게 재현되도록 한 반도체 박막 제조 방법에 관한 것으로, 본 발명에 의하면 일정한 경향을 갖고 변경되는 BPSG 설비에 의하여 공정을 진행할 때 웨이퍼에 형성된 박막 두께를 지속적으로 목표 박막 두께와 대비하여 피드백 제어함으로써 공정을 진행할수록 목표 박막 두께에 근접되도록 하여 종래 공정이 진행될수록 목표 박막 두께로부터 멀어지는 것과 정반대로 공정이 진행될수록 목표 박막 두께에 근접되도록 하여 반도체 박막 공정에서 박막 두께에 의한 공정 불량을 근절할 수 있다.

Description

반도체 박막 제조 방법{Method for fabricating semiconductor film}
본 발명은 반도체 박막 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 제조 공정에 의하여 형성된 박막의 두께가 항상 일정하게 재현되도록 한 반도체 박막 제조 방법에 관한 것이다.
일반적으로 반도체 박막 기술에 의하여 제작된 반도체 소자는 고유의 특성을 갖는 다양한 박막으로 구성된다. 이와 같이 다층 박막으로 구성된 반도체 소자를 생산하기 위해서는 순수 실리콘 웨이퍼 전체에 소정 두께의 박막을 형성한 후, 필요한 부분을 남겨두고 나머지 부분은 에칭에 의하여 제거한 후 박막의 상면에 다른 박막들을 형성하는 과정을 반복하게 된다.
이와 같은 박막 공정을 반복적으로 수행하다 보면 필연적으로 박막의 패턴에 따라서 높고 낮은 부분이 발생하게 되고, 이와 같이 표면 요철이 발생한 상태에서 그 상면에 데포지션되는 박막의 스텝 커버리지(step coverage)가 안좋게 되어 후속 박막 공정에 나쁜 영향을 미치게 된다.
이와 같은 박막의 표면 요철을 제거하는 박막으로는 PSG(Phophorous Silicate Glass)가 사용되고 있다. 이 PSG는 실란(SiH4)에 PH3형태의 인과 산소를 반응시켜 SiO2와, P2O5로 구성된 이원계 실리케이트로, PSG는 약 1100℃ 정도의 고온에서 공정이 진행되어 박막의 표면 요철을 줄여줌으로써 데포짓되는 막의 스텝커버리지를 좋게 한다.
이와 같은 PSG는 고온으로 공정이 진행됨으로 부수적으로 고온 공정에 따른 결함이 유발될 우려가 있을 경우 사용하기 어려운 결함이 있어 최근에는 PSG의 특성을 그대로 유지하면서 공정 진행 온도를 낮추기 위하여 PSG에 붕소(Boron)를 첨가하여 공정 진행 온도를 감소시킨 BPSG막이 널리 사용되고 있다.
이 BPSG 막을 제작하기 위한 BPSG 제조 설비는 소정 면적을 갖는 챔버, 챔버의 내부에 소정 길이를 갖도록 설치된 벨트 컨베이어, 벨트 컨베이어에 웨이퍼를 공급하는 웨이퍼 공급장치 및 벨트 컨베이어를 따라서 이송되는 웨이퍼에 공정 가스를 분사하는 인젝터를 포함한다.
이와 같은 BPSG 제조 설비는 BPSG 박막의 두께의 정밀도가 매우 중요한 바, BPSG 박막의 두께를 결정하는 요인은 벨트 컨베이어에 의하여 이송되는 웨이퍼의 속도 및 인젝터에서 분사되는 공정 가스량의 많고 적음에 의하여 결정된다.
이때, 인젝터에서 분사되는 공정 가스량 및 벨트 컨베이어의 속도를 일정하게 하더라도 시간이 경과될수록 챔버의 내부에 공정 가스량이 증가되어 BPSG 박막의 두께가 증가되는 경향을 보인다.
이와 같은 경우, BPSG 박막의 두께를 일정하게 하기 위해서는 벨트 컨베이어의 속도를 시간이 경과될수록 점차 빠르게 해주어야 하지만 작업자의 경험에 따라서 벨트 컨베이어 속도를 가감함으로 BPSG 박막의 두께를 항상 일정하게 재현하는데 많은 어려움이 있다.
따라서, 본 발명은 이와 같은 종래 어려움을 감안한 것으로써, 본 발명의 목적은 BPSG 공정이 진행된 웨이퍼에 형성된 BPSG 박막의 두께 데이터를 참조하여 벨트 스피드를 제어함으로써 다음 공정이 진행될 웨이퍼에 형성되는 BPSG 박막의 두께가 목표 두께에 보다 근접하도록 함에 있다.
본 발명의 다른 목적은 상세하게 후술될 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.
도 1은 본 발명에 의한 반도체 박막 제조 방법을 구현하기 위한 반도체 박막 제조 시스템의 반도체 박막 제조 설비를 도시한 개념도.
도 2는 본 발명에 의한 반도체 박막 제조 방법을 구현하기 위한 반도체 박막 제조 시스템을 도시한 개념도.
이와 같은 본 발명의 목적을 구현하기 위한 반도체 박막 제조 방법은 반도체 박막 공정이 진행되는 웨이퍼를 가감속되는 이송장치에 안착시킨 상태에서 웨이퍼를 소정 속도로 이송하면서 웨이퍼에 공정 가스를 분사하여 박막 공정을 진행하고, 웨이퍼에 형성된 박막의 두께를 측정하고, 박막에 두께 및 이미 공정이 진행된 웨이퍼에 형성된 박막 두께에 의하여 기준 박막 두께를 산출하고 기준 박막 두께가 목표 박막 두께와 동일하도록 이송장치의 변경된 속도를 산출하고, 산출된 속도로 이송장치가 웨이퍼를 이송하면서 박막 공정을 진행하는 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 박막 제조 시스템을 첨부된 도 1, 도 2를 참조하여 설명하면 다음과 같다.
첨부된 도 1에는 본 발명에 의한 반도체 박막 제조 시스템의 일부인 BPSG 박막 제조 설비가 도시되어 있고, 첨부된 도 2에는 도 1에 도시된 BPSG 박막 제조 설비가 포함된 반도체 박막 제조 시스템이 전체적으로 도시되어 있다.
첨부된 도 2를 참조하면 본 발명에 의한 반도체 박막 제조 시스템(100)은 BPSG 박막을 형성하는 시스템으로 첨부된 도 1에 도시된 BPSG 설비(10), 계측기(20), 주제어기(30), 생산제어시스템(40) 및 BPSG 설비 제어기(50)를 포함한다.
구체적으로, BPSG 설비(10)는 전체적으로 보아 소정 내부 면적을 갖는 챔버(1), 챔버(1)의 내부에 설치된 벨트 컨베이어(3), 벨트 컨베이어(3)의 상면에 BPSG 공정이 진행될 웨이퍼(5)를 공급하는 웨이퍼 공급장치(7), 웨이퍼 공급장치(7) 및 벨트 컨베이어(3)에 의하여 이송되는 웨이퍼(5)에 공정 가스를 분사하는 공정 가스 분사장치(9)를 포함한다.
보다 구체적으로, 계측기(20)는 BPSG 설비(10)로부터 공정이 종료된 후 배출된 웨이퍼(5)를 공급받아 BPSG막의 두께를 계측한다.
이때, 계측 오차를 최소화하기 위하여 웨이퍼(5)의 5 곳 이상을 지정하여 계측하도록 한다.
계측기(20)에서 계측된 계측 데이터는 네트워크에 의하여 연결된 주제어기(30)로 전송되어 저장되고, 주제어기(30)에서는 전송되어 저장된 계측 데이터를 처리하여 해당 생산 제어 시스템(40)에 공정에 필요한 다양한 정보를 제공한다.
생산 제어 시스템(40)은 다시 생산 제어 시스템(40)에 속한 BPSG 설비 제어기(50)에 공정에 필요한 다양한 정보 예를 들면 공정 순서, 공정 온도, 가스 분사량, 벨트 속도 등의 변수를 제공한다.
이후, BPSG 설비 제어기(50)는 제공된 변수에 의하여 BPSG 설비(10)가 웨이퍼(5)에 정확한 공정이 진행되도록 한다.
이때, 앞서 설명한 벨트 컨베이어(3)를 보다 구체적으로 설명하면, 벨트 컨베이어(3)는 벨트(3a), 벨트 구동장치(미도시)로 구성되며 벨트 구동장치는 전기적 신호에 의하여 벨트(3a)의 이송 속도를 정밀하게 가감속할 수 있는 구성을 갖는다.
이와 같이 구성된 BPSG 설비(10)는 정확한 공정 수행을 위하여 주기적으로 클리닝이 수행된다.
클리닝이 수행된 BPGS 설비(10)에 의하여 웨이퍼(5)에 BPSG 공정이 진행될 때 웨이퍼(5)에 형성되는 BPSG 박막의 두께는 벨트 컨베이어(3)에 의한 웨이퍼의 이송 속도와 공정 가스 분사장치(9)에서의 공정 가스 분사량의 많고 적음에 의하여 결정된다.
그러나, 웨이퍼(5)의 이송 속도 및 공정 가스 분사량을 일정하게 하더라도 BPSG 공정이 진행된 웨이퍼의 수가 누적될수록 점차 웨이퍼(5)에 형성되는 BPSG 박막의 두께는 증가되는 경향을 보인다.
이와 같은 경향은 챔버(1)의 내부에 공정 가스가 점차적으로 누적되어 공정 가스 분사장치(9)에 의하여 공정 가스가 분사되는 가스의 양이 일정하더라도 실제 챔버(1)의 내부에 존재하는 공정 가스의 농도가 증가되는데 기인한다.
이와 같이 웨이퍼(5)에 형성되는 BPSG 박막의 두께가 원하는 박막 두께로부터 벗어나는 것을 방지하기 위해서 본 발명에서는 BPSG 박막 두께에 영향을 미치는 요소로 작용하는 벨트 컨베이어(3)의 속도를 웨이퍼(5)의 BPSG 박막 두께에 따라서 다르게 한다.
이를 구현하기 위해서 주제어기(30)는 현재 BPSG 공정이 진행된 웨이퍼(5)의 박막 중 적어도 5 곳 이상을 계측한 후 계측값의 평균을 구하여 현재 평균 박막 두께인 ctox(n)를 구한다.
이때, 구해진 현재 평균 박막 두께인 ctox(n)와 이전 공정에서의 기준 박막 두께인 rtox(n-1)에 의하여 현재 기준 박막 두께인 rtox(n)이 구해진다.
여기서 처음 웨이퍼에 BPSG 공정이 진행될 때 rtox(n-1)이 존재하지 않음으로 rtox(n-1)은 목표 박막 두께(target)가 된다. 즉, n=1 일때, rtox(n-1)=target이된다.
이와 같이 구해진 ctox(n)과 rtox(n-1)에 의하여 현재 기준 박막 두께인 rtox(n)가 구해진다.
rtox(n)을 구하기 위해서는 먼저, 주제어기(30)는 절대값으로 ctox(n)과 rtox(n-1)의 차이를 구한 다음 이때 차이가 허용오차보다 같거나 작은지를 판단한다.
만일, 차이가 허용오차보다 같거나 작을 경우 ctox(n)을 rtox(n)과 동일한 값으로 설정한다.
만일, 차이가 허용오차보다 클경우 rtox(n)은 rtox(n-1)에 허용 오차를 가감한 값으로 설정한다.
이로써 rtox(n)이 결정되면 rtox(n)을 기준으로 이후 BPSG 공정이 진행될 벨트 속도를 구한다.
즉, 이후 벨트속도(n+1)에 목표박막두께를 곱한 값은 이전 벨트 속도(n)에 rtox(n)을 곱한 비례식과 동일하게 되어 이후 벨트속도(n+1)이 결정된다.
이때, <수학식 1>에 의하여 구해진 이후 벨트속도(n+1)이 매우 급격하게 변경될 경우 이를 경보하고 수작업 등에 의하여 벨트 속도를 산출한 후 공정이 개시되도록 하는 것이 바람직하다.
여기서 주의할 것은 벨트 속도는 몇 장의 웨이퍼 예를 들어 6매 이상의 웨이퍼가 공정이 진행된 상태에서 벨트 속도의 변경의 평균값으로 변경하는 것이 벨트 속도 변경에 따른 부작용을 최소화할 수 있다.
이어서, BPSG 설비 제어기(50)는 BPSG 설비(10)의 벨트 구동장치를 제어하여 벨트 컨베이어(3)의 벨트 속도가 <수학식 1>에 의하여 산출된 수정된 벨트 속도를 갖도록 한 후, 웨이퍼(3)가 BPSG 공정을 수행할 수 있도록 한다.
이상에서 상세하게 설명한 바에 의하면, 일정한 경향을 갖고 변경되는 BPSG 설비에 의하여 공정을 진행할 때 웨이퍼에 형성된 박막 두께를 지속적으로 목표 박막 두께와 대비하여 피드백 제어함으로써 공정을 진행할수록 목표 박막 두께에 근접되도록 하여 종래 공정이 진행될수록 목표 박막 두께로부터 멀어지는 것과 정반대로 공정이 진행될수록 목표 박막 두께에 근접되도록 하여 반도체 박막 공정에서 박막 두께에 의한 공정 불량을 근절할 수 있는 유용함이 있다.

Claims (2)

  1. 반도체 박막 공정이 진행되는 웨이퍼를 가감속되는 이송장치에 안착시킨 상태에서 상기 웨이퍼를 소정 속도로 이송하면서 상기 웨이퍼에 공정 가스를 분사하여 박막 공정을 진행하는 단계와;
    상기 웨이퍼에 형성된 박막의 두께를 측정하는 단계와;
    상기 박막에 두께 및 이미 공정이 진행된 웨이퍼에 형성된 박막 두께에 의하여 기준 박막 두께를 산출하고 기준 박막 두께가 목표 박막 두께와 동일하도록 상기 이송장치의 변경된 속도를 산출하는 단계와;
    산출된 속도로 상기 이송장치가 상기 웨이퍼를 이송하면서 박막 공정을 진행하는 단계를 포함하는 반도체 박막 제조 방법.
  2. 제 1 항에 있어서, 상기 박막 공정을 진행되도록 하는 이송장치는 벨트, 벨트의 속도를 가감속하는 변속 수단을 포함하는 벨트 구동장치로 구성된 반도체 박막 제조 방법.
KR1019990050860A 1999-11-16 1999-11-16 반도체 박막 제조 방법 KR20010046901A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990050860A KR20010046901A (ko) 1999-11-16 1999-11-16 반도체 박막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990050860A KR20010046901A (ko) 1999-11-16 1999-11-16 반도체 박막 제조 방법

Publications (1)

Publication Number Publication Date
KR20010046901A true KR20010046901A (ko) 2001-06-15

Family

ID=19620324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050860A KR20010046901A (ko) 1999-11-16 1999-11-16 반도체 박막 제조 방법

Country Status (1)

Country Link
KR (1) KR20010046901A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545227A (zh) * 2012-07-10 2014-01-29 无锡华润上华科技有限公司 监控半导体器件中磷硅玻璃层的磷浓度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645242A (ja) * 1992-07-24 1994-02-18 Hitachi Ltd レジスト塗布方法及びその装置
JPH0846339A (ja) * 1994-07-30 1996-02-16 Sony Corp スプレー式半田フラックス塗布システム
JPH0873518A (ja) * 1994-09-05 1996-03-19 Sanyo Chem Ind Ltd 含水ゲル状重合体の連続的乾燥方法
KR19990056582A (ko) * 1997-12-29 1999-07-15 윤종용 비피에스지 공정의 최적화 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645242A (ja) * 1992-07-24 1994-02-18 Hitachi Ltd レジスト塗布方法及びその装置
JPH0846339A (ja) * 1994-07-30 1996-02-16 Sony Corp スプレー式半田フラックス塗布システム
JPH0873518A (ja) * 1994-09-05 1996-03-19 Sanyo Chem Ind Ltd 含水ゲル状重合体の連続的乾燥方法
KR19990056582A (ko) * 1997-12-29 1999-07-15 윤종용 비피에스지 공정의 최적화 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545227A (zh) * 2012-07-10 2014-01-29 无锡华润上华科技有限公司 监控半导体器件中磷硅玻璃层的磷浓度的方法

Similar Documents

Publication Publication Date Title
JP3898857B2 (ja) 半導体基板への薄膜形成工程における薄膜厚さ制御方法
US4388342A (en) Method for chemical vapor deposition
US6241822B1 (en) Vertical heat treatment apparatus
US7195930B2 (en) Cleaning method for use in an apparatus for manufacturing a semiconductor device
KR100521109B1 (ko) 처리 장치 및 클리닝 방법
US4812712A (en) Plasma processing apparatus
EP1548809B1 (en) Heat treatment method and heat treatment apparatus
CN1977351A (zh) 等离子体离子注入系统的原位处理室制备方法
WO2002007210A3 (en) Method and apparatus for modeling thickness profiles and controlling subsequent etch process
KR20010046901A (ko) 반도체 박막 제조 방법
EP0031671B1 (en) A method of growing silicate glass layers employing a chemical vapour deposition process
JP3269463B2 (ja) 薄膜成長温度の補正方法
JP3084024B1 (ja) プラズマcvd装置のチャンバークリーニング方法およびプラズマcvd装置
KR0165320B1 (ko) 반도체 산화 공정의 소크타임 설정 방법
JP2004072030A (ja) 半導体製造装置
JPH0897193A (ja) 半導体素子の製造方法
CN113539802A (zh) 外延晶圆的制造系统及外延晶圆的制造方法
JP2790111B2 (ja) プラズマ処理方法
JPH04311036A (ja) 絶縁膜形成方法
JP3021026B2 (ja) インライン成膜装置
JPH0521365A (ja) 半導体装置の製造方法
KR200148773Y1 (ko) 반도체 제조장비의 화학증착장치
JPH08264516A (ja) 成膜装置
JPH11307605A (ja) 半導体製造装置及び半導体製造方法
JPH11186249A (ja) 半導体プロセス制御装置及び制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application