KR20010038785A - 실시간 데이터 처리 장치 및 방법 - Google Patents

Abstract

본 발명은 본 발명은 실시간 데이터의 전송시에 발생하는 지터를 보상하기 위하여 필요한 FIFO 버퍼의 용량을 줄이기 위하여 외부 메모리를 활용하는 실시간 데이터 처리 장치에 관한 것으로, 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신노드에 전송하는 실시간 데이터 전송 장치에 있어서, 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신노드에서 수신되어, 복호화되기 전까지의 수신시간을 설정하는 수신시간 설정수단; 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부버스를 통하여 외부메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부버스를 통하여 독출하는 외부메모리 인터페이스부; 상기 외부메모리 인터페이스부를 통하여 상기 외부메모리로부터 독출된 데이터를 임시적으로 저장하는 전송 선입선출 버퍼; 및 상기 전송 선입선출 버퍼로부터 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 패킷화 수단을 포함함을 특징으로 한다.

본 발명에 의하면 데이터 전송시에 발생하는 지터를 보상하기 위하여 필요한 FIFO 버퍼의 일부로써 외부 메모리를 활용함에 의하여, 실시간 데이터에 대하여 일정 지연 시간내에 서비스 제공하면서도 작은 내부 FIFO 버퍼만을 가지는 실시간 데이터 처리기를 구성할 수 있다.

Description

실시간 데이터 처리 장치 및 방법{Apparatus for realtime data processing and method thereof}

본 발명은 실시간 데이터 처리 장치에 관한 것으로, 특히 실시간 데이터의 전송시에 발생하는 지연 또는 지터를 보상하기 위하여 필요한 FIFO 버퍼의 용량을 줄이기 위하여 외부 메모리를 활용하는 실시간 데이터 처리 장치 및 그 방법에 관한 것이다.

디지탈 시대의 확산과 발전에 따라 우리는 주변에서 점점 더 많은 디지탈 제품, 예를 들어 DVD(Digital Video Disc) 플레이어, 케이블 STB(Set Top Box), 디지탈 TV 등을 볼 수 있게 되었다. 또한, 이들 디지탈 제품들을 하나의 공통된 네트워크로 연결할 필요성이 발생하여, 저렴한 가격의 IEEE1394 직렬 버스(serial bus)가 고안되었다. 현재, IEEE1394 직렬 버스를 통하여 각 노드간에 데이터를 서로 주고 받을 수 있도록 하기 위하여 많은 규격이 생기고, 이를 구현하는 장치들이 개발되고 있다.

IEEE1394 직렬 버스를 통하여 전송되는 데이터는 일반적으로 압축된 MPEG 영상 데이터, SD-DVCR(Standard Definition Digital VCR), HD-DVCR(High Definition Digital VCR), DSS(Digital Satellite System) 등과 같이 실시간 처리를 요구하는 경우가 대부분이다. 이러한 실시간 데이터 처리를 위한 표준안을 규정하고 있는 IEC-61883과 1394TA를 만족하는 하드웨어 장치를 구현할 때, 실시간 데이터를 일시적으로 저장하는 FIFO 버퍼가 하드웨어 장치의 상당 부분을 차지한다.

도 1은 IEC-61883 표준안을 만족하는 종래의 실시간 데이터 처리기(160)의 구조를 개략적으로 도시한 것이다.

도 1에 도시된 바와 같이, 실시간 데이터 처리기(160)는 A/V 인터페이스(110), 수신 시간 설정부(120), MUX(140), 등시성 전송 선입선출 버퍼(142; 이하, 전송 FIFO라 참조함) 및 패킷화부(packetizer; 150)를 통하여 실시간 데이터의 전송 처리를 수행하고, 디패킷타이저(depacketizer; 150), 등시성 수신 선입선출 버퍼(144; 이하, 수신 FIFO라 참조함), DEMUX(146), 수신 타임스탬프 오프셋 점검기(128) 및 A/V 인터페이스(110)를 통하여 실시간 데이터의 수신 처리를 수행한다.

실시간 데이터를 전송할 경우, A/V 인터페이스(110)를 통하여 오디오 또는 비디오 장치, 즉 A/V 장치(100)로부터 입력된 각 데이터에 IEC-61883에서 정의한 32비트 SPH(Source Packet Header)의 타임스탬프가 수신 시간 설정부(120)를 통하여 설정되고, MUX(140)를 통하여 각 데이터에 해당 타임스탬프가 부가되어 전송 FIFO(142)에 저장된다. 패킷화부(150)는 전송 FIFO(142)에서 데이터를 독출하여 IEC-61883에서 정의한 CIP(Common Isochronous Packet) 헤더를 부가한 패킷을 구성하고, 이를 IEEE1394 직렬 버스(184)를 통하여 수신 노드에 전송하기 위하여 패킷에 대한 각종 정보와 함께 링크 계층(LINK; 180)으로 전달한다. LINK(180)는 최종적으로 링크 헤더 및 오류 제어를 위한 테일러를 부가한 전송 패킷을 구성하여, 이를 물리 계층(PHY; 182)을 통하여 IEEE1394 직렬 버스(184)로 전송한다.

이의 구체적인 동작을 IEC-61883에서 정의한 데이터 중에서 188 바이트의 MPEG TS(Transport Stream)를 전송하는 경우를 예를 들어 설명하기로 한다.

우선, 실시간 데이터 처리기(160)는 A/V 장치(100)에서 발생한 MPEG TS 데이터를 A/V 인터페이스(110)를 통하여 입력받는다. 이 데이터에 전송시 발생할 수 있는 지연 또는 지터(jitter)의 보상을 고려한 4 바이트의 SPH 타임스탬프를 부가하여 192 바이트의 TS 패킷을 구성한다. 수신 시간 설정부(120)는 전송 지터의 보상을 고려하여, IEEE1394에서 정의된 CTR(CYCLE_TIME Register; 126)의 하위 25 비트와 일정 지연 시간인 전송 타임 스탬프 오프셋(122)을 가산기(124)를 통하여 더해서 SPH의 타임스탬프를 만든다.

192 바이트의 TS 패킷은 전속단 지터를 보상하기 위하여 전송 FIFO(142)에 저장되는데, IEC-61883에서는 60Mbps 입력의 경우에 약 4K 바이트의 전송 FIFO(142)를 제안하고 있다. 전송 FIFO(142)에 저장된 데이터는 입력 데이터의 비트율에 따라 서로 다른 갯수의 패킷으로 결합되어 패킷화부(150)에 의하여 하나의 IEEE1394 패킷으로 패킷화된다. 예를 들어, 60Mbps의 입력 데이트 비트율에서는 5개의 192 바이트 TS 패킷을 하나의 IEEE1394 전송 패킷으로 구성한다. 또한, 패킷화부(150)는 여기에 IEC-61883에서 정의한 CIP 헤더를 붙이고, IEEE1394 LINK 헤더를 구성하기 위하여 필요한 정보, 예를 들어 속도, 채널, 태그 등을 부가하여 LINK(180)로 보낸다. LINK(180)에서는 오류 제어를 위한 CRC(Cyclic Redundancy Code)와 링크 헤더를 부가하여 IEEE1394에서 정의한 등시성 패킷으로 만들어 PHY(182)를 통하여 IEEE1394 직렬 버스(184)로 전송한다.

실시간 데이터 처리기(160)의 수신 처리 과정은 송신 처리 과정의 역과정이다. 실시간 데이터를 수신할 경우에는, IEEE1394 직렬 버스(184)를 통하여 수신된 데이터는 PHY(182), LINK(180)를 거쳐서 디패킷타이저(150)에서 등시성 패킷 정보를 가지고 있는 헤더, CIP 헤더 및 수신 확인 또는 에러 등의 정보를 가지고 있는 테일러(tailer)가 분리되고, 페이로드(payload) 데이터만이 수신 FIFO(144)에 저장된다. 수신 FIFO(144)에 저장된 각 데이터는 해당 SPH의 타임스탬프가 수신 타임스탬프 오프셋 점검기(128)에 의하여 점검되어, 그 값이 IEC-61883에서 정의된 CTR(126; 도 1에서는 편리를 위하여 CTR를 점선으로 중복 도시하였으나, 실제로 이는 수신 시간 설정부에 있는 CTR과 같은 것임)의 CYCLE_TIME 값과 같을 때, 수신 FIFO(144)에서 독출되어 DEMUX(146)를 통하여 SPH를 분리하고, A/V 인터페이스(110)를 통하여 A/V 장치(100)에 전달된다. 여기서, 수신단에서도 송신단과 마찬가지로 4K 바이트 정도의 수신 FIFO(144)가 필요하다. 왜냐하면, 송신단에서는 최악의 경우에 발생될 수 있는 지터를 고려하여 해당 데이터의 수신 타임스탬프를 설정하기 때문에, 수신단에서 최상의 경우로 해당 데이터를 수신한 경우에는 해당 데이터의 SPH의 타임스탬프 값이 현재의 CTR 값과 일치할 때까지 해당 데이터를 수신 FIFO(144)에 저장하고 있어야 하기 때문이다. 또한, IEC-61883에서 제안하고 있는 바와 같이 최악의 경우를 고려하여 수신단의 수신 FIFO(144)는 송신단의 송신 FIFO(142)보다는 다소 큰 것이 좋다.

이상의 설명에서 알 수 있는 바와 같이, 종래의 방식에서는 양방향(full duplex)을 가정할 경우에 약 8K 바이트의 FIFO 버퍼(142, 144)가 필요하다. 8K 바이트 크기의 버퍼는 실시간 데이터 처리기(160)의 전체 하드웨어 구성에서 상당한 부분을 차지한다. 따라서, 실시간 데이터 처리기(160)의 하드웨어 자원 구성의 효율을 높이기 위해서는 송수신을 위한 FIFO 버퍼(142, 144)의 크기를 줄일 필요가 있다.

본 발명이 이루고자 하는 기술적인 과제는 상기의 문제점을 해결하기 위해, 외부의 메모리를 실시간 데이터의 전송시에 발생하는 지터를 보상하기 위하여 필요한 총 선입선출(FIFO) 버퍼의 일부로 활용하여, 작은 내부 FIFO 버퍼만을 가지는 실시간 데이터 처리 장치를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적인 과제는 작은 내부 FIFO 버퍼를 가지는 실시간 데이터 처리기에서의 실시간 데이터 처리 방법 및 이를 위한 기록 매체를 아울러 제공하는 데 있다.

도 1은 IEC-61883 표준안을 만족하는 종래의 실시간 데이터 처리기의 구조를 개략적으로 도시한 것이다.

도 2는 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치의 구조를 개략적으로 도시한 것이다.

도 3은 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치의 구조를 개략적으로 도시한 것이다.

도 4는 본 발명의 바람직한 실시예에 따른 실시간 데이터 송수신 장치의 구조를 개략적으로 도시한 것이다.

도 5는 본 발명의 바람직한 실시예에 따른 실시간 데이터의 전송 처리 방법에 대한 흐름도이다.

도 6은 본 발명의 바람직한 실시예에 따른 실시간 데이터의 수신 처리 방법에 대한 흐름도이다.

상기 기술적 과제를 해결하기 위하여, 본 발명에 일측면에 의한 실시간 데이터 전송 장치는 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하는 실시간 데이터 전송 장치에 있어서, 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 설정하는 수신 시간 설정 수단; 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하는 외부 메모리 인터페이스부; 상기 외부 메모리 인터페이스부를 통하여 상기 외부 메모리로부터 독출된 데이터를 임시적으로 저장하는 전송 선입선출 버퍼; 및 상기 전송 선입선출 버퍼로부터 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 패킷화 수단을 포함함을 특징으로 한다.

또한, 상기 상기 전송 선입선출 버퍼는, 상기 패킷화 수단을 통하여 1개로 패킷화되는 최대 데이터를 저장할 수 있는 크기임이 바람직하다.

본 발명의 다른 측면에 의한 실시간 데이터 전송 장치는 오디오 또는 비디오 장치로부터 소정의 단위로 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하는 실시간 데이터 전송 장치에 있어서, 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 상기 소정의 단위별로 설정하는 수신 시간 설정 수단; 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 상기 소정의 단위별로 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 상기 소정의 단위별로 독출하는 외부 메모리 인터페이스부; 상기 외부 메모리 인터페이스부를 통하여 상기 외부 메모리로부터 독출된 데이터를 상기 수신 노드로 전송하기 위하여 전송 매체에 접근할 때 발생하는 지터를 보상하기 위하여 상기 소정의 단위별로 임시적으로 저장하는 전송 선입선출 버퍼; 및 상기 전송 선입선출 버퍼로부터 상기 소정의 단위별로 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 패킷화 수단을 포함함을 특징으로 한다.

본 발명의 일측면에 의한 실시간 데이터 수신 장치는 전송 노드로부터 전송된 수신 시간이 설정되어 있는 데이터를 수신하여 상기 설정된 수신 시간 내에 오디오 또는 비디오 장치로 전달하는 실시간 데이터 수신 장치에 있어서, 상기 전송 노드로부터 전송된 데이터 패킷을 물리 및 링크 계층을 통하여 수신하여, 상기 패킷의 페이로드 데이터를 추출하는 페이로드 추출 수단; 상기 페이로드 추출 수단에서 추출된 페이로드 데이터를 외부 메모리에 저장하기 전에 임시적으로 저장하는 수신 선입선출 버퍼; 상기 수신 선입선출 버퍼로부터 데이터를 독출하여 외부 버스를 통하여 상기 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하여 상기 오디오 또는 비디오 장치로 전달하는 외부 메모리 인터페이스부; 및 상기 외부 메모리 인터페이스부를 통하여 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 수신 시간 점검 수단을 포함함을 특징으로 한다.

또한, 상기 수신 시간 점검 수단은, 상기 페이로드 추출 수단에서 추출된 페이로드 데이터로부터 소정의 단위별로 설정되어 있는 상기 수신 시간을 추출하여, 상기 수신 시간을 임시적으로 저장하는 수신 시간 레지스터 화일을 구비하며, 상기 수신 시간 레지스터 화일에 저장된 수신 시간을 참조하여, 해당 데이터의 독출 시점을 결정함이 바람직하다.

또한, 상기 수신 시간 점검 수단은, 상기 페이로드 추출 수단에서 추출된 페이로드 데이터로부터 상기 소정의 단위별로 설정되어 있는 상기 수신 시간을 추출하여, 상기 외부 메모리 인터페이스를 통하여 상기 외부 버스에 접근할 때 발생하는 지터를 상기 추출된 수신 시간에 더한 값을 상기 수신 시간 레지스터 화일에 저장함이 바람직하다.

본 발명의 일측면에 의한 실시간 데이터 처리 장치는 오디오 또는 비디오 장치로부터 부호화된 전송 데이터를 입력받아 일정한 지연 시간 내에 수신 노드에 전송하고, 지연 허용 시간이 설정되어 있는 수신 데이터를 수신하여 상기 설정된 지연 허용 시간 내에 상기 오디오 또는 비디오 장치로 전달하는 실시간 데이터 처리 장치에 있어서, 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 전송 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 설정하는 수신 시간 설정 수단; 상기 오디오 또는 비디오 장치로부터 입력받은 전송 데이터를 외부 버스를 통하여 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 전송 데이터를 상기 외부 버스를 통하여 독출하는 제1 외부 메모리 인터페이스부; 상기 제1 외부 메모리 인터페이스부를 통하여 상기 외부 메모리로부터 독출된 전송 데이터를 임시적으로 저장하는 전송 선입선출 버퍼; 상기 전송 선입선출 버퍼로부터 상기 전송 데이터를 독출하고, 상기 독출된 전송 데이터를 패킷화하여 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하고, 상기 물리 및 링크 계층을 통하여 상기 수신 데이터의 패킷을 수신하여, 상기 수신 패킷의 수신 페이로드 데이터를 추출하는 패킷화 및 페이로드 추출 수단; 상기 패킷화 및 페이로드 추출 수단에서 추출된 수신 페이로드 데이터를 상기 외부 메모리에 저장하기 전에 임시적으로 저장하는 수신 선입선출 버퍼; 상기 수신 선입선출 버퍼로부터 상기 수신 데이터를 독출하여 상기 외부 버스를 통하여 상기 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 수신 데이터를 상기 외부 버스를 통하여 독출하여 상기 오디오 또는 비디오 장치로 전달하는 제2 외부 메모리 인터페이스부; 및 상기 제2 외부 메모리 인터페이스부를 통하여 상기 외부 메모리에 저장된 수신 데이터를 독출하는 시점을 결정하는 수신 시간 점검 수단을 포함함을 특징으로 한다.

상기 다른 기술적 과제를 해결하기 위하여, 본 발명의 일측면에 의한 실시간 데이터의 전송 처리 방법은 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하기 위한 실시간 데이터의 전송 처리 방법에 있어서, (a) 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 설정하는 단계; (b) 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 외부 메모리에 저장하는 단계; (c) 상기 (b) 단계에서 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하는 단계; (d) 상기 (c) 단계에서 상기 외부 메모리로부터 독출된 데이터를 전송 선입선출 버퍼에 임시적으로 저장하는 단계; 및 (e) 상기 (d) 단계에서 전송 선입선출 버퍼에 저장된 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 단계를 포함함을 특징으로 한다.

또한, 상기 (c) 단계 전에, (f) 상기 전송 선입선출 버퍼에 빈 공간이 있는지의 여부를 점검하여, 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 단계를 더 포함함이 바람직하다.

본 발명의 일측면에 의한 실시간 데이터의 수신 처리 방법은 전송 노드로부터 전송된 수신 시간이 설정되어 있는 데이터를 수신하여 상기 설정된 수신 시간 내에 오디오 또는 비디오 장치로 전달하기 위한 실시간 데이터 수신 처리 방법에 있어서, (a) 상기 전송 노드로부터 전송된 데이터 패킷을 물리 및 링크 계층을 통하여 수신하여, 상기 패킷의 페이로드 데이터를 추출하는 단계; (b) 상기 (a) 단계에서 추출된 페이로드 데이터를 외부 메모리에 저장하기 전에 임시적으로 수신 선입선출 버퍼에 저장하는 단계; (c) 상기 (b) 단계에서 수신 선입선출 버퍼에 임시적으로 저장된 데이터를 독출하여 외부 버스를 통하여 상기 외부 메모리에 저장하는 단계; (d) 상기 (c) 단계에서 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 단계; 및 (e) 상기 (d) 단계에서 결정된 독출 시점에 상기 외부 버스를 통하여 상기 외부 메모리에 저장된 데이터를 독출하여, 상기 오디오 또는 비디오 장치로 전달하는 단계를 포함함을 특징으로 한다.

본 발명의 일측면에 의한 컴퓨터로 읽을 수 있는 기록 매체는 (a) 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하기 위하여, 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 설정하는 단계; (b) 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 외부 메모리에 저장하는 단계; (c) 상기 (b) 단계에서 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하는 단계; (d) 상기 (c) 단계에서 상기 외부 메모리로부터 독출된 데이터를 전송 선입선출 버퍼에 임시적으로 저장하는 단계; 및 (e) 상기 (d) 단계에서 전송 선입선출 버퍼에 저장된 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 단계를 컴퓨터에 의하여 실행시키기 위한 프로그램을 기록함을 특징으로 한다.

본 발명의 다른 측면에 의한 컴퓨터로 읽을 수 있는 기록 매체는 (a) 전송 노드로부터 전송된 수신 시간이 설정되어 있는 데이터를 수신하여 상기 설정된 수신 시간 내에 오디오 또는 비디오 장치로 전달하기 위하여, 상기 전송 노드로부터 전송된 데이터 패킷을 물리 및 링크 계층을 통하여 수신하여, 상기 패킷의 페이로드 데이터를 추출하는 단계; (b) 상기 (a) 단계에서 추출된 페이로드 데이터를 외부 메모리에 저장하기 전에 임시적으로 수신 선입선출 버퍼에 저장하는 단계; (c) 상기 (b) 단계에서 수신 선입선출 버퍼에 임시적으로 저장된 데이터를 독출하여 외부 버스를 통하여 상기 외부 메모리에 저장하는 단계; (d) 상기 (c) 단계에서 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 단계; 및 (e) 상기 (d) 단계에서 결정된 독출 시점에 상기 외부 버스를 통하여 상기 외부 메모리에 저장된 데이터를 독출하여, 상기 오디오 또는 비디오 장치로 전달하는 단계를 컴퓨터에 의하여 실행시키기 위한 프로그램을 기록함을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 본 발명의 구성 및 동작의 바람직한 실시예를 상세히 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치(260)의 구조를 개략적으로 도시한 것이다.

실시간 데이터 전송 장치(이하에서 설명될 수신 장치 및 송수신 장치에서도 동일함)는 입력받은 실시간 데이터를 실시간으로 처리할 수 있어야 한다. 여기서, 실시간 처리란 데이터의 즉각적인 처리를 의미하는 것이 아니라, 해당 데이터를 일정한 지연 시간내에 처리 또는 전송하는 것, 즉 등시성 전송(Isochronous transmission)을 보장하는 것을 말한다.

도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치(260)는 수신 시간 설정부(220), 외부 메모리 인터페이스부(230), 전송 선입선출(이하, FIFO라 참조함) 버퍼(242) 및 패킷화부(250; packetizer)를 포함한다. 또한 각 구성 요소간의 데이터 전달 과정에서 A/V 인터페이스부(210) 및 MUX(240)가 활용된다.

A/V 인터페이스부(210)는 오디오 또는 비디오 장치(이하, A/V 장치라 참조함; 200)와 실시간 데이터 전송 장치(260) 간에 부호화된 실시간 데이터를 주고 받을 수 있도록 매개한다. 일반적으로 영상 데이터 등의 실시간 데이터는 저장 또는 목적지로의 전송을 수행하기 전에 데이터 압축을 위한 부호화를 수행한다. 이러한 부호화 과정은 보통 영상 프레임 단위로 수행되며, 프레임 단위로 부호화된 데이터는 목적지로 전송하기 위하여 다시 전송 단위로 나누어진다. 본 실시예에서는 188 바이트의 MPEG TS를 예를 들어 설명하기로 한다.

이처럼 압축되어 A/V 인터페이스부(210)를 통하여 입력된 실시간 데이터는 각 전송 단위마다 수신 시간 설정부(220)에 의하여 목적지 또는 수신 노드에서 수신되어, 복호화되기 전까지의 시간 또는 시각인 타임스탬프가 설정된다. 즉, 수신 시간 설정부(120)는 현재의 CTR(226) 값과 전송 지터를 보상하기 위한 일정 지연 시간 또는 지연 허용 시간인 전송 타임 스탬프 오프셋(222)을 가산기(224)를 통하여 더해서 SPH의 타임스탬프를 만든다. 이 타임스탬프 값은 수신단에서 T-STD(Transport Stream Target Decoder)로 TS 패킷의 첫번째 바이트가 전달되는 시각을 나타낸다. 따라서, 여기서 말한 일정 지연 시간이란 TS 패킷이 송신단에 입력된 시각에서부터 수신단의 응용, 즉 A/V 장치로 전달되는 시각까지의 총 지연 시간을 말한다.

여기서, 현재의 시간, 즉, CTR(226) 값은 TS 패킷이 A/V 장치(200)에서 송신단에 입력된 시점으로 설정함이 일반적이다. 그러나, 경우에 따라서는 종래의 장치와의 호환성을 고려하여 뒤에서 설명될 외부 메모리(272)에 데이터를 저장하는 시점을 기준으로 현재 시간이 설정될 수도 있다.

각 전송 단위(이하, TS라 참조함)마다 설정된 타임스탬프는 입력된 데이터와 결합 또는 입력 데이터에 부가되어 전송되게 되는데, 본 실시예에서는 TS마다 설정된 타임스탬프를 임시적으로 저장하는 설정 시간 레지스터 화일(227)을 구비함이 바람직하다.

본 실시예에서는 A/V 장치(200)로부터 입력된 데이터를 전송단에서 발생하는 지터를 보상하기 위해서 임시적으로 저장하기 위하여 사용되는 전송 FIFO 버퍼(242)의 크기를 줄이기 위하여, 종래의 장치에서보다 작은 크기의 전송 FIFO 버퍼(242)만을 실시간 데이터 전송 장치(260)내에 구비하고, 실시간 데이터 전송 장치(260)의 외부에 존재하는 메모리(272), 예를 들어 시스템 메모리를 활용한다. A/V 장치(200)로부터 입력되는 데이터의 비트율이 증가함에 따라 필요한 전송 FIFO 버퍼(242)의 용량은 더욱 증가하게 되므로, 본 실시예는 이를 줄이기 위한 방안으로 외부 메모리(242)를 활용하는 방안을 제안한다. 이는 실시간 데이터 전송을 위해서 사용되는 IEEE1394 직렬 버스(284)의 사이클 타임이 외부 메모리(272)의 접근을 위해 요구되는 시간보다 상대적으로 길기 때문에 가능하다. 본 실시예에서는 예를 들어, 전송 매체로 IEEE1394 직렬 버스(284)를 사용하고 외부 메모리(272)로 시스템 메모리를 사용하는 경우를 중심으로 설명될 것이나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 여기에 한정되는 것이 아님을 이해할 수 있을 것이다.

본 실시예에서는 외부 메모리(272; 이하 시스템 메모리를 일례로 설명함)를 활용하기 위하여, 외부 메모리 인터페이스부(230)를 구비한다. 외부 메모리 인터페이스부(230)는 A/V 장치(200)로부터 입력받은 데이터를 외부 버스(270)를 통하여 시스템 메모리(272)에 저장하고, 또한 시스템 메모리(272)에 저장된 데이터를 외부 버스(270)를 통하여 읽어 오는 즉, 독출하는 기능을 수행한다.

외부 메모리 인테페이스부(230)는 내부적으로 메모리 주소 생성부(231), 메모리 주소 레지스터 화일(232), A/V FIFO 버퍼(234), 외부 버스 인터페이스부(238) 및 전송 FIFO 버퍼 점검부(236)를 포함하는 것이 바람직하다.

메모리 주소 생성부(231)는 A/V 장치(200)로부터 입력된 각 TS마다 시스템 메모리(272)에 일시적으로 저장할 주소를 생성한다. 메모리 주소 레지스터 화일(232)은 메모리 주소 생성부(231)에서 각 TS마다 생성된 메모리 주소를 저장 또는 기록하고 있는 레지스터들이다. 따라서, 외부 메모리 인터페이스부(230)는 A/V 장치(200)로부터 입력된 각 TS를 메모리 주소 레지스터 화일(232)에 기록되어 있는 메모리 주소를 참조하여, 시스템 메모리(272)에 각 TS 단위로 데이터를 저장하고 독출한다.

외부 버스 인터페이스부(238)는 외부 버스(270)에의 접근을 하드웨어적으로 매개하는 장치이다. 여기서 외부 버스(270)라는 용어는 본 실시간 데이터 전송 장치(260)의 내부 버스가 아니고, 본 장치(260)의 외부에 존재하는 버스임을 의미한다. 따라서, 전체 시스템의 입장에서 볼 경우에 이 외부 버스(270)는 시스템 버스일 수도 있고, 요즘 널리 사용되는 PCI 버스일 수도 있다. 도 2에서는 외부 버스(270)에 외부 메모리(272)가 직접 연결된 것으로 도시되어 있으나, PCI 버스를 사용하여 시스템 버스에 접근할 경우에는 중간에 PCI 브리지를 통과하게 될 것이다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 외부 버스(270)와 외부 메모리(272)가 다양한 방식으로 구성될 수 있다는 것을 이해할 수 있을 것이다.

응용 FIFO 버퍼 또는 A/V FIFO 버퍼(이하, A/V FIFO 버퍼라 참조함; 238)는 외부 버스 인터페이스부(238)를 통하여 외부 버스(270)에 접근할 때 발생하는 지터를 보상하기 위하여 A/V 장치(200)로부터 입력받은 데이터를 임시적으로 저장하는 버퍼이다. 전송 FIFO 버퍼 점검부(236)는 전송 FIFO 버퍼(242)의 상태를 점검하는 기능을 수행하며, 이에 대하여는 전송 FIFO 버퍼(242)를 설명한 후에, 다시 설명하기로 한다.

다음으로, 전송 FIFO 버퍼(242)는 A/V 장치(200)로부터 입력된 데이터가 최종적으로 IEEE1394 직렬 버스(284) 또는 통신망을 통하여 전송될 때 발생하는 전송단 지터를 보상하기 위하여, 전송 데이터를 일시적으로 저장하는 버퍼이다. 여기서, 전송단 지터는 IEEE1394 직렬 버스(184)가 유한의 대역폭을 가질 뿐만 아니라, 각 노드는 각 사이클 타임 동안에 일정 부분에서만 실제적인 전송을 수행할 수 있기 때문에 발생한다. 즉, 입력된 데이터가 즉각적으로 IEEE1394 직렬 버스(184)에 올려질 수 없기 때문에 일시적으로 데이터를 저장하는 버퍼가 필요하다. 앞에서 설명한 바와 같이, 전송 데이터는 개별 바이트 단위가 아니라, 항상 TS 단위로 관리된다. 본 실시예에서는 전송 FIFO 버퍼(242)의 용량을 줄이기 위하여, 시스템 메모리(272)를 활용하고 있는 바, A/V 장치(200)로부터 입력된 데이터가 시스템 메모리(272)에 저장되고 독출될 때 발생하는 지터를 고려하여 위에서 설명한 지연 허용 시간을 설정하는 것이 바람직할 것이다.

본 실시예에서는 전송 FIFO 버퍼(242)의 크기는 IEEE1394 직렬 버스(284)를 통하여 전송되는 패킷의 크기 정도이면 된다. 즉, 뒤에서 설명될 패킷화부(250)를 통하여 1개로 패킷화되는 최대 데이터를 저장할 수 있으면 충분하다.

앞에서 기술된 외부 메모리 인터페이스부(230)내의 전송 FIFO 버퍼 점검부(236)는 전송 FIFO 버퍼(242)의 상태(status)를 점검하여, 외부 메모리(272)에 저장된 데이터를 독출하여 전송 FIFO 버퍼(242)에 기입 또는 저장시키는 시점을 결정하는 기능을 수행한다. 일반적으로는 전송 FIFO 버퍼(242)에 빈 공간이 생기면, 외부 메모리(272)에서 데이터를 독출하는 방식으로 동작한다. 다만, 외부 버스(270)를 통한 외부 메모리(272)에의 접근 시간이 IEEE1394 직렬 버스(284)의 사이클 타임보다 상대적으로 짧은 경우에는, IEEE1394 직렬 버스(284)를 통하여 하나의 패킷이 완전히 전송되기를 기다린 후, 뒤에서 설명될 패킷화부(250)를 통하여 1개로 패킷화되는 데이터를 저장할 수 있는 빈 공간이 전송 FIFO 버퍼(242)에 생기면 외부 메모리(272)에서 전체 데이터를 독출하는 것이 바람직할 것이다.

또한, 전송 FIFO 버퍼 점검부(236)는 외부 메모리(272)에 저장된 데이터를 독출하기 전에, 설정 시간 레지스터 화일(227)에 저장되어 있는 해당 데이터의 타임스탬프를 점검하여 늦은 패킷(late packet)인지의 여부를 확인하는 것이 바람직하다. 즉, 해당 데이터의 타임스탬프에서 현재 시간을 뺀 값이 소정의 임계값 이하이면 늦은 패킷으로 처리하고, 해당 데이터를 외부 메모리(272)에서 독출하지 않아도 된다.

다음으로, 패킷화부(250)는 전송 FIFO 버퍼(242)에서 TS 데이터를 독출하여 1개의 패킷으로 전송할 수 있는 TS 데이터를 묶어서 1개로 패킷화하여, 수신 노드로 전송하기 위하여 링크 및 물리 계층(280, 282)으로 전달한다. 일반적으로 복수개의 TS 데이터를 결합하여 1개의 IEEE1394 패킷을 구성하게 되나, 응용 분야에 따라서는 1개의 TS를 1개의 패킷으로 구성하는 경우도 있고, 경우에 따라서는 1개의 TS를 쪼개어서 복수개의 패킷으로 구성할 수도 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 이해할 수 있을 것이다.

패킷화부(250)는 우선 각 TS 단위마다 설정 시간 레지스터 화일(227)에 저장되어 있는 SPH의 타임스탬프를 MUX(240)를 통하여 결합한다. 따라서, 본 실시예에서는 각 TS 단위마다 설정되는 타임스탬프를 별도로 외부 메모리(272)에 저장할 필요가 없다. 그러나, 경우에 따라서는 A/V FIFO 버퍼(234)에 있는 각 TS에 수신 시간 설정부(220)에서 설정된 타임스탬프를 결합하여 외부 메모리(272)에 저장하도록 본 실시예를 변형할 수도 있을 것이다. 이 변형될 실시예에서는 수신 시간 설정부(220)내에 별도의 설정 시간 레지스터 화일(227)을 둘 필요는 없을 것이다.

패킷화부(250)는 각 패킷마다 CIP 헤더를 붙이고, 속도, 채널 등의 정보를 부가하여 LINK(280)에 전달한다. LINK(280)에서는 오류 제어를 위한 체크섬과 링크 헤더를 부가하여 IEEE1394에서 정의한 등시성 패킷을 구성하고 PHY(282)를 통하여 IEEE1394 직렬 버스(284)로 전송한다.

이제까지 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치(260)의 구성에 대하여 살펴보았으며, 계속해서 MPEG TS를 예로 들어 이의 전체적인 동작에 대하여 간단히 기술한다.

A/V 장치(200)로부터 A/V 인터페이스부(210)를 통하여 TS가 입력되면, 이는 A/V FIFO 버퍼(234)에 일시적으로 저장된다. 이와 동시에 수신 시간 설정부(220)에서는 해당 TS에 대한 타임스탬프, 즉 SPH가 설정되어 설정 시간 레지스터 화일(227)에 저장된다. 또한, 입력된 TS를 외부 메모리(272)에 저장할 위치를 생성하여 메모리 주소 레지스터 화일(232)에 저장한다. 계속하여, 외부 메모리 인터페이스부(230)는 A/V FIFO 버퍼(234)에 저장된 데이터를 읽어서, 메모리 주소 레지스터 화일(232)에 있는 해당 TS의 메모리 주소를 참조하여 외부 버스 인터페이스부(238)를 통하여 외부 메모리(272)에 저장한다. 전송 FIFO 버퍼 점검부(236)는 예를 들어, 입력이 60,16Mbps로 들어올 경우, 전송 FIFO 버퍼(242)에 5개의 TS를 위한 공간이 생기면, 메모리 주소 레지스터 화일(232)을 참조하여 외부 버스 인터페이스(238)를 통하여 외부 메모리(272)로부터 데이터를 읽어와서 전송 FIFO 버퍼(242)에 저장한다. 패킷화부(250)는 전송 FIFO 버퍼(242)에 5개의 TS가 저장되면 이를 독출하고, 설정 시간 레지스터 화일(227)에 저장되는 있는 각 TS의 SPH를 결합하고, CIP 헤더 및 속도, 채널 등의 정보와 함께 LINK(280)로 전달한다.

이상에서, 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치에 대하여 기술하였으며, 계속해서 본 발명의 바람직한 실시에에 따른 실시간 데이터 수신 장치(360)에 대하여 기술한다.

도 3은 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치의 구조를 개략적으로 도시한 것이다.

도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치(360)는 페이로드 추출부(350), 수신 FIFO 버퍼(342), 외부 메모리 인터페이스부(330) 및 수신 시간 점검부(320)를 포함한다. 또한 각 구성 요소간의 데이터 전달 과정에서 DEMUX(340) 및 A/V 인터페이스부(310)가 활용된다.

페이로드 추출부(350)는 전송 노드로부터 IEEE1394 직렬 버스(384)를 통하여 전송된 수신 시간(timestamp)이 설정되어 있는 실시간 데이터 패킷을 PHY 및 LINK 계층(382, 380)을 통하여 수신하여, 페이로드 데이터, 즉 SPH의 타임스탬프와 TS를 추출 또는 분리한다.

페이로드 추출부(350)에서 추출된 각 TS 및 타임스탬프는 DEMUX(340)를 통하여 각 TS는 임시적으로 수신 FIFO 버퍼(342)에 저장되고, 각 타임스탬프는 수신 시간 점검부(320)에 전달된다. 응용 분야에 따라서는 수신 FIFO 버퍼(342)에 타임스탬프를 함께 저장하고, 타임스탬프의 복사본을 수신 시간 점검부(320)로 전달할 수도 있을 것이다.

수신 FIFO 버퍼(342)에 저장된 각 TS는 외부 메모리 인터페이스부(330)를 통하여 외부 메모리(372)에 저장되고, 후에 독출되어 A/V 인터페이스부(310)를 통하여 A/V 장치(300)로 전달된다. 수신 장치에서도 실시간 데이터를 설정된 수신 시간(내)에 등시성으로 A/V 장치(300)로 전달하기 위해서는 수신 FIFO 버퍼(342)가 필요하다. 본 실시예에서는 수신 FIFO 버퍼(342)의 용량을 줄이기 위하여, 외부 메모리(372)를 활용하여 데이터를 외부 메모리(372)에 임시적으로 저장하고 적정 시점에 이를 독출하여 A/V 장치(300)에 전달하는 방식을 사용한다. 만약, 외부 메모리(372)에의 접근 속도가 IEEE1394 직렬 버스(384)의 사이클 타임보다 상대적으로 빠를 경우에는, 수신 FIFO 버퍼(342)는 IEEE1394 직렬 버스(384)를 통하여 수신된 1개의 패킷을 저장할 수 있는 용량이면 충분하게 된다.

수신 FIFO 버퍼(342)로부터 데이터를 독출하여 외부 버스(370)를 통하여 외부 메모리(372)에 저장하고, 외부 메모리(372)에 저장된 데이터를 외부 버스(370)를 통하여 독출하여 A/V 장치(300)로 전달하는 기능을 수행하는 외부 메모리 인터페이스부(330)는 내부적으로 메모리 주소 생성부(331), 메모리 주소 레지스터 화일(332), 수신 FIFO 버퍼 점검부(336), A/V FIFO 버퍼(334) 및 외부 버스 인터페이스부(338)를 포함하는 것이 바람직하다.

메모리 주소 생성부(331)는 수신 FIFO 버퍼(342)에 저장된 각 TS를 외부 메모리(372; 예를 들어, 시스템 메모리)에 일시적으로 저장할 주소를 생성한다. 메모리 주소 레지스터 화일(332)은 메모리 주소 생성부(331)에서 각 TS마다 생성된 메모리 주소를 저장 또는 기록하고 있는 레지스터들이다. 따라서, 외부 메모리 인터페이스부(330)는 수신 FIFO 버퍼(342)에 저장된 각 TS를 메모리 주소 레지스터 화일(332)에 기록되어 있는 메모리 주소를 참조하여, 시스템 메모리(372)에 각 TS 단위로 데이터를 저장하고 독출한다.

외부 버스 인터페이스(338)는 외부 버스(370)에의 접근을 하드웨어적으로 매개하는 장치이다. 여기서의 외부 버스(370)란 용어의 의미 및 구성은 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치(260)에서와 같다.

A/V FIFO 버퍼(338)는 외부 버스 인터페이스부(338)를 통하여 외부 메모리(372)로부터 독출된 데이터를 A/V 인터페이스부(310)를 통하여 A/V 장치(300)로 전달하기 전에 임시적으로 저장하는 버퍼이다. 왜냐하면, 외부 메모리(372)로부터의 데이터 독출 속도와 A/V 장치(300)의 데이터 수신 속도 간의 동기를 맞추어 줄 필요가 있기 때문이다.

외부 메모리 인터페이스부(330)에 포함되어 있는 수신 FIFO 버퍼 점검부(336)는 수신 FIFO 버퍼(342)의 상태를 점검하는 기능을 수행한다. 구체적으로는 수신 FIFO 버퍼(342)에 저장된 총 데이터 양을 점검하여, 오버플로우가 발생하기 전에 수신 FIFO 버퍼(342)에 저장되어 있는 데이터를 시스템 메모리(372)로 이동시킬 수 있도록 관리한다. 또한, 외부 버스(370)를 통하여 외부 메모리(372)에 데이터를 저장할 때, 외부 버스(370)의 종류에 따른 버스트 전송(burst transmission)을 수행할 단위를 지정한다.

다음으로, 수신 시간 점검부(320)는 외부 메모리 인터페이스부(330)를 통하여 외부 메모리(372)에 저장된 데이터를 독출하는 시점을 결정하는 기능을 수행하며, 내부적으로 수신 시간 레지스터 화일(327) 및 수신 시간 제어부(328)를 포함하는 것이 바람직하다. 또한 내부 동작을 위하여 CTR(326), 수신 타임 스탬프 오프셋(322) 및 가산기(324)를 활용한다.

수신 시간 레지스터 화일(327)은 페이로드 추출부(350)에서 추출된 페이로드 데이터로부터 DEMUX(340)를 통하여 각 TS 단위로 타임스탬프를 추출하여 임시적으로 저장하는 기능을 수행하며, 수신 시간 점검부(320) 내의 수신 시간 제어부(328)는 수신 시간 레지스터 화일(327)에 저장된 각 TS의 타임스탬프를 참조하여, 해당 데이터를 외부 메모리 인터페이스부(330)를 통하여 외부 메모리(372)로부터 독출하는 시점을 결정한다.

본 실시예에서는 수신 FIFO 버퍼(342)의 용량을 줄이기 위하여, 시스템 메모리(372)를 활용하고 있으므로, 최악의 경우에는 지연 허용 시간을 만족하지 못하는 경우가 발생할 수 있다. 예를 들어, 전송 노드에서 최대한 지연이 발생하고, IEEE1394 직렬 버스(384)에서도 최악으로 서비스가 이루어진 경우에, 수신 노드에서 수신된 데이터는 즉각적으로 처리되어 A/V 장치(300)로 전달될 필요가 있다. 물론, 전송 노드는 최악의 경우를 가정하고 타임스탬프를 설정하겠지만, 실제로 최악의 경우가 모든 단위에서 발생한 경우, 본 실시예는 시스템 메모리(372)에의 접근에서 발생하는 추가적인 지터로 인하여 지연 허용 시간을 만족하지 못하는 경우가 발생할 수도 있을 것이다.

따라서, 수신 시간 점검부(320)는 최악의 경우를 고려하여, 페이로드 데이터에서 추출된 각 TS의 타임스탬프에 외부 메모리 인터페이스부(330)를 통하여 외부 버스(370)에 접근할 때 발생하는 지터을 정의한 수신 타임스탬프 오프셋(322)을 가산기를 통하여(324)를 더한 값을 수신 시간 레지스터 화일(327)에 저장함이 바람직할 것이다. 보다 구체적으로, 페이로드 데이터에서 추출된 타임스탬프에 외부 메모리(372)에 데이터를 저장할 때 발생하는 지터와 외부 메모리(372)로부터 데이터를 독출할 때 발생하는 지터를 더한 값을 수신 시간 레지스터 화일(327)에 저장하고, 수신 시간 제어부(328)는 수신 시간 레지스터 화일(327)에 저장된 각 TS의 타임스탬프에서 외부 메모리(372)로부터 데이터를 독출할 때 발생하는 지터를 뺀 시점에 해당 데이터의 독출 결정을 하는 것이 바람직할 것이다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 최악의 경우를 고려하여, 타임스탬프를 적절히 활용하는 다양한 방법을 이해할 수 있을 것이다.

이제까지 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치(360)의 구성에 대하여 살펴보았으며, 계속해서 MPEG TS를 예로 들어 본 실시예의 전체적인 동작에 대하여 간단히 기술한다.

IEEE1394 직렬 버스(384)로 전송된 데이터를 PHY 및 LINK 계층(380, 382)을 통하여 수신한 페이로드 추출부(350)는 타임스탬프와 TS 데이터를 추출한다. 각 타임스탬프에 외부 버스(370)에서 발생할 수 있는 지터를 더한 값이 수신 시간 레지스터 화일(327)에 기록되고, 각 TS 데이터는 수신 FIFO 버퍼(342)에 저장된다. 수신 FIFO 버퍼(342)에 저장된 각 TS를 메모리에 저장할 주소를 생성하여 메모리 주소 레지스터 화일(332)에 저장한다. 수신 FIFO 버퍼 점검부(336)는 수신 FIFO 버퍼(342)에 오버플로우가 발생하기 전에 데이터를 버스트 모드로 외부 메모리에 저장할 수 있도록 한다. 수신 시간 제어부(328)는 수신 시간 레지스터 화일(327)을 참조하여, 외부 버스(370)에 접근할 때 발생하는 지터를 고려한 시점에 외부 메모리 인터페이스(330)를 통하여 해당 데이터를 독출할 수 있도록 제어한다. 외부 메모리 인터페이스부(330)는 메모리 주소 레지스터 화일(332)에 저장된 각 TS의 메모리 주소를 참조하여 각 TS를 외부 메모리(372)에 저장 또는 독출한다. 독출된 데이터는 임시적으로 A/V FIFO 버퍼(334)에 저장되었다가 A/V 인터페이스부(310)를 통하여 A/V 장치(300)로 전달된다.

이상에서, 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치 및 수신 장치에 대하여 기술하였으며, 계속해서 이들을 결합한 본 발명의 바람직한 실시예에 따른 실시간 데이터 송수신 장치에 대하여 기술한다.

도 4는 본 발명의 바람직한 실시예에 따른 실시간 데이터 송수신 장치(460)의 구조를 개략적으로 도시한 것이다.

도 4는 도 2와 도 3을 결합한 것으로 동일한 참조 부호는 동일한 구성 요소를 나타낸다. 따라서, 동일한 참조 부호는 동일한 기능을 수행한다.

또한, 도 2 및 도 3에서와는 구별되는 참조 번호가 부여되어 있지만, A/V 장치(400), A/V 인터페이스부(410), 외부 메모리(472), 외부 버스(470), LINK(480), PHY(482) 및 IEEE1394 직렬 버스(484)도 도 2 및 도 3에서와 동일한 것임을 알 수 있다.

본 실시예에서는 데이터의 흐름 또는 제어의 방향이 양방향으로 도시되어 있고, 패킷화부(packetizer) 및 페이로드 추출부(depacketizer)가 하나의 장치(450)로 결합되어 있다. 그리고 IEEE1394 통신망에서 동기되는, 현재 시간을 나타내는 CTR(426)은 전송단 및 수신단에 동일하게 사용되므로, 수신단에서 CTR(426)이 점선으로 이중 도시되어 있으나, 이는 편의를 위한 것이며, 상호 동일한 것을 나타낸다.

본 실시예에서 전송측과 수신측의 외부 버스 인터페이스부(438)가 별도의 구성 요소로 도시되어 있으며, 전송측 외부 메모리 인터페이스부(430) 및 수신측 외부 메모리 인터페이스부(430a)는 외부 버스 인터페이스부(438)를 포함하지 않는다.

본 실시예의 구체적인 동작 방식은 실시간 데이터 송신 장치 및 실시간 데이터 수신 장치에서와 같다.

이상에서 본 발명의 바람직한 실시예에 따른 실시간 데이터 처리 장치에 대하여 기술하였으며, 계속해서 본 발명의 바람직한 실시예에 따른 실시간 데이터 처리 장치에서의 실시간 데이터의 전송 및 수신 처리 방법에 대하여 설명하다.

이하에서 설명될 실시예들은 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 및 수신 장치에서의 동작 방식에 관한 것이므로, 앞에서 기술된 본 발명의 실시예들인 실시간 데이터 전송 및 수신 장치에서의 각 구성 요소의 기능 및 동작 은 이하의 실시간 데이터의 전송 및 수신 처리 방법에 관한 실시예에서도 동일하게 적용된다.

우선, 실시간 데이터 전송 장치에서의 전송 처리 방법에 대하여 먼저 설명한다. 도 5는 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치에서의 실시간 데이터의 전송 처리 방법에 대한 흐름도이다.

우선, A/V 인터페이스를 통하여 A/V 장치로부터 부호화된 실시간 데이터를 수신한다(단계 500). A/V 장치로부터 수신된 데이터는 일반적으로 데이터 압축 등의 방식으로 부호화되어 있다. 이러한 부호화는 보통 프레임 단위로 이루어지며, 프레임 단위의 부호화된 데이터는 다시금 목적지로의 전송을 위하여 전송 단위로 나누어진다. 이하에서는 예를 들어, 전송 단위로 MPEG TS를 기준으로 설명하나, 본 발명이 여기에 한정되지 않음은 이미 언급한 바와 같다.

각 TS에는 목적지 노드 또는 수신 노드에서 수신되어, 복호화되기 전까지의 시간 또는 시각인 타임스탬프가 설정된다(단계 510). 이 타임스탬프 값은 수신 노드에서 수신되는 시점이 아니라, 수신 노드의 A/V 장치로 부호화된 데이터가 전달되는 시점의 타임스탬프 값이다.

다음으로, A/V 장치로부터 수신된 데이터를 임시적으로 외부 메모리에 저장하는 일련의 과정을 거친다(단계 520, 530 및 540). 단계 510에서 설정된 타임스탬프는 실제적으로 수신 또는 목적지 노드에서 점검되는 것이므로(전송단에서 늦은 패킷을 확인할 경우에도 동일하게 적용됨), 도 5에서는 단계 510을 단계 520, 530 및 540의 전단에 도시하고 있으나, 타임스탬프를 설정하는 단계와 데이터를 외부 메모리에 임시적으로 저장하는 단계는 병렬적으로 진행된다.

A/V 장치로부터 수신된 데이터는 외부 버스를 통하여 외부 메모리에 저장되기 전에, 외부 버스에 접근할 때 발생하는 지터를 보상하기 위하여 A/V FIFO 버퍼에 임시적으로 저장된다(단계 520). 이와 병렬적으로 A/V 장치로부터 입력된 실시간 데이터를 외부 메모리에 저장할 메모리 주소를 생성한다(단계 530). 단계 530에서 생성된 메모리 주소는 외부 메모리에 데이터를 저장할 때(단계 540) 참조되며, 또한 외부 메모리로부터 데이터를 독출할 때에도 참조되어야 하므로, 레지스터 화일 등에 임시적으로 저장되어야 할 것이다. 도 5에서는 데이터를 A/V FIFO 버퍼에 임시적으로 저장하는 과정(단계 520)와 이 데이터를 외부 메모리에 저장할 메모리 주소를 생성하는 과정(단계 530)이 순차적으로 도시되어 있으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 이들 과정이 병렬적으로 진행되는 것임을 이해할 수 있을 것이다.

A/V FIFO 버퍼에 임시적으로 저장된 데이터는 결국 외부 메모리의 단계 540에서 생성된 주소에 각 TS 단위로 저장되며(단계 540), 외부 메모리에 저장된 데이터는 적정 시점에 다시 외부 메모리로부터 독출되어 전송 FIFO 버퍼에 저장된다(단계 550, 560, 570).

여기서 적정 시점은 전송 FIFO 버퍼의 상태에 따라 결정된다(단계 550). 구체적으로, 전송 FIFO 버퍼에 빈 공간이 있는 경우에 외부 메모리로부터의 데이터 독출이 일어난다. 바람직하게는, 외부 메모리 사이클이 IEEE1394 직렬 버스의 사이클보다 상대적으로 짧으므로, IEEE1394 직렬 버스를 통하여 전송되는 패킷 크기만큼의 공간이 생기면, 전체 패킷의 단위로 외부 메모리로부터 데이터 독출을 수행하는 것이 좋다.

다음으로, 단계 550에서 결정된 독출 시점에 외부 메모리로부터 데이터 독출이 이루어져서(단계 560), 독출된 데이터는 전송시 발생하는 지터를 보상하기 위하여 전송 FIFO 버퍼에 임시적으로 저장된다(단계 570). 여기서 전송시 발생하는 지터란 IEEE1394 직렬 버스에 접근할 때 발생하는 전송 지연, 즉 지터를 말한다.

최종적으로, 전송 FIFO 버퍼에 저장되어 있는 데이터를 독출하여, 각 TS 단위로 단계 510에서 설정된 타임스탬프를 부가 또는 결합하여, 패킷을 구성한다(packetizing; 단계 580). 경우에 따라서는 각 TS에 타임스탬프를 미리 결합하여 외부 메모리에 저장할 수도 있다는 것은 이미 설명한 바와 같다. 타임스탬프가 결합된 각 TS는 IEEE1394 직렬 버스를 통하여 전송되는 패킷 단위로 그룹화되고, 여기에 CIP 헤더와 LINK 헤더를 위한 정보들이 부가되어 LINK로 전달되게 된다. LINK는 링크 헤더와 오류 제어를 위한 테일러를 부가하여 PHY를 통하여 각 패킷을 IEEE1394 직렬 버스로 전송한다(단계 590).

이제까지 본 발명의 바람직한 실시예에 따른 실시간 데이터 전송 장치에서의 전송 처리 방법에 대하여 기술하였으며, 계속해서 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치에서의 수신 처리 과정을 설명한다.

도 6은 본 발명의 바람직한 실시예에 따른 실시간 데이터 수신 장치에서의 실시간 데이터의 수신 처리 방법에 대한 흐름도이다.

전송 노드로부터 전송된 수신 시간, 즉 타임스탬프가 설정되어 있는 실시간 데이터 패킷이 IEEE1394 직렬 버스를 통하여 수신되면(단계 600), 이는 PHY, LINK 계층을 거쳐 실시간 데이터 수신 장치에 전달되어, 일차적으로 패킷의 페이로드 데이터가 추출된다(depacketizing; 단계 610). 여기서, 페이로드 데이터란 TS 데이터와 각 TS의 SPH의 타임스탬프를 포함하는 데이터를 말한다.

다음으로, 페이로드 데이터에 소정의 단위별로, 예를 들어 TS 단위로 설정되어 있는 타임스탬프가 추출된다(단계 620). 이 타임스탬프는 수신된 TS 데이터가 A/V 장치로 전달되어야 하는 시점을 나타낸다. 본 실시예에서는 수신된 데이터가 임시적으로 외부 메모리에 저장되는 과정을 거치므로, 단계 620에서 추출된 타임스탬프는 후에 외부 메모리에서 데이터를 독출하는 시점을 결정하는 중요한 역할을 하며, 이후의 단계에서 참조되기 위하여 임시적으로 저장될 필요가 있다.

페이로드 데이터에서 타임스탬프를 추출하는 과정(단계 620)과 병렬적으로 페이로드 데이터에서 각 TS를 추출하여 수신 FIFO 버퍼에 저장하는 과정이 진행된다(단계 630). 경우에 따라서는 수신 FIFO 버퍼에 페이로드 데이터 전체를 저장할 수도 있다는 것은 이미 살펴본 바와 같다. 그리고 도 6에서는 타임스탬프의 추출 단계(단계 620)와 각 TS를 수신 FIFO 버퍼에 저장하는 단계(단계 630)를 순차적으로 도시하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 이미 설명된 바와 같이 이들 단계가 병렬적으로 진행된다는 것을 이해할 수 있을 것이다.

수신 FIFO 버퍼에 임시적으로 저장된 데이터는 다시금 독출되어, 외부 메모리에 저장되는 일련의 과정을 거친다(단계 640, 650). 즉, 외부 메모리에 저장할 메모리 주소를 각 TS 단위로 생성하고(단계 640), 계속해서 수신 FIFO 버퍼에 저장된 데이터를 독출하여 외부 버스를 통하여 외부 메모리에 저장한다(단계 650).

여기서도, 도 6에서는 데이터를 수신 FIFO 버퍼에 저장하는 과정(단계 630)과 각 TS를 위한 메모리 주소를 생성하는 과정(단계 640)을 순차적으로 도시하고 있으나, 이는 병렬적으로 수행되는 과정임을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 이해할 수 있을 것이다.

외부 메모리에 저장된 수신 데이터는 적정 시점에 외부 메모리로부터 독출된다(단계 660, 670). 여기서, 적정 시점은 단계 620에서 페이로드 데이터로부터 추출되어 저장되어 있는 타임스탬프를 참조하여 결정된다(단계 660). 일반적으로, 각 TS마다 설정되어 있는 타임스탬프에서 외부 메모리에서 데이터를 독출할 때 발생하는 지터를 고려한 시점에 해당 TS를 독출하게 될 것이다. 그리고, 실시간 데이터 수신 장치의 실시예에서 설명한 바와 같이, 단계 620에서 페이로드 데이터에서 추출된 타임스탬프 값에 외부 메모리에의 접근에서 발생하는 지터를 가산한 값을 저장하는 것이 바람직할 것이다. 왜냐하면, 앞에서 설명한 최악의 경우를 고려할 필요가 있기 때문이다.

위에서 설명된 적정 시점에 각 TS 데이터가 외부 메모리로부터 독출되어(단계 670), A/V FIFO 버퍼에 임시적으로 저장되었다가(단계 680), A/V 장치로 전달된다(단계 690). 외부 메모리의 사이클 타임과 A/V 장치의 처리 속도의 동기를 맞추기 위해서는 A/V FIFO 버퍼에 임시적으로 저장할 필요가 있다는 것을 본 발명이 속하는 분야에서 통상의 지식을 가진 자는 이해할 수 있을 것이다.

본 발명의 실시예들은 컴퓨터 시스템에서 실행할 수 있는 프로그램으로 작성가능하며, 이러한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체로부터 읽어들여 범용 디지털 컴퓨터 시스템에서 실행될 수 있다. 이러한 기록 매체에는 마그네틱 저장 매체(예를 들면, 롬, 플로피디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 씨디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 매체가 포함된다.

이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

본 발명의 실시예에서 요구되는 FIFO 버퍼의 총용량을 IEC-61883에서 규정하고 있는 188 바이트의 MPEG TS를 예를 들어 계산해 보기로 한다.

우선, IEC-61883에서는 전송 FIFO 버퍼의 용량을 17개의 TS(188 바이트)와 타임스탬프(4 바이트)를 저장할 수 있는 3264 바이트로 규정하고 있다.

본 발명의 실시예에 따를 경우에는, 5개의 TS를 저장할 수 있는 전송 FIFO 버퍼(940 바이트), 17 개의 타임스탬프(4 바이트)를 저장할 수 있는 설정 시간 레지스터 화일(68 바이트), 17개의 메모리 주소(4 바이트)를 저장할 수 있는 메모리 주소 레지스터 화일(68 바이트)가 필요하며, A/V FIFO 버퍼의 용량은 33MHz, 4개의 마스타(master), 32 비트 버스 대역폭의 PCI 버스를 가정할 경우에, 버스 지터가 약 31μs(micro second) 정도이므로 60Mbps 데이터 입력을 위하여 233 바이트 정도가 필요하다. 따라서, 전송 장치의 경우에 필요한 총 FIFO 버퍼는 1.3K 바이트 정도이므로 종래의 3.2K 바이트에 비하여 훨씬 작음을 알 수 있다.

또한, PCI 버스(33MHz, 32 비트 버스 대역폭)를 통하여 940 바이트의 데이터 전송을 위하여 요구되는 시간은 7.05μs 정도이며, 이는 125μs의 IEEE1394 직렬 버스의 사이클 타임에 비교하면 매우 짧다. 따라서, 본 발명의 실시예에서 추가되는 외부 메모리에의 접근에 따른 실시간 데이터 처리에서의 추가적인 지연은 발생하지 않음을 알 수 있다.

따라서, 본 발명에 의하면 데이터 전송시에 발생하는 지터를 보상하기 위하여 필요한 FIFO 버퍼의 일부로써 외부 메모리를 활용함에 의하여, 실시간 데이터에 대하여 일정 지연 시간내에 서비스 제공하면서도 작은 내부 FIFO 버퍼만을 가지는 실시간 데이터 처리기를 구성할 수 있다.

Claims (10)

1. 오디오 또는 비디오 장치로부터 소정의 단위로 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하는 실시간 데이터 전송 장치에 있어서,

   상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 상기 소정의 단위별로 설정하는 수신 시간 설정 수단;

   상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 상기 소정의 단위별로 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 상기 소정의 단위별로 독출하는 외부 메모리 인터페이스부;

   상기 외부 메모리 인터페이스부를 통하여 상기 외부 메모리로부터 독출된 데이터를 상기 수신 노드로 전송하기 위하여 전송 매체에 접근할 때 발생하는 지터를 보상하기 위하여 상기 소정의 단위별로 임시적으로 저장하는 전송 선입선출 버퍼; 및

   상기 전송 선입선출 버퍼로부터 상기 소정의 단위별로 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 패킷화 수단을 포함함을 특징으로 하는 실시간 데이터 전송 장치.
2. 제1항에 있어서, 상기 외부 메모리 인터페이스부는,

   상기 외부 메모리에 저장된 데이터의 메모리 주소를 상기 소정의 단위별로 임시적으로 저장하는 메모리 주소 레지스터 화일을 구비하며,

   상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 상기 외부 메모리에 상기 소정의 단위별로 저장할 메모리 주소를 결정하여 상기 메모리 주소 레지스터 화일에 기록하고, 상기 메모리 주소 레지스터 화일에 기록된 메모리 주소를 참조하여 상기 소정의 단위별로 상기 외부 메모리에 데이터를 저장하고 상기 외부 메모리로부터 데이터를 독출함을 특징으로 하는 실시간 데이터 전송 장치.
3. 제1항에 있어서,

   상기 수신 시간 설정 수단은, 상기 소정의 단위별로 설정된 수신 시간을 임시적으로 저장하는 설정 시간 레지스터 화일을 구비하며,

   상기 패킷화 수단은, 상기 전송 선입선출 버퍼로부터 독출한 데이터를 상기 설정 시간 레지스터 화일에 저장된 해당 데이터의 설정된 수신 시간과 상기 소정의 단위별로 결합하여 패킷화함을 특징으로 하는 실시간 데이터 전송 장치.
4. 전송 노드로부터 전송된 수신 시간이 설정되어 있는 데이터를 수신하여 상기 설정된 수신 시간 내에 오디오 또는 비디오 장치로 전달하는 실시간 데이터 수신 장치에 있어서,

   상기 전송 노드로부터 전송된 데이터 패킷을 물리 및 링크 계층을 통하여 수신하여, 상기 패킷의 페이로드 데이터를 추출하는 페이로드 추출 수단;

   상기 페이로드 추출 수단에서 추출된 페이로드 데이터를 외부 메모리에 저장하기 전에 임시적으로 저장하는 수신 선입선출 버퍼;

   상기 수신 선입선출 버퍼로부터 데이터를 독출하여 외부 버스를 통하여 상기 외부 메모리에 저장하고, 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하여 상기 오디오 또는 비디오 장치로 전달하는 외부 메모리 인터페이스부; 및

   상기 외부 메모리 인터페이스부를 통하여 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 수신 시간 점검 수단을 포함함을 특징으로 하는 실시간 데이터 수신 장치.
5. 제4항에 있어서, 상기 수신 시간 점검 수단은,

   상기 페이로드 추출 수단에서 추출된 페이로드 데이터로부터 소정의 단위별로 설정되어 있는 상기 수신 시간을 추출하여, 상기 외부 메모리 인터페이스를 통하여 상기 외부 버스에 접근할 때 발생하는 지터를 상기 추출된 수신 시간에 더한 값을 임시적으로 저장하는 수신 시간 레지스터 화일을 구비하며,

   상기 수신 시간 레지스터 화일에 저장된 수신 시간을 참조하여, 해당 데이터의 독출 시점을 결정함을 특징으로 하는 실시간 데이터 수신 장치.
6. 제5항에 있어서, 상기 수신 수단 점검 수단은,

   상기 페이로드 추출 수단에서 추출된 페이로드 데이터로부터 상기 소정의 단위별로 설정되어 있는 수신 시간을 추출하여, 상기 외부 메모리 인터페이스를 통하여 상기 외부 메모리에 데이터를 저장할 때 발생하는 지터와 상기 외부 메모리로부터 데이터를 독출할 때 발생하는 지터를 상기 추출된 수신 시간에 더한 값을 상기 수신 시간 레지스터 화일에 저장하고,

   상기 수신 시간 레지스터 화일에 저장된 수신 시간에서 상기 외부 메모리 인터페이스를 통하여 상기 외부 메로리로부터 데이터를 독출할 때 발생하는 지터를 뺀 시점에 해당 데이터의 독출 결정을 함을 특징으로 하는 실시간 데이터 수신 장치.
7. 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터를 일정한 지연 시간 내에 수신 노드에 전송하기 위한 실시간 데이터의 전송 처리 방법에 있어서,

   (a) 상기 오디오 또는 비디오 장치로부터 입력된 부호화된 데이터가 상기 수신 노드에서 수신되어, 복호화되기 전까지의 수신 시간을 설정하는 단계;

   (b) 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 외부 버스를 통하여 외부 메모리에 저장하는 단계;

   (c) 상기 (b) 단계에서 상기 외부 메모리에 저장된 데이터를 상기 외부 버스를 통하여 독출하는 단계;

   (d) 상기 (c) 단계에서 상기 외부 메모리로부터 독출된 데이터를 전송 선입선출 버퍼에 임시적으로 저장하는 단계; 및

   (e) 상기 (d) 단계에서 전송 선입선출 버퍼에 저장된 데이터를 독출하여 패킷화하고, 링크 및 물리 계층을 통하여 상기 수신 노드로 전송하는 단계를 포함함을 특징으로 하는 실시간 데이터의 전송 처리 방법.
8. 제7항에 있어서, 상기 (b) 단계 전에,

   (f) 상기 외부 버스에 접근할 때 발생하는 지터를 보상하기 위하여 상기 오디오 또는 비디오 장치로부터 입력받은 데이터를 응용 선입선출 버퍼에 임시적으로 저장하는 단계를 더 포함함을 특징으로 하는 실시간 데이터의 전송 처리 방법.
9. 전송 노드로부터 전송된 수신 시간이 설정되어 있는 데이터를 수신하여 상기 설정된 수신 시간 내에 오디오 또는 비디오 장치로 전달하기 위한 실시간 데이터 수신 처리 방법에 있어서,

   (a) 상기 전송 노드로부터 전송된 데이터 패킷을 물리 및 링크 계층을 통하여 수신하여, 상기 패킷의 페이로드 데이터를 추출하는 단계;

   (b) 상기 (a) 단계에서 추출된 페이로드 데이터를 외부 메모리에 저장하기 전에 임시적으로 수신 선입선출 버퍼에 저장하는 단계;

   (c) 상기 (b) 단계에서 수신 선입선출 버퍼에 임시적으로 저장된 데이터를 독출하여 외부 버스를 통하여 상기 외부 메모리에 저장하는 단계;

   (d) 상기 (c) 단계에서 상기 외부 메모리에 저장된 데이터를 독출하는 시점을 결정하는 단계; 및

   (e) 상기 (d) 단계에서 결정된 독출 시점에 상기 외부 버스를 통하여 상기 외부 메모리에 저장된 데이터를 독출하여, 상기 오디오 또는 비디오 장치로 전달하는 단계를 포함함을 특징으로 하는 실시간 데이터의 수신 처리 방법.
10. 제9항에 있어서, 상기 (a) 단계 후에,

    (f) 상기 (a) 단계에서 추출된 페이로드 데이터로부터 소정의 단위별로 설정되어 있는 상기 수신 시간을 추출하여, 상기 수신 시간을 임시적으로 저장하는 단계를 더 포함하고,

    상기 (d) 단계는, 상기 (f) 단계에서 임시적으로 저장된 수신 시간을 참조하여, 상기 외부 메모리에 저장된 해당 데이터의 독출 시점을 결정함을 특징으로 하는 실시간 데이터의 수신 처리 방법.