JP2000307618A

JP2000307618A - データ伝送システム、送信装置及び受信装置並びにこれらの方法

Info

Publication number: JP2000307618A
Application number: JP11629399A
Authority: JP
Inventors: Shusuke Hoshi; 秀典星
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2000-11-02

Abstract

(57)【要約】【課題】リアルタイム転送で、伝送エラーによるデー
タ破棄の可能性を低減する。【解決手段】メインメモリ制御回路１４は、パケット
単位の同じデータをスイッチ１６を介してＦＩＦＯ１８
Ａ又は同１８Ｂに書き込む。リンクレイヤ回路２２のパ
ケット化回路２２Ａ，２２Ｂはそれぞれ、ＦＩＦＯ１８
Ａ，１８Ｂからのデータをパケット化する。フィジカル
レイヤ回路２４は、アイソクロナス転送の１サイクル内
に、パケット化回路２２Ａ，２２Ｂからのパケットを時
間軸多重して、バス２６に出力する。受信側のリンク回
路３０では、データ分配器３４が、フィジカルレイヤ回
路２８からのパケットデータをＣｈＡデータとＣｈＢデ
ータに分離して出力する。データＣＲＣ回路３８，４２
及び判定回路４６が、採用すべきパケットデータ（エラ
ーの無いデータ）を決定し、スイッチ４４を制御してＦ
ＩＦＯ４８に書き込ませる。ヘッダＣＲＣ回路３２は、
エラーを検出した場合、ＦＩＦＯ４８を書き込み禁止に
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルデータ
をリアルタイムに送受信するデータ伝送システム、送信
装置及び受信装置並びにこれらの方法に関する。

【０００２】

【従来の技術】ディジタル技術の発展に伴い、膨大なデ
ータ量の各種データを圧縮符号化することによりデータ
量を削減して比較的低い伝送レートで伝送し得るように
するデータ圧縮技術が開発されている。例えば、画像デ
ータを磁気テープ等の記録媒体に記録するディジタルＶ
ＴＲ（ビデオテープレコーダ又はビデオカセットレコー
ダ）においても、１２４Ｍｂｐｓ程度の入力画像データ
を５分の１の２５Ｍｂｐｓ程度に圧縮して磁気テープ上
に記録し、再生する方式が知られている。具体的には、
入力映像データをＤＣＴ変換した後に量子化し、量子化
データをハフマン符号化等により可変長符号化すること
により、映像データを圧縮する。量子化する際の量子化
ステップを各種のパラメータに基づいて変更したり、可
変長符号化された後のデータ量が一定になるようにレー
ト制御が行われる。圧縮された映像データは、例えばリ
ード・ソロモン符号等のエラー検出訂正符号化による内
符号と外符号を付加されて磁気テープ等の記録媒体に記
録される。

【０００３】一方、圧縮画像データ等のオブジェクトデ
ータをディジタルデータのままで高速に且つリアルタイ
ムに通信することのできるディジタルインターフェース
も開発されている。

【０００４】

【発明が解決しようとする課題】通常、１つのオブジェ
クトデータをリアルタイムに転送する場合、送信側のデ
ィジタルインターフェースは、そのオブジェクトデータ
を複数のパケットデータに分割し、それらを所定の遅延
時間内に順次転送する必要がある。しかし、転送途中の
パケットデータにエラーが混入し、そのエラーが訂正で
きなかった場合、受信側のディジタルインターフェース
は、パケットデータの連続性を損なってしまう問題があ
った。特に、所定のチャンネルを用いたブロードキャス
ト通信により各パケットデータをリアルタイム転送する
場合には、受信装置の数が多くなるほどエラーによる再
送処理は困難となるので、データ通信の信頼性が低下し
てしまうという問題もあった。

【０００５】映像データのように２次元又は３次元方向
に相関性の高いオブジェクトデータをリアルタイムに転
送する場合、受信側は、パケットデータ単位の補間を行
うことによって、再送処理を行うことなくその映像デー
タの連続性を保持することができる。しかし、このよう
な方法では画質が著しく劣化してしまう問題があった。
更に、相関性の低いオブジェクトデータをリアルタイム
に転送する場合、補間処理は有効に機能しないので、受
信側はそのオブジェクトデータの連続性を保持すること
ができず、再送処理を行わなければ無意味なデータ列に
なってしまう問題もあった。

【０００６】本発明は、このような不都合を解消するデ
ータ伝送システム、送信装置及び受信装置並びにこれら
の方法を提示することを目的とする。

【０００７】本発明はまた、オブジェクトデータの連続
性を損なうことのなくリアルタイムに通信することので
きる伝送システム、送信装置及び受信装置並びにこれら
の方法を提示することを目的とする。

【０００８】本発明は更に、ブロードキャスト通信の信
頼性を向上させると共にリアルタイムな通信を行うこと
のできる伝送システム、送信装置及び受信装置並びにこ
れらの方法を提示することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るデータ伝送
システムは、少なくとも１つのオブジェクトデータを複
数のチャンネルを介して伝送する送信装置と、各チャン
ネル毎に当該オブジェクトデータのエラーを検出し、エ
ラー検出結果に基づき当該複数のチャンネルの何れかを
選択する受信装置とからなることを特徴とする。

【００１０】本発明に係るデータ伝送方法は、少なくと
も１つのオブジェクトデータを複数のチャンネルを介し
て伝送する送信ステップと、各チャンネル毎に当該オブ
ジェクトデータのエラーを検出し、エラー検出結果に基
づき当該複数のチャンネルの何れかを選択する受信ステ
ップとからなることを特徴とする。

【００１１】本発明に係る送信装置は、少なくとも１つ
のオブジェクトデータを複数のチャンネルを介して伝送
する送信手段と、当該複数のチャンネルを１転送サイク
ル内で時間軸多重する多重化手段とを具備することを特
徴とする。

【００１２】本発明に係る送信方法は、少なくとも１つ
のオブジェクトデータを複数のチャンネルを介して伝送
する送信ステップと、当該複数のチャンネルを１転送サ
イクル内で時間軸多重する多重化ステップとを具備する
ことを特徴とする。

【００１３】本発明に係る受信装置は、１通信サイクル
内で時間軸多重された複数のチャンネルを介して少なく
とも１つのオブジェクトデータを受信する受信手段と、
各チャンネルのエラーを検出する誤り検出手段と、当該
誤り検出手段の検出結果に基づいて当該複数のチャンネ
ルの何れかを選択する選択手段とを具備することを特徴
とする。

【００１４】本発明に係る受信方法は、１通信サイクル
内で時間軸多重された複数のチャンネルを介して少なく
とも１つのオブジェクトデータを受信する受信ステップ
と、各チャンネルのエラーを検出する誤り検出ステップ
と、当該誤り検出ステップの検出結果に基づいて当該複
数のチャンネルの何れかを選択する選択ステップとを具
備することを特徴とする。

【００１５】本発明に係る送信装置は、少なくとも１つ
のオブジェクトデータから複数のパケットデータを生成
するパケット化手段と、当該複数のパケットデータを通
信サイクル内の第１のチャンネルを介して所定の順序で
伝送し、当該複数のパケットデータを前記通信サイクル
内の第２のチャンネルを介して該第１のチャンネルとは
異なる順序で伝送する送信手段とを具備することを特徴
とする。

【００１６】本発明に係る送信方法は、少なくとも１つ
のオブジェクトデータから複数のパケットデータを生成
するパケット化ステップと、当該複数のパケットデータ
を通信サイクル内の第１のチャンネルを介して所定の順
序で伝送し、当該複数のパケットデータを前記通信サイ
クル内の第２のチャンネルを介して該第１のチャンネル
とは異なる順序で伝送する送信ステップとを具備するこ
とを特徴とする。

【００１７】本発明に係る受信装置は、所定の順番で伝
送される複数のパケットデータを通信サイクル内の第１
のチャンネルを介して受信し、当該第１のチャンネルと
は異なる順番で伝送される複数のパケットデータを当該
通信サイクル内の第２のチャンネルを介して受信する受
信手段と、当該第１のチャンネルのパケットデータと当
該第２のチャンネルのパケットデータとに基づいて、少
なくとも１つのオブジェクトデータを生成するデパケッ
タイズ手段とを具備することを特徴とする。

【００１８】本発明に係る受信方法は、所定の順番で伝
送される複数のパケットデータを通信サイクル内の第１
のチャンネルを介して受信し、当該第１のチャンネルと
は異なる順番で伝送される複数のパケットデータを当該
通信サイクル内の第２のチャンネルを介して受信する受
信ステップと、当該第１のチャンネルのパケットデータ
と当該第２のチャンネルのパケットデータとに基づい
て、少なくとも１つのオブジェクトデータを生成するデ
パケッタイズステップとを具備することを特徴とする。

【００１９】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００２０】図１は、２つのディジタルＶＴＲを本実施
例のディジタルインターフェースで接続する基本構成の
概略構成ブロック図である。本実施例のディジタルイン
タフェース１１２，１１６は、ＩＥＥＥ１３９４−１９
９５規格に準拠したディジタルインターフェース（以
下、ｌＥＥＥ１３９４インターフェースと称する。）で
あり、本実施例は、この１ＥＥＥ１３９４インターフェ
ースを用いて、ビデオデータ及びオーディオデータのよ
うに連続性のあるオブジェクトデータをディジタルデー
タのままで高速に且つリアルタイムに通信する。

【００２１】本実施例の１ＥＥＥ１３９４インターフェ
ース１１２，１１６は、次の機能を有する。第１に、デ
ータ転送速度が高速であり、複数の異なる転送速度（１
００、２００及び４００ｂｐｓ）に対応できる。第２
に、リアルタイム性のあるデータ転送方式（即ち、アイ
ソクロナス転送方式）と非同期な転送方式（即ち、アシ
ンクロナス転送方式）とをサポートする。第３に、自由
度の高い接続構成（トポロジ）を構築できる。第４に、
プラグ・アンド・プレイ機能と活線挿抜機能をサポート
する。

【００２２】図１において、送信側のディジタルＶＴＲ
１１０はＩＥＥＥ１３９４インターフェース１１２を具
備し、受信側のディジタルＶＴＲ１１４も、ＩＥＥＥ１
３９４インターフェース１１６を具備する。ＩＥＥＥ１
３９４インターフェース１１２，１１６は、ＩＥＥＥ１
３９４規格に準拠したシリアルケーブル１１８を介して
相互に接続する。ディジタルＶＴＲ１１０は、例えばＤ
Ｖ方式に基づき圧縮され、レート制御されたディジタル
データをＩＥＥＥ１３９４インターフェース１１２から
ケーブル１１８に出力する。ＤＶ方式とは、入力ビデオ
データをＤＣＴ変換及び量子化した後に、可変長符号化
する高能率符号化方式である。

【００２３】図２は、ＤＶ方式に基づいて生成されたＤ
ＩＦブロックの構造を示す。図２に示すように、ＤＩＦ
ブロックは、７７バイトの有効データに対して３バイト
のＩＤデータが付加された８０バイトのデータブロック
である。ＩＤ０はデータタイプ（ヘッダ、サブコード、
ビデオＡＵＸ、オーディオ及びビデオデータの何れか）
を示す。ＩＤ１は、トラック番号（ＮＴＳＣ方式では０
〜９、ＰＡＬ方式では０〜１１）を示す。ＩＤ２はブロ
ック番号を示す。図３に示すように、１ビデオフレーム
は１０ＤＩＦシーケンスからなり、１ＤＩＦシーケンス
は１５０ＤＩＦブロック（すなわち、１個のヘッダブロ
ック、２個のサブコードブロック、３個のビデオＡＵＸ
ブロック、９個のオーディオブロック及び１３５個のビ
デオブロック）からなる。通常、送信側のディジタルＶ
ＴＲ１１０は、上述のビデオフレームを順次、６ＤＩＦ
ブロック（４８０バイト）を１つのパケットにパケッタ
イズしてＩＥＥＥ１３９４インターフェース１１２から
ケーブル１１８に出力する。

【００２４】図４は、ＩＥＥＥ１３９４インターフェー
スにおけるデータ転送処理を説明するタイムチャートを
示す。図４（ａ）は、略３０Ｈｚ（３３．３ｍｓ周期）
のビデオデータ、図４（ｂ）は、後述するアイソクロナ
スサイクルに同期させ、上述のパケットデータを略一定
の時間間隔毎に転送させるためのタイミング信号（以
下、ＮｏｍｉｎａｌＴｉｍｉｎｇ信号と記す。）であ
り、ＮＴＳＣ方式の場合、１ビデオフレーム当たり１３
３．３μｓ単位に２５０回生成される。図４（ｃ）はビ
デオデータに同期して切り替わるバンク信号であり、デ
ィジタルＶＴＲ１１０又は同１１４に内蔵されるメイン
メモリのバンク制御に利用される。図４（ｄ）はパケッ
トデータであり、ＮＴＳＣ方式の通常モードでは１ビデ
オフレーム当たり２５０個のパケットが存在する。図４
（ｅ）は、各パケットデータをＩＥＥＥ１３９４インタ
ーフェース１１２内のＦＩＦＯへ書き込むためのイネー
ブル信号である。例えば、転送クロックが４．２ＭＨｚ
の場合、１パケットデータの転送にかかる時間は約１１
４μｓであるので、イネーブルタイミングは、図４
（ｅ）に示すタイミングになる。

【００２５】ＩＥＥＥ１３９４インターフェース１１２
とＩＥＥＥ１３９４インターフェース１１６との間で
は、所定の通信サイクル（１２５μｓ）単位でパケット
通信を行う。ビデオデータ及びオーディオデータのよう
に時間軸を持ち、連続性のあるオブジェクトデータは、
略一定の通信サイクル毎に転送帯域（チャンネル）が保
証された同期型転送方式（すなわち、アイソクロナス転
送）で転送され、制御コマンド及びテキストデータのよ
うにデータ量が比較的少なく、連続性の無いオブジェク
トデータは、必要に応じて不定期に、非同期型転送方式
（アシンクロナス転送）で転送される。１通信サイクル
期間内で、アイソクロナス転送は、アシンクロナス転送
よりも優先される。

【００２６】図５は、アイソクロナス転送における時間
的な遷移例の模式図である。アイソクロナス転送は、バ
ス上で、略一定の時間間隔毎に実行される。この通信サ
イクルをアイソクロナスサイクルと呼ぶ。アイソクロナ
スサイクルの周期は、基本的に１２５μｓである。この
各サイクルの開始時間を示すと共に、各ノードの時間調
整を行なう役割を担っているのがサイクル・スタート・
パケット５０１である。サイクル・スタート・パケット
５０１を送信するのはサイクルマスタである。サイクル
マスタは、１つ前のサイクル内の転送終了後、所定のア
イドル期間を経た後、本サイクルの開始を告げるサイク
ル・スタート・パケット５０１をバス上に送出する。こ
のサイクル・スタート・パケット５０１の送信される時
間間隔が略１２５μｓとなる。

【００２７】図５にチャンネルＡ、チャンネルＢ及びチ
ャンネルＣと示したように、１サイクル内でも、複数種
のアイソクロナスパケットが、個別のチャンネルＩＤに
より区別されて転送可能である。これによって、同時に
複数の装置間でのリアルタイム転送が可能になる。アイ
ソクロナスパケットを受信する装置は、自分の望むチャ
ンネルＩＤを持つパケットのみを取り込む。チャンネル
ＩＤは、送信先のアドレスを表すものではなく、各アイ
ソクロナスパケットを識別するための論理的な番号を与
えているに過ぎない。従って、どのアイソクロナスパケ
ットも基本的に、１つの送信元からバス上のすべての装
置に行き渡るブロードキャスト方式で転送される。

【００２８】アイソクロナス転送では、パケット送信に
先立って、アシンクロナス転送の場合と同様に、アービ
トレーションが行われる。しかし、アシンクロナス転送
のように１対１の通信ではないので、アイソクロナス転
送では、承認信号ａｃｋは存在しない。

【００２９】アイソクロナスギャップは、アイソクロナ
ス転送を行なう前にバスが空き状態であると認識するた
めに必要なアイドル期間を示す。このアイドル期間を経
過すると、アイソクロナス転送を行ないたいノードは、
バスが空いていると判断し、転送前のアービトレーショ
ンを開始できる。

【００３０】アイソクロナス転送のパケット・フォーマ
ットを図６に示す。１つのパケットは、合計で（１２＋
４×Ｎ）バイトからなる。図６で、６０１は長さフィー
ルドであり、ヘッダＣＲＣフィールド６０６の後に続く
データ・フイールド６０７，６０８のバイト長を規定す
る。６０２はｔａｇフィールド、６０３はチャンネル番
号フィールドであり、６ビットの値により各アイソクロ
ナスパケットのデータ転送に論理的な識別番号（上述の
チャンネルＩＤ）を与える。受信側ではこのチャンネル
番号を参照し、必要なアイソクロナスパケットを取り込
む。６０４は、このパケットがアイソクロナス転送であ
ることを示す値を格納するｔＣｏｄｅフィールドであ
る。６０６はアプリケーション・ソフトウエアが利用す
るｓｙフィールドであり、ソースとデスティネーション
の間で同期情報のやり取りをするのに使用される。６０
６は各フィールド６０１〜６０５のデータに対するエラ
ー検出コードを格納するヘッダＣＲＣフィールドであ
る。６０７はＣＩＰヘッダであり、上述のＤＩＦブロッ
クをアイソクロナス転送するために必要な制御情報が格
納される。６０８は、例えば、上述の６ＤＩＦブロック
を格納するフィールドである。６０９はパケットデータ
のエラー検出コードを格納するデータＣＲＣフィールド
である。

【００３１】このようにパケット化されたデータが、Ｉ
ＥＥＥ１３９４シリアルバスケーブル１１８を介して受
信側にシリアル転送される。受信側のディジタルＶＴＲ
１１４のディジタルインターフェース１１６は、アイソ
クロナス転送されたデータを受信し、所定の処理を施し
た後、フィールド６０８（図６）から６ＤＩＦブロック
を抜き出す。ディジタルＶＴＲ１１４は、各ビデオフレ
ームにエラー訂正符号を付加して、磁気ディスク及び磁
気テープなどの磁気記録媒体に記録する。

【００３２】図７は、本発明の第１実施例の概略構成ブ
ロック図を示す。１０はＤＶ方式に基づいて処理された
ビデオデータ及びオーディオデータを磁気ディスク及び
磁気テープなどの記録媒体から入力する入力端子、１２
はＮｏｍｉｎａｌＴｉｍｉｎｇ信号を入力する入力端
子であり、各入力端子１０，１２は、これらの信号をメ
インメモリ制御回路１４に入力する。メインメモリ制御
回路１４は、内部のメインメモリから６ＤＩＦブロック
を１パケットデータとして読み出し、スイッチ１６を介
してＦＩＦＯ１８Ａ又は同１８Ｂに書き込む。メインメ
モリ制御回路１４は、メインメモリに対するアクセスを
管理すると共にスイッチ１６を制御し、ＣｈＡを介して
転送されるパケットデータを所定の順序でＦＩＦＯ１８
Ａに、ＣｈＢを介して転送されるパケットデータを所定
の順序でＦＩＦＯ１８Ｂに振り分ける。ＦＩＦＯ１８
Ａ，１８Ｂは、１パケット以上の空き容量がある場合に
メインメモリ制御回路１４に書き込み可能フラグを供給
し、メインメイン制御回路１４はこれに応じて、ＦＩＦ
Ｏ１８Ａ，１８Ｂにパケットデータを書き込む。メイン
メモリ制御回路１４の詳細は後述する。

【００３３】ＦＩＦＯ１８Ａ，１８Ｂに書き込まれたパ
ケットデータは読み出されてリンクレイヤ回路２２へ供
給される。リンクレイヤ回路２２は、ＦＩＦＯ１８Ａ，
１８Ｂにそれぞれ対応するパケット化回路２２Ａ，２２
Ｂを具備する。パケット化回路２２Ａは、ＦＩＦＯ１８
Ａからのデータを図６に示す構成にパケット化し、パケ
ット化回路２２Ｂは、ＦＩＦＯ１８Ｂからのデータを図
６に示す構成にパケット化する。

【００３４】フィジカルレイヤ回路２４は、図５を用い
て説明したようにアイソクロナス転送のためのアービト
レーションを実行する。フィジカルレイヤ回路２４は、
アービトレーションの状態に応じてパケット化回路２２
Ａ，２２Ｂに選択信号を供給し、選択されたパケット化
回路２２Ａ又は同２２Ｂからのデータを、パラレル形式
からシリアル形式に変換して、フィジカルレイヤ回路２
４に供給する。フィジカルレイヤ回路２４は、シリアル
化されたパケットをＤＳ−Ｌｉｎｋ符号化し、データ信
号とストローブ信号に変換してＩＥＥＥ１３９４シリア
ルバス２６上に差動出力する。

【００３５】図８は、フィジカルレイヤ回路２４におけ
るパケットデータの送転送タイミング例を示す。図８
（ａ）は、１２５μｓ周期のアイソクロナスサイクル、
同（ｂ）はパケット化回路２２Ａから出力されるＣｈＡ
のパケットデータ、同（ｃ）はパケット化回路２２Ｂか
ら出力されるＣｈＢのパケットデータ、同（ｄ）は２チ
ャンネル分のパケットデータがフィジカルレイヤ回路２
４からＩＥＥＥ１３９４シリアルバス２６上へ出力され
るタイミングをそれぞれ示す。図８（ｂ），（ｃ）に示
すＣｈＡ及びＣｈＢのパケットデータの位相関係は、フ
ィジカルレイヤ回路２４から出力される選択信号によっ
て決定される。このように、本実施例では、１つのアイ
ソクロナスサイクル内に、１つのオブジェクトデータ
（本実施例では、ビデオデータとオーディオデータを含
む。）から生成される同一のパケットデータを、２つの
チャンネルを介して時分割送信する。

【００３６】フィジカルレイヤ回路２４から出力される
２チャンネルのパケットデータは、ＩＥＥＥ１３９４シ
リアルバス２６を介して受信側のフィジカルレイヤ回路
２８に入力する。フィジカルレイヤ回路２８は差動形式
で入力するデータ信号とストローブ信号とからクロック
を抽出し、かつ、データ信号をシリアルデータからパラ
レルデータに変換して、リンクレイヤ回路３０に供給す
る。

【００３７】リンクレイヤ回路３０内では、ヘッダＣＲ
Ｃ回路３２が、パケットデータのヘッダのエラーを検出
すると共にその内容をチェックする。ヘッダＣＲＣ回路
３２はまた、データ分配器３４にチャンネル情報を供給
し、ＦＩＦＯ４８には書き込み制御信号を供給する。デ
ータ分配器３４は、ヘッダＣＲＣ回路３２からのチャン
ネル情報に従い、フィジカルレイヤ回路２８を介して受
信されたＣｈＡのパケットデータとＣｈＢのパケットデ
ータとに分離して出力する。ＣｈＡのパケットデータ
は、バッファ３６及びデータＣＲＣ回路３８に供給さ
れ、ＣｈＢのパケットデータはバッファ４０及びデータ
ＣＲＣ回路４２に供給される。バッファ３６，４０は、
データエラーの検出及びその判定に要する時間との時間
差を調整するものであり、受信パケットのパケット番号
（図６のＤＢＣフィールドに含まれる。）に基づいて書
き込みの制御を行う。これらの出力はスイッチ４４によ
り選択されてＦＩＦＯ４８に印加される。データＣＲＣ
回路３８，４２は、各チャンネルのパケットのデータ部
（図６のフィールド６０８，６０７）のエラーをパケッ
ト単位で検出し、検出結果を判定回路４６に供給する。

【００３８】判定回路４６は、データＣＲＣ回路３８，
４２のエラー検出結果に従い、スイッチ４４を制御し、
一定の場合にエラー検出信号をバッファ５２及びエラー
計数回路５４に供給する。図９は、判定回路４６の判定
テーブルを示す。判定回路４６は、両方にエラーが無い
場合及び両方にエラーがある場合には判定結果’０’
を、ＣｈＡのパケットデータにエラーが無く、且つ、Ｃ
ｈＢのパケットデータにエラーがある場合には判定結
果’０’を、ＣｈＡのパケットデータにエラーがあり、
ＣｈＢのパケットデータにエラーが無い場合には判定結
果’１’を、それぞれスイッチ４４の制御用に出力す
る。スイッチ４４は、判定回路４６からの切り替え制御
信号が’０’の場合、ＣｈＡのパケットデータ（バッフ
ァ３６の出力）を選択し、’１’の場合、ＣｈＢのパケ
ットデータ（バッファ４０の出力）を選択する。判定回
路４６はまた、判定結果が’０’の場合、ＣｈＡのパケ
ットデータのエラー検出信号を、判定結果が’１’の場
合にはＣｈＢのパケットデータのエラー検出信号を、バ
ッファ５２及びエラー計数回路５４に供給する。

【００３９】スイッチ４４により選択されたデータは、
ＦＩＦＯ４８に印加される。ＦＩＦＯ４８は、１パケッ
トデータ以上のデータが書き込まれると、読み出し可能
フラグをメインメモリ制御回路５０に出力する。ＦＩＦ
Ｏ４８からのデータ読み出しには、メインメモリ制御回
路５０からのクロックが使用される。バッファ５２は、
ＦＩＦＯ４８のデータ書き込み及び読み出しに要する時
間を考慮した遅延回路として機能し、判定回路４６から
のエラー検出信号を遅延してメインメモリ制御回路５０
に供給する。メインメモリ制御回路５０は、バッファ５
２からのエラー検出信号がエラーの発生を示す場合に
は、メインメモリへのパケットデータの書込みを禁止す
ると共に、そのパケットデータ分のデータを必要に応じ
て補間する。

【００４０】エラー計数回路５４は、判定回路４６から
出力されるエラー検出信号によりパケットデータ単位の
エラー数を計数し、計数結果を表示装置５６の画面上に
表示する。ユーザは、そのエラー表示を見て、ケーブル
類の接続不良及びシステムの故障等を確認できる。

【００４１】図１０は、メインメモリ制御回路１４の概
略構成ブロック図を示す。６０，６２は、それぞれＦＩ
ＦＯ１８Ａ，１８Ｂから供給される書き込み可能フラグ
の入力端子である。ＦＩＦＯ１８Ａ，１８Ｂからの書き
込み可能フラグは、入力端子６０，６２からアクセス制
御回路６４に入力する。入力端子１０からのビデオデー
タ及びオーディオデータはメインメモリ７２に入力し、
入力端子１２からのＮｏｍｉｎａｌＴｉｍｉｎｇ信号
はアクセス制御回路６４に入力する。アクセス制御回路
６４は、入力端子６０又は同６２からの書き込み可能フ
ラグに応じて、メインメモリ７２にアクセスするための
リクエストの発生を制御する。アクセス制御回路６４は
また、入力端子１２からのＮｏｍｉｎａｌＴｉｍｉｎ
ｇ信号に従いＣｈＡ及びＣｈＢのパケットデータをメイ
ンメモリ７２から読み出すためのリクエスト並びにＣｈ
Ａ用の読み出しアドレスを出力する。アドレス発生回路
６６は、ＣｈＡ用の読み出しアドレスを用いて、ＣｈＢ
のための読み出しアドレスを発生する。例えば、アイソ
クロナスサイクル内に同一のパケットデータを出力する
場合には、アドレス発生回路６６は、ＣｈＡ用の読み出
しアドレスと同じアドレスを出力する。

【００４２】メモリインターフェース回路６８は、チャ
ンネル制御回路６４からのリクエストを調停し、メイン
メモリ７２へのアクセス順序を決定する。メインメモリ
７２にアクセスするアドレスは、アクセスが許可された
リクエストに付随するものである。メモリインターフェ
ース回路６８はまた、リクエストの受付状態を示すフラ
グを出力端子７０に出力する。このフフラグにより、現
在のメモリアクセスがＣｈＡかＣｈＢかを知ることがで
きる。出力端子７０はスイッチ１６の切り替え制御端子
に接続しており、このフラグによりスイッチ１６が制御
される。

【００４３】メインメモリ７２は、メモリインターフェ
ース回路６８からのアドレスに格納されているデータを
出力端子７４に読み出す。データ出力端子７４は、スイ
ッチ１６の共通接点に接続しているので、メインメモリ
７２から読み出されたデータがスイッチ１６に供給され
る。

【００４４】図１１は、メインメモリ制御回路５０の概
略構成ブロック図を示す。８０はＦＩＦＯ４８から供給
される読み出し可能フラグの入力端子である。９２はバ
ッファ５２から供給されるエラー検出信号の入力端子で
ある。ＦＩＦＯ４８からの読み出し可能フラグは、入力
端子８０からアクセス制御回路８２に入力する。アクセ
ス制御回路８２は、入力端子８０からの読み出し許可フ
ラグを内部カウンタで計数した結果と、図２に示すＤＩ
Ｆブロックに含まれるＩＤ情報に基づいて、メインメモ
リ８８の書き込みリクエスト信号とその書き込みアドレ
スを発生する。

【００４５】ここで、入力端子９２からのエラー検出信
号がエラーの発生を示す場合、アクセス制御回路８２
は、入力端子９０から入力されるパケットデータの書き
込みを禁止し、受信データが補間処理の可能なオブジェ
クトデータであれば必要に応じて補間を行う。例えば、
ＤＶ方式のビデオデータ及びオーディオデータの場合で
は、エラーの発生したパケットデータを、そのパケット
データに対応する１つの前のビデオフレームのパケット
データで置換する方法、エラーの発生したパケットデー
タに含まれる６ＤＩＦブロックに関係するマクロブロッ
クを、そのマクロブロックに対応する１つの前のビデオ
フレームのマクロブロックで置換する方法等がある。前
者では簡単に補間処理を実行でき、後者では画質の劣化
を抑えた補間処理を行うことができる。

【００４６】メモリインターフェース回路８６は、アク
セス制御回路８２からのリクエストを調停し、メインメ
モリ８８へのアクセス順序を決定する。メインメモリ８
８にアクセスするアドレスは、アクセスが許可されたリ
クエストに付随するものである。

【００４７】メインメモリ８８には、データ入力端子９
０を介してＦＩＦＯ４８から読み出されたパケットデー
タが入力する。メインメモリ８８は、メモリインターフ
ェース回路８６からのアドレス信号で指定される記憶領
域に、入力端子９０からのパケットデータを記憶する。

【００４８】以上のように第１の実施例では、各通信サ
イクル内において時間軸多重された複数のチャンネル
（例えば、ＣｈＡ、ＣｈＢ）の夫々が、１つのオブジェ
クトデータから生成された複数個のパケットデータを同
一の順序でアイソクロナス転送することによって、パケ
ットデータの連続性を保持することができ、オブジェク
トデータのリアルタイム性を損なうことのないデータ通
信を実現できる。また、再送処理の困難なブロードキャ
スト通信を利用する場合であってもより信頼性の高いデ
ータ通信を実現することができる。

【００４９】第１の実施例では、各通信サイクル内にお
いて時間軸多重された複数のチャンネルの夫々が、１つ
のオブジェクトデータから生成された複数個のパケット
データを同一の順序でアイソクロナス転送する場合につ
いて説明した。

【００５０】第２の実施例では、複数のチャンネルの少
なくとも一つが、所定の規則でシャッフル或いはインタ
リーブした順序で複数個のパケットデータをアイソクロ
ナス転送する構成について説明する。

【００５１】例えば、ＣｈＢがパケットデータをシャフ
リングしてアイソクロナス転送すると仮定すると、アド
レス発生回路６６は、ＣｈＡ用のメモリアドレスから、
ある規則的な変換処理の下でＣｈＢ用のメモリアドレス
を発生する。例えば、アクセス制御回路６４は、ＣｈＡ
に対しては、アドレス０から順にアドレスＮまでの連続
するアドレスをパケットデータ単位（例えば、６ＤＩＦ
ブロック単位）で発生してメモリインターフェース回路
６８及びアドレス発生回路６６に供給する。これに対し
てＣｈＢでは、アドレス発生回路６６は、アドレスＮか
ら順にアドレス０に至るアドレスをパケットデータ単位
（例えば、６ＤＩＦブロック）で発生してメモリインタ
ーフェース回路６８に供給する。この場合のフィジカル
レイヤ回路２４における転送タイミングチャートを図１
２に示す。図１２（ａ）は、１２５μｓ周期のアイソク
ロナスサイクル、同（ｂ）はＣｈＡのパケットデータ、
同（ｃ）はＣｈＢのパケットデータ、同（ｄ）は１つの
アイソクロナスサイクル内で時間軸多重化された２チャ
ンネル分のパケットデータをそれぞれ示す。

【００５２】図１３は、図１２に示す順序で転送される
２チャンネルのパケットデータに対応できるように変更
した受信側のリンクレイヤ回路３０の概略構成ブロック
図を示す。図７と同じ構成要素には同じ符号を付してあ
る。バッファ３６，４０に代わるバッファ９２，９４
は、少なくとも２ビデオフレーム分の記憶容量を具備
し、図２に示すＩＤ情報（ＩＤ０〜ＩＤ２）に基づき所
定のアドレスに入力データを書き込む。データＣＲＣ回
路３８，４２の出力と判定回路４６の入力との間にそれ
ぞれバッファ９６，９８が挿入される。バッファ９６，
９８は、各チャンネルのパケットのデータ部（図６のフ
ィールド６０７，６０８）にエラーがあるか否かを示す
データエラー検出信号を一時記憶する。バッファ９６，
９８は、バッファ９２，９４と同様に２フレーム分の記
憶容量を具備する。バッファ９６，９８は、１ビデオフ
レーム分の情報が蓄積される度に、各パケットデータに
対応するデータエラー検出信号を本来の順番で判定回路
４６に読み出す。

【００５３】以後、先に説明したのと同様に、どちらか
のチャンネルのパケットデータがＦＩＦＯ４８に書き込
まれ、メインメモリ制御回路５０に転送される。

【００５４】以上のように第２の実施例では、各通信サ
イクル内において時間軸多重された複数のチャンネル
（例えば、ＣｈＡ及びＣｈＢ）の夫々が、１つのオブジ
ェクトデータから生成された複数個のパケットデータを
異なる順序でアイソクロナス転送することによって、パ
ケットデータの連続性を保持することができ、オブジェ
クトデータのリアルタイム性を損なうことのないデータ
通信を実現できる。また、再送処理の困難なブロードキ
ャスト通信を利用する場合であっても信頼性を向上させ
ることができる。更に、受信側のデパケッタイズ処理の
効率を向上させることもできる。

【００５５】例えば、複数個のパケットデータを、第１
のチャンネル（ＣｈＡ）では通常の順序で転送し、第２
のチャンネル（ＣｈＢ）では所定の規則でシャッフル又
はインタリーブした順序で転送することにより、一方の
チャンネルのパケットデータにエラーが生じたとして
も、それと同一のパケットデータをある時間差をもって
他方のチャンネルから受信することができるので、第１
の実施例よりも信頼性が向上する。

【００５６】また、１つのオブジェクトデータを複数の
チャンネルを用いて転送する場合に、少なくとも１つの
チャンネルが通常の順番でパケットデータを転送するこ
とにより、本実施例の受信側の機能を持たない装置であ
っても、そのオブジェクトデータを簡単に受信すること
ができる。

【００５７】なお、本発明は、その精神又はその主要な
特徴から逸脱することなく、様々な形で実施することが
できる。

【００５８】ＩＥＥＥ１３９４規格のアイソクロナス転
送機能を有するデジタルインターフェースを用いた場合
を説明したが、本発明は、それに限定されない。本発明
は、例えば、略一定の通信サイクル期間毎に所定量のパ
ケットデータの転送を保証する機能を有し、或るオブジ
ェクトデータをリアルタイムに転送することのできるデ
ジタルインターフェースに適用することも可能である。

【００５９】本発明はまた、ＩＥＥＥ１３９４規格のア
イソクロナス転送機能のように、複数のパケットデータ
を順次ブロードキャスト通信する再送処理の困難な通信
方式を利用するデジタルインターフェースにも適用する
ことができる。

【００６０】上述の実施例では、送信側の構成と受信側
と構成とを別々の装置に分けて説明したが、同一の装置
が送信側の構成と受信側と構成と具備していてもよい。

【００６１】１つのオブジェクトデータから生成された
複数のパケットデータを２つのチャンネルを用いてアイ
ソクロナス転送する実施例を説明したが、本発明はこれ
に限定されず、３チャンネル以上のチャンネルを用いて
もよい。例えば、利用できる転送速度に応じて利用する
チャンネル数を適応的に切り換えたり、各チャンネルに
おけるパケットデータの順番を夫々異なるようにしても
よい。

【００６２】ＤＶ方式に基づき圧縮符号化されたビデオ
データ及びオーディオデータをアイソクロナス転送する
実施例を説明したが、本発明はこれに限定されない。例
えば、ＭＰＥＧ方式に基づき圧縮符号化されたビデオデ
ータ及びオーディオデータをアイソクロナス転送する場
合にも適用することができる。この場合、各パケットデ
ータには、ＭＰＥＧ方式のトランスポート・パケットか
ら生成された複数個のデータブロックのうち、０個、１
個、２個、４個または８の倍数個が転送速度に応じて格
納される。

【００６３】上述の実施例はあらゆる点おいて単なる例
示に過ぎず、限定的に解釈されるべきではない。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
リアルタイム転送中にエラーが混入しても、極めて良好
なデータ転送環境を構築でき、相関性の高低に関わらず
データの連続性を保持できる。

【図面の簡単な説明】

【図１】ＩＥＥＥ１３９４バス接続の基本的な構成を
示す概略構成ブロック図である。

【図２】ブロックデータの構成図である。

【図３】１ビデオフレームの構造を示す図である。

【図４】メインメモリのアクセスタイミング図であ
る。

【図５】ＩＥＥＥ１３９４バス上の１サイクル内の転
送例である。

【図６】アイソクロナス転送のパケット・フォーマッ
トである。

【図７】本発明の一実施例の概略構成ブロック図であ
る。

【図８】本実施例の送信タイミング図である。

【図９】判定回路４６の判定テーブルである。

【図１０】メインメモリ制御回路１４の概略構成ブロ
ック図である。

【図１１】メインメモリ制御回路５０の概略構成ブロ
ック図である。

【図１２】本実施例の別の送信タイミング図である。

【図１３】図１３に示す転送タイミングに対応するリ
ンク回路３０の変更例である。

【符号の説明】

１０：ビデオデータの入力端子１２：ＮｏｍｉｎａｌＴｉｍｉｎｇ信号の入力端子１４：メインメモリ制御回路１６：スイッチ１８Ａ，１８Ｂ：ＦＩＦＯ２２：リンクレイヤ回路２２Ａ，２２Ｂ：パケット化回路２４：フィジカルレイヤ回路２６：ＩＥＥＥ１３９４シリアルバス２８：フィジカルレイヤ回路３０：リンクレイヤ回路３２：ヘッダＣＲＣ回路３４：データ分配器３６：バッファ３８：データＣＲＣ回路４０：バッファ４２：データＣＲＣ回路４４：スイッチ４６：判定回路４８：ＦＩＦＯ５０：メインメモリ制御回路５２：バッファ５４：エラー計数回路５６：表示装置６０，６２：書き込み可能フラグの入力端子６４：アクセス制御回路６６：アドレス発生回路６８：メモリインターフェース回路７０：フラグ出力端子７２：メインメモリ７４：データ出力端子８０：読み出し可能フラグの入力端子８２：アクセス制御回路８４：アドレス変換回路８６：メモリインターフェース回路８８：メインメモリ９０：データ入力端子９２，９４，９６，９８：バッファ１１０：ディジタルＶＴＲ１１２：データインターフェース１１４：ディジタルＶＴＲ１１６：データインターフェース１１８：ＩＥＥＥ１３９４シリアルケーブル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｌ 12/56 Ｈ０４Ｌ 11/20 １０２ＡＨ０４Ｎ 5/92 Ｈ０４Ｎ 5/92 ＨＦターム(参考） 5C053 FA22 FA24 GA11 GB14 GB15 GB22 GB26 GB37 KA03 LA15 5D044 AB05 AB07 BC01 CC03 HL11 5K014 AA01 FA01 5K030 GA01 GA11 HB01 HB02 HC14 JA05 LA01 MB05 5K032 AA07 CD01 EA04 EB06

Claims

【特許請求の範囲】

【請求項１】少なくとも１つのオブジェクトデータを
複数のチャンネルを介して伝送する送信装置と、各チャンネル毎に当該オブジェクトデータのエラーを検
出し、エラー検出結果に基づき当該複数のチャンネルの
何れかを選択する受信装置とからなることを特徴とする
データ伝送システム。
【請求項２】当該送信装置は、当該オブジェクトデー
タから複数のパケットデータを生成するパケット化手段
と、当該複数のチャンネルを１転送サイクル内で時間軸
多重する多重化手段とを具備する請求項１に記載のデー
タ伝送システム。
【請求項３】当該パケット化手段は、当該複数のパケ
ットデータを所定の順序で当該複数のチャンネルの夫々
に供給する請求項２に記載のデータ伝送システム。
【請求項４】少なくとも１つのチャンネルに供給され
るパケットデータの順序が、他のチャンネルに供給され
るパケットデータの順序と異なる請求項３に記載のデー
タ伝送システム。
【請求項５】当該受信装置が、当該複数のチャンネル
を介して少なくとも１つのオブジェクトデータを受信す
る受信手段と、各チャンネル毎のエラーを検出するデー
タ誤り検出手段と、各チャンネルの検出結果に基づいて
当該複数のチャンネルの何れかを選択する選択手段とを
具備する請求項１に記載のデータ伝送システム。
【請求項６】当該送信装置は、当該オブジェクトデー
タをアイソクロナス転送する請求項１乃至５の何れか１
項に記載のデータ伝送システム。
【請求項７】当該送信装置は、当該オブジェクトデー
タをブロードキャスト通信する請求項１乃至６の何れか
１項に記載のデータ伝送システム。
【請求項８】当該オブジェクトデータは、ビデオデー
タ或いはオーディオデータである請求項１乃至７の何れ
か１項に記載のデータ伝送システム。
【請求項９】少なくとも１つのオブジェクトデータを
複数のチャンネルを介して伝送する送信ステップと、各チャンネル毎に当該オブジェクトデータのエラーを検
出し、エラー検出結果に基づき当該複数のチャンネルの
何れかを選択する受信ステップとからなることを特徴と
するデータ伝送方法。
【請求項１０】当該送信ステップは、当該オブジェク
トデータから複数のパケットデータを生成するパケット
化ステップと、当該複数のチャンネルを１転送サイクル
内で時間軸多重する多重化ステップとを具備する請求項
９に記載のデータ伝送方法。
【請求項１１】当該パケット化ステップは、当該複数
のパケットデータを所定の順序で当該複数のチャンネル
の夫々に供給する請求項１０に記載のデータ伝送方法。
【請求項１２】少なくとも１つのチャンネルに供給さ
れるパケットデータの順序が、他のチャンネルに供給さ
れるパケットデータの順序と異なる請求項１１に記載の
データ伝送方法。
【請求項１３】当該受信ステップが、当該複数のチャ
ンネルを介して少なくとも１つのオブジェクトデータを
受信する受信手段と、各チャンネル毎のエラーを検出す
るデータ誤り検出手段と、各チャンネルの検出結果に基
づいて当該複数のチャンネルの何れかを選択する選択ス
テップとを具備する請求項９に記載のデータ伝送方法。
【請求項１４】当該送信ステップは、当該オブジェク
トデータをアイソクロナス転送する請求項９乃至１３の
何れか１項に記載のデータ伝送方法。
【請求項１５】当該送信ステップは、当該オブジェク
トデータをブロードキャスト通信する請求項６乃至１４
の何れか１項に記載のデータ伝送方法。
【請求項１６】当該オブジェクトデータは、ビデオデ
ータ或いはオーディオデータである請求項６乃至１５の
何れか１項に記載のデータ伝送方法。
【請求項１７】少なくとも１つのオブジェクトデータ
を複数のチャンネルを介して伝送する送信手段と、当該
複数のチャンネルを１転送サイクル内で時間軸多重する
多重化手段とを具備することを特徴とする送信装置。
【請求項１８】当該送信手段は、当該オブジェクトデ
ータから複数のパケットデータを生成し、当該複数のパ
ケットデータを所定の順序で当該複数のチャンネルの夫
々に供給する請求項１７に記載の送信装置。
【請求項１９】少なくとも１つのチャンネルに供給さ
れるパケットデータの順序が、他のチャンネルに供給さ
れるパケットデータの順序と異なる請求項１８に記載の
送信装置。
【請求項２０】当該送信手段は、当該オブジェクトデ
ータをアイソクロナス転送する請求項１７乃至１９の何
れか１項に記載の送信装置。
【請求項２１】当該送信手段は、当該オブジェクトデ
ータをブロードキャスト通信する請求項１７乃至２０の
何れか１項に記載の送信装置。
【請求項２２】当該オブジェクトデータは、ビデオデ
ータ或いはオーディオデータである請求項１７乃至２１
の何れか１項に記載の送信装置。
【請求項２３】当該送信装置は、ディジタルビデオレ
コーダである請求項１７乃至２２の何れか１項に記載の
送信装置。
【請求項２４】少なくとも１つのオブジェクトデータ
を複数のチャンネルを介して伝送する送信ステップと、
当該複数のチャンネルを１転送サイクル内で時間軸多重
する多重化ステップとを具備することを特徴とする送信
方法。
【請求項２５】１通信サイクル内で時間軸多重された
複数のチャンネルを介して少なくとも１つのオブジェク
トデータを受信する受信手段と、各チャンネルのエラーを検出する誤り検出手段と、当該誤り検出手段の検出結果に基づいて当該複数のチャ
ンネルの何れかを選択する選択手段とを具備することを
特徴とする受信装置。
【請求項２６】当該オブジェクトデータは複数のパケ
ットデータからなり、当該複数のパケットデータは、当
該複数のチャンネルの夫々において所定の順序で伝送さ
れる請求項２５に記載の受信装置。
【請求項２７】少なくとも１つのチャンネルに供給さ
れるパケットデータの順序が、他のチャンネルに供給さ
れるパケットデータの順序と異なる請求項２６に記載の
受信装置。
【請求項２８】当該誤り検出手段は、各チャンネルを
介して受信されたパケットデータ毎にエラーを検出する
請求項２６に記載の受信装置。
【請求項２９】当該オブジェクトデータはアイソクロ
ナス転送される請求項２５乃至２８の何れか１項に記載
の受信装置。
【請求項３０】当該オブジェクトデータは、ブロード
キャスト通信される請求項２５乃至２９の何れか１項に
記載の受信装置。
【請求項３１】当該オブジェクトデータは、ビデオデ
ータ或いはオーディオデータである請求項２５乃至３０
の何れか１項に記載の受信装置。
【請求項３２】当該受信装置は、ディジタルビデオレ
コーダである請求項２５乃至３１の何れか１項に記載の
受信装置。
【請求項３３】１通信サイクル内で時間軸多重された
複数のチャンネルを介して少なくとも１つのオブジェク
トデータを受信する受信ステップと、各チャンネルのエラーを検出する誤り検出ステップと、当該誤り検出ステップの検出結果に基づいて当該複数の
チャンネルの何れかを選択する選択ステップとを具備す
ることを特徴とする受信方法。
【請求項３４】少なくとも１つのオブジェクトデータ
から複数のパケットデータを生成するパケット化手段
と、当該複数のパケットデータを通信サイクル内の第１のチ
ャンネルを介して所定の順序で伝送し、当該複数のパケ
ットデータを前記通信サイクル内の第２のチャンネルを
介して該第１のチャンネルとは異なる順序で伝送する送
信手段とを具備することを特徴とする送信装置。
【請求項３５】当該送信手段は、当該第２のチャンネ
ルを介して転送されるパケットデータを、当該第１のチ
ャンネルを介して転送されるパケットデータとは逆の順
序で伝送する請求項３４に記載の送信装置。
【請求項３６】当該送信手段は、当該オブジェクトデ
ータをアイソクロナス転送する請求項３４又は３５に記
載の送信装置。
【請求項３７】当該送信手段は、当該オブジェクトデ
ータをブロードキャスト通信する請求項３４乃至３６の
何れか１項に記載の送信装置。
【請求項３８】当該オブジェクトデータは、ビデオデ
ータ或いはオーディオデータである請求項３４乃至３７
の何れか１項に記載の送信装置。
【請求項３９】少なくとも１つのオブジェクトデー
タから複数のパケットデータを生成するパケット化ステ
ップと、当該複数のパケットデータを通信サイクル内の第１のチ
ャンネルを介して所定の順序で伝送し、当該複数のパケ
ットデータを前記通信サイクル内の第２のチャンネルを
介して該第１のチャンネルとは異なる順序で伝送する送
信ステップとを具備することを特徴とする送信方法。
【請求項４０】所定の順番で伝送される複数のパケッ
トデータを通信サイクル内の第１のチャンネルを介して
受信し、当該第１のチャンネルとは異なる順番で伝送さ
れる複数のパケットデータを当該通信サイクル内の第２
のチャンネルを介して受信する受信手段と、当該第１のチャンネルのパケットデータと当該第２のチ
ャンネルのパケットデータとに基づいて、少なくとも１
つのオブジェクトデータを生成するデパケッタイズ手段
とを具備することを特徴とする受信装置。
【請求項４１】当該第２のチャンネルを介して転送さ
れるパケットデータは、当該第１のチャンネルを介して
転送されるパケットデータとは逆の順序で伝送される請
求項４０に記載の受信装置。
【請求項４２】当該オブジェクトデータはアイソクロ
ナス転送される請求項４０又は４１に記載の送信装置。
【請求項４３】当該オブジェクトデータはブロードキ
ャスト通信される請求項４０乃至４２の何れか１項に記
載の送信装置。
【請求項４４】当該オブジェクトデータは、ビデオデ
ータ或いはオーディオデータである請求項４０乃至４３
の何れか１項に記載の送信装置。
【請求項４５】所定の順番で伝送される複数のパケッ
トデータを通信サイクル内の第１のチャンネルを介して
受信し、当該第１のチャンネルとは異なる順番で伝送さ
れる複数のパケットデータを当該通信サイクル内の第２
のチャンネルを介して受信する受信ステップと、当該第１のチャンネルのパケットデータと当該第２のチ
ャンネルのパケットデータとに基づいて、少なくとも１
つのオブジェクトデータを生成するデパケッタイズステ
ップとを具備することを特徴とする受信方法。