KR20010038569A - 반도체소자의 격리영역 형성방법 - Google Patents

반도체소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR20010038569A
KR20010038569A KR1019990046599A KR19990046599A KR20010038569A KR 20010038569 A KR20010038569 A KR 20010038569A KR 1019990046599 A KR1019990046599 A KR 1019990046599A KR 19990046599 A KR19990046599 A KR 19990046599A KR 20010038569 A KR20010038569 A KR 20010038569A
Authority
KR
South Korea
Prior art keywords
film
trench
semiconductor substrate
layer
etching
Prior art date
Application number
KR1019990046599A
Other languages
English (en)
Other versions
KR100567049B1 (ko
Inventor
이영종
이경호
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990046599A priority Critical patent/KR100567049B1/ko
Publication of KR20010038569A publication Critical patent/KR20010038569A/ko
Application granted granted Critical
Publication of KR100567049B1 publication Critical patent/KR100567049B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 종래 반도체소자의 격리영역 형성방법은 활성영역을 정의하는데 있어서 사진식각에만 의존하므로 노광장비 해상력의 한계 때문에 임의의 영역에서는 활성영역의 폭을 비활성영역의 폭보다 좁게 정의 해야만 안정적인 공정이 되어 활성영역이 물리적으로 소모되므로 소자 형성시 특성이 나빠지는 문제점이 있었다. 따라서, 본 발명은 반도체기판상에 차례로 산화막, 질화막을 형성하고 그 상부에 활성영역에만 양성 감광막이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막과 산화막을 순서대로 식각한 후 감광막을 제거하는 공정과; 상기 형성한 질화막을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판을 식각하여 트랜치를 형성하고 그 트랜치가 형성된 반도체기판상에 에피층을 성장시키는 공정과; 상기 형성한 구조물 상부전면에 트랜치가 완전히 채워질정도로 절연막을 형성하는 공정과; 상기 형성한 절연막을 에치백하고, 잔류하는 질화막을 식각하여 제거한 후 산화막 및 절연막을 식각하여 평탄화하는 공정으로 이루어지는 반도체소자의 격리영역 형성방법을 통해 에피층의 두께만큼 활성영역을 더 확보 할 수 있어 노광기 해상력의 한계를 극복할 수 있음과 아울러 에피층에 의해 트랜치의 상부 모서리가 완만해지므로 소자의 서브-트래시홀드 특성이 향상되는 효과가 있다.

Description

반도체소자의 격리영역 형성방법{ISOLATION FORMING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 격리영역 형성방법에 관한 것으로, 특히 초미세소자 제조 시 트랜치와 에피층 형성방법을 통해 초미세소자를 격리하면서 활성영역을 극대화하기에 적당하도록 한 반도체소자의 격리영역 형성방법에 관한 것이다.
집적회로를 구현하기 위해서는 디자인된 회로를 기하학적인 면적소모가 최소가 되는 레이아웃으로 된 회로에 따라 제작된 레이어가 반도체기판 표면 상에 재현되어야 하는데, 이를 위하여 소자가 동작하는데 필요한 영역인 활성영역(active area)과 인접 소자간의 전기적격리가 이루어지는데 필요한 일정한 거리인 필드영역(field area)을 구분하는 초기단계가 필요하게 된다.
대략 0.25㎛이상의 최소 디자인룰을 가지는 제조기술에서는 LOCOS(Local Oxidation of Silicon)를 사용하여 왔으나 소자가 더욱 미세화 되어 0.25㎛이하의 디자인룰을 가지는 제조기술에서는 트랜치를 이용한 격리법을 사용한다.
종래 반도체소자의 격리영역 형성방법을 도 1a 내지 도 1d의 수순단면도를 참고로 하여 설명하면 다음과 같다.
반도체기판(1)상에 차례로 산화막(2), 질화막(3)을 형성하고 그 상부에 활성영역에만 양성 감광막(미도시)이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막(3)과 산화막(2)을 순서대로 식각한 후 감광막을 제거하는 공정과;상기 형성한 질화막(3)을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판(1)을 식각하여 트랜치를 형성하는 공정과; 상기 형성한 구조물 상부전면에 트랜치가 완전히 채워질정도로 절연막(4)을 형성하는 공정과; 상기 형성한 절연막(4)을 에치백하고, 잔류하는 질화막(3)을 식각하여 제거한 후 산화막(2) 및 절연막(4)을 식각하여 평탄화하는 공정으로 이루어진다.
먼저, 도 1a에 도시한 바와같이 반도체기판(1)상에 열적산화(thermal oxidation)또는 화학기상증착방식으로 산화막(2)을 10~50㎚정도 형성하는데, 반도체기판(1)과 질화막(3)이 직접 결합하면 구조의 차이에 의해 반도체기판(1)이 손상되는 것을 방지하기 위해서이다.
그리고, 상기 형성한 산화막(2) 상부에 화학기상증착방식으로 질화막(3)을 50~300㎚정도 형성하고 그 상부에 활성영역에만 양성 감광막(미도시)이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막(3)과 산화막(2)을 순서대로 식각한 후 감광막을 제거한다.
그 다음, 도 1b에 도시한 바와같이 상기 형성한 질화막(3)을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판(1)을 이방성 건식각에 의해 원하는 깊이로 식각하여 트랜치를 형성한다.
그 다음, 도 1c에 도시한 바와같이 상기 형성한 구조물 상부전면에 화학기상증착방식으로 산화막을 상기 트랜치가 완전히 채워질정도로 증착하여 절연막(4)을 형성한다.
그 다음, 도 1d에 도시한 바와같이 상기 형성한 절연막(4)을 에치백하는데, 여기서 에치백은 건식식각을 이용하거나 화학기계적연마를 이용하여 행하며, 이때 상기 질화막(3)이 식각방지막 역할을 하게된다.
그리고, 상기 잔류하는 질화막(3)을 습식식각하여 제거하고, 드러난 산화막(2)과 반도체기판(1) 표면에 돌출된 절연막(4)을 식각하여 평탄화한다.
상기 자세히 설명한 종래기술에서 활성영역을 정의하는 부분은 사진식각에 의해 활성영역에 해당하는 감광막 패턴을 형성하는 공정이며, 이 공정에서 정밀도의 한계는 상기 감광막을 노광하는 노광기의 한계해상력에 의해 결정된다.
이때, 상기 노광기의 한계해상력에 의한 활성영역 형성의 일례를 들어보면 0.30㎛ 의 폭을 가지는 반도체기판 상의 영역에서 활성영역과 비활성영역을 절반씩으로 정의하는 경우, 활성영역이 0.15㎛, 비활성영역이 0.15㎛가 되지 않고 활성영역이 0.14㎛, 비활성영역이 0.16㎛정도에서 공정이 안정된다.
그러나, 상기한 바와같은 종래 반도체소자의 격리영역 형성방법은 활성영역을 정의하는데 있어서 사진식각에만 의존하므로 노광장비 해상력의 한계 때문에 임의의 영역에서는 활성영역의 폭을 비활성영역의 폭보다 좁게 정의 해야만 안정적인 공정이 되어 활성영역이 물리적으로 소모되므로 소자 형성시 특성이 나빠지는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 초미세소자 제조 시 노광장비의 해상력에 무관하게 활성영역의 크기를 확보 할 수 있는 반도체소자의 격리영역 형성방법을 제공하는데 있다.
도 1은 종래 반도체소자의 격리영역 형성방법을 보인 수순단면도.
도 2는 본 발명의 일 실시예를 보인 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21 : 반도체기판 22 : 산화막
23 : 질화막 24 : 에피층
25 : 절연막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 격리영역 형성방법은 반도체기판상에 차례로 산화막, 질화막을 형성하고 그 상부에 활성영역에만 양성 감광막이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막과 산화막을 순서대로 식각한 후 감광막을 제거하는 공정과; 상기 형성한 질화막을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판을 식각하여 트랜치를 형성하고 그 트랜치가 형성된 반도체기판상에 에피층을 성장시키는 공정과; 상기 형성한 구조물 상부전면에 트랜치가 완전히 채워질정도로 절연막을 형성하는 공정과; 상기 형성한 절연막을 에치백하고, 잔류하는 질화막을 식각하여 제거한 후 산화막 및 절연막을 식각하여 평탄화하는 공정으로 이루어지는 것을 특징으로한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법을 첨부한 도 2a 내지 도 2d의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와같이 반도체기판(21)상에 열적산화(thermal oxidation)또는 화학기상증착방식으로 산화막(22)을 10~50㎚정도 형성하는데, 이는 반도체기판(21)과 질화막(23)이 직접 결합하면 구조의 차이에 의해 반도체기판(1)이 손상되기 때문이다.
그리고, 상기 형성한 산화막(22) 상부에 화학기상증착방식으로 질화막(23)을 50~300㎚정도 형성하고 그 상부에 활성영역에만 양성 감광막(미도시)이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막(23)과 산화막(22)을 순서대로 식각한 후 감광막을 제거한다.
그 다음, 도 2b에 도시한 바와같이 상기 형성한 질화막(23)을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판(21)을 이방성 건식각에 의해 원하는 깊이로 식각하여 트랜치를 형성한다.
그리고, 상기 형성한 트랜치의 손상된 부분을 완화시키기 위하여 상기 질화막(23)을 하드마스크로 상기 트랜치부분을 2~5㎚정도 약한 스퍼터(sputter)식각으로 제거하고, 화학기상증착방식을 이용하여 상기 트랜치부분의 반도체기판(21)상에 에피층(24)을 형성시키는데, 반도체기판(21)과 같은 결정학적 방위 (Crystallographic orientation)를 가지도록 하여 활성영역의 넓히고자 하는 폭 만큼 성장시킨다.
그러면, 트랜치 상단부분의 날카로운 모서리 부분에 상기 에피층(24)이 형성되므로 그 각이 완만하게 된다.
이때, 상기 화학기상증착 방식에 의한 에피층(24)성장에서 사용하는 실리콘의 소스는 SiCl4, SiH2Cl2등이며 그 공정온도는 750℃ ~ 1100℃정도에서 에피층(24)의 완전성과 질화막(23)의 떨어짐을 고려하여 적정온도를 설정한다.
그 다음, 도 2c에 도시한 바와같이 상기 형성한 구조물 상부전면에 화학기상증착방식으로 산화막을 상기 트랜치가 완전히 채워질정도로 증착하여 절연막(25)을 형성한다.
그 다음, 도 2d에 도시한 바와같이 상기 형성한 절연막(25)을 에치백하는데, 여기서 에치백은 건식식각을 이용하거나 화학기계적연마를 이용하여 행하며, 이때 상기 질화막(23)이 식각방지막 역할을 하게된다.
그리고, 상기 잔류하는 질화막(23)을 습식식각하여 제거하고, 드러난 산화막(22)과 반도체기판(21) 표면에 돌출된 절연막(25)을 식각하여 평탄화한다.
상기한 바와같은 본 발명에 의한 반도체소자의 격리영역 형성방법은 트랜치상에 에피층을 성장시킴으로써 에피층의 두께만큼 활성영역을 더 확보 할 수 있어 노광기 해상력의 한계를 극복할 수 있음과 아울러 에피층에 의해 트랜치의 상부 모서리가 완만해지므로 소자의 서브-트래시홀드 특성이 향상되는 효과가 있다.

Claims (3)

  1. 반도체기판상에 차례로 산화막, 질화막을 형성하고 그 상부에 활성영역에만 양성 감광막이 남도록 감광막을 증착하여 패터닝하고 이를 마스크로 상기 질화막과 산화막을 순서대로 식각한 후 감광막을 제거하는 공정과; 상기 형성한 질화막을 하드마스크로 이용하여 상기과정을 통해 드러난 반도체기판을 식각하여 트랜치를 형성하고 그 트랜치가 형성된 반도체기판상에 에피층을 성장시키는 공정과; 상기 형성한 구조물 상부전면에 트랜치가 완전히 채워질정도로 절연막을 형성하는 공정과; 상기 형성한 절연막을 에치백하고, 잔류하는 질화막을 식각하여 제거한 후 산화막 및 절연막을 식각하여 평탄화하는 공정으로 이루어지는 것을 특징으로하는 반도체소자의 격리영역 형성방법.
  2. 제 1항에 있어서, 상기 트랜치는 질화막을 하드마스크로 사용하여 반도체기판을 이방성 건식각하고, 다시한번 약한 스퍼터 식각으로 2~5㎚ 더 식각하여 상기 이방성 건식각에 의한 반도체기판의 손상을 완화하여 형성하는 것을 특징으로하는 반도체소자의 격리영역 형성방법.
  3. 제 1항에 있어서, 상기 화학기상증착 방식에 의한 에피층성장에서 사용하는 실리콘의 소스는 SiCl4, SiH2Cl2이며 그 공정온도는 750℃ ~ 1100℃에서 에피층의 완전성과 질화막의 떨어짐을 고려하여 적정온도를 설정하는 것을 특징으로하는 반도체소자의 격리영역 형성방법.
KR1019990046599A 1999-10-26 1999-10-26 반도체소자의 격리영역 형성방법 KR100567049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046599A KR100567049B1 (ko) 1999-10-26 1999-10-26 반도체소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046599A KR100567049B1 (ko) 1999-10-26 1999-10-26 반도체소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR20010038569A true KR20010038569A (ko) 2001-05-15
KR100567049B1 KR100567049B1 (ko) 2006-04-04

Family

ID=19616946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046599A KR100567049B1 (ko) 1999-10-26 1999-10-26 반도체소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR100567049B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234408B1 (ko) * 1997-02-17 1999-12-15 윤종용 반도체장치의 소자분리방법
DE19707977C1 (de) * 1997-02-27 1998-06-10 Siemens Ag Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung
US5970362A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Simplified shallow trench isolation formation with no polish stop
US6051478A (en) * 1997-12-18 2000-04-18 Advanced Micro Devices, Inc. Method of enhancing trench edge oxide quality
KR19990057873A (ko) * 1997-12-30 1999-07-15 김영환 엑피텍셜층을 이용한 반도체 소자의 소자분리막형성방법

Also Published As

Publication number Publication date
KR100567049B1 (ko) 2006-04-04

Similar Documents

Publication Publication Date Title
US5963816A (en) Method for making shallow trench marks
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
US20060145288A1 (en) Method of forming shallow trench isolation of semiconductor device
US6103581A (en) Method for producing shallow trench isolation structure
KR100567049B1 (ko) 반도체소자의 격리영역 형성방법
KR100209714B1 (ko) 반도체소자의 격리막 및 이의 형성방법
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100515383B1 (ko) 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법
KR940005737B1 (ko) SOI(silicon on insulator)구조의 반도체 장치 제조방법
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100334390B1 (ko) 이중 게이트산화막 형성방법
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR100205325B1 (ko) 반도체 소자 격리 제조방법
KR100396792B1 (ko) 반도체소자의 격리영역 화학기계적 연마방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR0166817B1 (ko) 반도체장치의 소자격리방법
KR100521449B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
KR20020054664A (ko) 반도체소자의 소자분리막 형성방법
KR19990031660A (ko) 반도체 소자의 분리구조 형성방법
KR20010084524A (ko) 반도체소자의 격리영역 형성방법
KR20010059029A (ko) 반도체소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법
KR20010029875A (ko) 집적회로 및 집적회로 제조방법
KR20050012655A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee