KR20010037843A

KR20010037843A - 반도체 메모리 소자의 커패시터 제조방법

Info

Publication number: KR20010037843A
Application number: KR1019990045565A
Authority: KR
Inventors: 장규환
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-10-20
Filing date: 1999-10-20
Publication date: 2001-05-15

Abstract

반도체 메모리 소자의 커패시터 제조 방법에 대해 개시한다. 본 발명에 따르면, 매몰 콘택과 스토리지 전극을 일체화 공정으로 형성하는데 있어서, 매몰 콘택 부분의 절연막을 형성하는 단계와, 매몰 콘택 부분의 절연막 상에, 매몰 콘택 부분의 절연막에 대해 식각 선택비가 큰 절연물질로 스토리지 전극 부분의 절연막을 형성하는 단계와, 스토리지 전극 부분의 절연막 상에 스토리지 전극의 역 패턴 모양인 마스크 패턴을 형성하는 단계와, 마스크 패턴을 이용한 이방성 식각으로 콘택홀을 형성하는 단계와, 콘택홀을 완전히 채우도록 스토리지 전극 물질을 채운 후 그 표면을 평탄화함으로써 스토리지 전극을 형성하는 단계와, 스토리지 전극 부분의 절연막을 제거하는 단계를 구비한다.

Description

반도체 메모리 소자의 커패시터 제조 방법{Method for manufacturing capacitor of semiconductor memory device}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 메모리 소자의 커패시터 제조 방법에 관한 것이다.

다이나믹 랜덤 억세스 메모리(DRAM) 소자에 있어서, 커패시터는 고유전율을 확보하고 수율(yield)을 향상시키는 가장 중요한 공정의 하나이다. 최근, 소자 제조를 위한 디자인 룰(design rule)이 작아짐에 따라, 스토리지 전극의 크기도 점점 작아지게 되어, D15급 소자에서는 스토리지 전극의 크기가 거의 0.15㎛ 정도가 되게 되었다. 이 경우, 매몰 콘택(트랜지스터의 소스와 커패시터의 스토리지 전극을 연결하기 위한 콘택)과 스토리지 전극을 별도의 사진 식각 공정으로 형성할 경우, 스토리지 전극 패턴을 위한 사진 식각 공정 시 얼라인 마진(align margin)을 거의 만족시킬 수 없게 되었다. 따라서, 미스 얼라인(miss align)이 잦아지게 되고, 매몰 콘택과 스토리지 전극 사이의 저항이 커져 유전손실도 커지게 되었다.

따라서, 스토리지 전극과 매몰 콘택 간의 얼라인 마진을 크게 하여 패터닝이 쉽도록 하는 새로운 방법이 필요하게 되었다. 이 방법중의 하나가 매몰 콘택과 스토리지 전극의 일체화공정이다.

도 1 내지 도 6은 매몰 콘택과 스토리지 전극의 일체화하는 종래의 공정을 설명하기 위해 도시한 단면도들이다.

반도체 기판(10) 상에 게이트 전극(12)까지 형성한 후, 그 표면이 평탄한 두꺼운 층간 절연층(14)을 적층하고 (도 1), 상기 층간 절연층(14) 상에 최종적으로 형성될 스토리지 전극의 모양과는 반대되는 역 패턴을 갖는 마스크 패턴(16)을 형성한다 (도 2). 이어서, 상기 마스크 패턴(16)을 마스크로 한 이방성 식각을 행하면 트랜지스터의 소스(미도시) 상에 형성된 깊은 콘택홀(18)을 형성하게 되는데, 이 콘택홀(18)은 윗 부분은 스토리지 전극 형태로 패터닝되고 아래 부분은 매몰 콘택 형태로 패터닝된다 (도 3).

계속해서, 상기 콘택홀(도 3의 18)을 완전히 채우도록 스토리지 전극 물질을 증착(20a)한 후 (도 4), 화학 기계적 폴리슁(CMP)이나 에치백(etch back)등의 공정으로 상기 층간 절연층(14)이 노출될 때까지 스토리지 전극 물질을 식각 함으로써 콘택홀 내부를 매립하는 모양의 스토리지 전극(20)을 형성한다 (도 5). 마지막으로, 스토리지 전극(20)들 사이의 층간 절연층을 상기 게이트 전극(12)이 노출되지 않도록 제거한다 (도 6). 이후로 용량을 증가시키기 위한 HSG 공정 등을 진행하여 용량을 증가하기도 한다.

매몰 콘택과 스토리지 전극을 제조하는 공정을 일원화하는 종래의 방법은 매몰 콘택 내에 스토리지 전극을 매립시키는 방법으로, 먼저 매몰 콘택을 형성한 후, 이 매몰 콘택 내부를 스토리지 전극 물질로 매몰시키고 패터닝하는 공정으로 진행된다.

이와 같은 순서로 일체화 공정을 진행함에 있어서, 가장 중요한 것은 스토리지 전극 사이의 층간 절연층을 전 웨이퍼에 걸쳐서 균일하게 제거하는 것이다. 흔히 적용하는 방법으로 완충 산화막 식각액(BOE)이나 LAL 또는 플루오르화 수소(HF)를 이용한 습식 식각 방법인데, 스토리지 전극의 높이는 보통 1㎛ 정도여서 스토리지 전극 사이의 절연막을 전 웨이퍼에 걸쳐 균일한 속도로 식각하지 않으면 안 된다. 만약 웨이퍼 내 또는 칩 내에 절연막의 식각량에 차이가 발생한다면, 이는 소자의 Cmin/Cmax (최대 정전용량에 대한 최소 정전용량) 값을 떨어뜨려서 리프레쉬(refresh) 측면에서 불량하게 된다.

본 발명이 이루고자하는 기술적 과제는 스토리지 전극 사이의 절연막을 균일하게 식각할 수 있는 반도체 메모리 소자의 커패시터 제조 방법을 제공하는데 있다.

도 1 내지 도 6은 매몰 콘택과 스토리지 전극을 제조하는 공정을 일원화하는 종래의 방법을 설명하기 위해 도시한 단면도들이다.

도 7 내지 도 12는 매몰 콘택과 스토리지 전극을 제조하는 공정을 일원화하는 본 발명의 일 실시예의 방법을 설명하기 위해 도시한 단면도들로서, 스토리지 전극 부분의 절연막과 매몰 콘택 부분의 절연막의 종류를 달리하여 공정을 진행하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한, 본 발명에 의한 커패시터 제조 방법은, 매몰 콘택과 스토리지 전극을 일체화 공정으로 형성하는데 있어서, 매몰 콘택 부분의 절연막을 형성하는 단계와, 매몰 콘택 부분의 절연막 상에, 상기 매몰 콘택 부분의 절연막에 대해 식각 선택비가 큰 절연물질로 스토리지 전극 부분의 절연막을 형성하는 단계와, 상기 스토리지 전극 부분의 절연막 상에 스토리지 전극의 역 패턴 모양인 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용한 이방성 식각으로 콘택홀을 형성하는 단계와, 상기 콘택홀을 완전히 채우도록 스토리지 전극 물질을 채운 후 그 표면을 평탄화함으로써 스토리지 전극을 형성하는 단계와, 상기 스토리지 전극 부분의 절연막을 제거하는 단계를 구비하는 것을 특징으로 한다.

상기 매몰 콘택 부분의 절연막은 고온 산화막, O₃/TEOS 산화막, 고밀도 플라즈마 산화막(high density plasma oxide), 플라즈마 SiH₄산하막 또는 플라즈마 TEOS 산화막 등과 같은 불순물이 도우프되지 않은 산화막으로 형성하고, 상기 스토리지 전극 부분의 절연막은 보론-인이 도우프된 글래스(BPSG), 인이 도우프된 글래스(PSG) 또는 보론이 도우프된 글래스(BSG) 등과 같은 불순물이 도우프된 산화막으로 형성하며, 스토리지 전극 부분의 절연막을 제거하는 단계는 플루오르화 수소 증기와 수증기를 사용하여 행한다.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.

도 7 내지 도 12는 매몰 콘택과 스토리지 전극을 제조하는 공정을 일원화하는 본 발명의 일 실시예의 방법을 설명하기 위해 도시한 단면도들로서, 스토리지 전극 부분의 절연막과 매몰 콘택 부분의 절연막의 종류를 달리하여 공정을 진행하는 것을 특징으로 한다. 즉, 콘택홀의 윗 부분을 구성하는 절연막을 콘택홀의 아래 부분을 구성하는 절연막에 대해 식각 선택비가 큰 산화막으로 형성한 후, 스토리지 전극의 유효 면적을 넓히기 위해 스토리지 전극 사이의 절연막을 제거할 때 윗 부분의 절연막만을 선택적으로 제거함으로써 소자의 Cmin/Cmax (최대 정전용량에 대한 최소 정전용량) 값의 균일성을 크게 향상시키고자 한다.

먼저, 도 7을 참조하면, 반도체 기판(30) 상에 게이트 전극(32)까지 형성한 후, 불순물이 도우프되지 않은 산화막(undoped oxide)를 증착하여 매몰 콘택 부분의 절연막(34)을 형성한다. 이때, 상기 불순물이 도우프되지 않은 산화막은 고온 산화막(HTO), O₃/TEOS 산화막, 고밀도 플라즈마 산화막(high density plasma oxide), 플라즈마 SiH₄산화막(plasma SiH₄oxide), 플라즈마 TEOS 산화막 등을 여러 가지 화학 기상 증착 방식으로 증착한다. 이어서, 상기 매몰 콘택 부분의 절연막(34) 상에 불순물이 도우프된 산화막을 증착하여 스토리지 전극 부분의 절연막(36)을 형성한다. 이때, 상기 스토리지 전극 부분의 절연막(36)은 최종적으로 형성하고자 하는 스토리지 전극의 높이만큼의 두께, 즉, 최종적으로 형성되는 스토리지 전극의 높이가 1㎛일 경우에는 1㎛의 두께로 형성한다. 이때, 사용되는 상기 불순물이 도우프된 산화막으로는 보론-인이 도우프된 글래스(BPSG), 인이 도우프된 글래스(PSG), 보론이 도우프된 글래스(BSG) 등 실리콘 산화막에 여러 가지 불순물을 인위적으로 첨가된 절연막을 사용한다.

도 8을 참조하면, 상기 스토리지 전극 부분의 절연막(36) 상에 최종적으로 형성될 스토리지 전극의 모양과는 반대되는 역 패턴을 갖는 마스크 패턴(38)을 형성한다.

도 9를 참조하면, 상기 마스크 패턴(36)을 마스크로 한 이방성 식각을 행하면 트랜지스터의 소스(미도시) 상에 형성된 깊은 콘택홀(40)을 형성하게 되는데, 이 콘택홀(40)은 윗 부분은 스토리지 전극 형태로 패터닝되고 아래 부분은 매몰 콘택 형태로 패터닝된다.

도 10 및 도 11을 참조하면, 상기 콘택홀(도 9의 40)을 완전히 채우도록, 예컨대 다결정실리콘과 같은 스토리지 전극 물질을 증착(42a)한 후, 화학 기계적 폴리슁(CMP)이나 에치백(etch back)등의 공정으로 상기 절연막(36)이 노출될 때까지 스토리지 전극 물질을 식각 함으로써 콘택홀 내부를 매립하는 모양의 스토리지 전극(42)을 형성한다.

도 12를 참조하면, 스토리지 전극(42)들 사이의 절연막(도 11의 36)을 구성하는 불순물이 도우프된 산화막만을 선택적으로 식각하면 최종 구조를 얻을 수 있게 된다. 이때, 불순물이 도우프되지 않은 산화막으로 구성된 절연막(34)은 거의 식각되지 않아 전 웨이퍼 전체에 걸쳐 스토리지 전극(42)의 높이, 즉 스토리지 전극 부분의 절연막(도 11의 36)의 두께만큼의 높이로 균일하게 형성된다.

상기 불순물이 도우프되지 않은 산화막과 불순물이 도우프된 산화막을 선택적으로 식각하는 식각은 플루오르화 불소 증기(HF vapor)를 이용한 공정으로 진행한다. 플루오르화 불소 증기와 수증기(H₂O vapor)를 웨이퍼 상에 공급할 때, BPSG 등의 불순물이 도우프된 산화막이 불순물이 도우프되지 않은 산화막에 비해 수천 배 이상 빠른 식각율을 갖고 제거되기 때문이다. 이때의 공정은 N₃를 3slm, 수증기의 캐리어(N₂)를 8slm으로 flow 시키고, 플루오르화 불소 증기를 35sccm 공급하여 반응을 시킨다. 일정시간(4sec)이상이 되면 두 막질 간의 식각 선택비는 작아지므로, 중간에 린스(rinse) 공정을 진행한 후 다시 식각 반응을 진행하면, 다시 두 막질 사이에는 수 백대 일 정도의 높은 식각 선택비를 가지게 된다. 결과적으로, 이 식각 반응을 반복 실시함으로써 매몰 콘택 부분의 절연막은 거의 식각되지 않고 스토리지 전극 부분의 절연막만이 제거된 도 12의 구조를 최종적으로 얻을 수 있으므로 웨이퍼 전체에 걸쳐 스토리지 전극의 높이를 균일하게 유지할 수 있다.

도 7 내지 도 12에서 설명한 본 발명의 일 실시예에 의한 방법에 의하면, 또한, 스토리지 전극을 형성한 후에 전처리 세정 공정이 필요 없게 되어 세정 공정 단계 하나 줄일 수 있는 장점이 있다. 이는 기존의 공정은 산화막 식각 후에 유전체막 증착을 위해 스토리지 전극 표면을 세정해야 하는데 비해, 본 발명의 일 실시예에서는 플루오르화 불소 증기를 이용하여 산화막을 식각하므로 그 자체적으로 스토리지 전극의 표면을 세정하는 효과가 발생하기 때문이다.

도 12의 공정 후, 커패시터의 정전용량을 증가시키기 위해 HSG 공정 등을 진행할 수도 있다.

본 발명에 의한 반도체 메모리 소자의 커패시터 제조 방법에 의하면, 매몰 콘택과 스토리지 전극을 일체화 공정으로 형성하는데 있어서, 스토리지 전극 부분의 절연막과 매몰 콘택 부분의 절연막을 서로 다른 종류의 산화막, 즉 매몰 콘택 부분의 절연막은 불순물이 도우프되지 않은 산화막으로 형성하고 스토리지 전극 부분의 절연막은 불순물이 도우프된 산화막으로 형성함으로써 웨이퍼 전체에 걸쳐 스토리지 전극의 높이를 균일하게 얻을 수 있다.

Claims

매몰 콘택과 스토리지 전극을 일체화 공정으로 형성하는데 있어서,

매몰 콘택 부분의 절연막을 형성하는 단계;

매몰 콘택 부분의 절연막 상에, 상기 매몰 콘택 부분의 절연막에 대해 식각 선택비가 큰 절연물질로 스토리지 전극 부분의 절연막을 형성하는 단계;

상기 스토리지 전극 부분의 절연막 상에 스토리지 전극의 역 패턴 모양인 마스크 패턴을 형성하는 단계;

상기 마스크 패턴을 이용한 이방성 식각으로 콘택홀을 형성하는 단계;

상기 콘택홀을 완전히 채우도록 스토리지 전극 물질을 채운 후 그 표면을 평탄화함으로써 스토리지 전극을 형성하는 단계; 및

상기 스토리지 전극 부분의 절연막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
제1항에 있어서,

상기 매몰 콘택 부분의 절연막은 고온 산화막, O₃/TEOS 산화막, 고밀도 플라즈마 산화막(high density plasma oxide), 플라즈마 SiH₄산하막 또는 플라즈마 TEOS 산화막 등과 같은 불순물이 도우프되지 않은 산화막으로 형성하고, 상기 스토리지 전극 부분의 절연막은 보론-인이 도우프된 글래스(BPSG), 인이 도우프된 글래스(PSG) 또는 보론이 도우프된 글래스(BSG) 등과 같은 불순물이 도우프된 산화막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
제1항에 있어서,

스토리지 전극 부분의 절연막을 제거하는 단계는 플루오르화 수소 증기와 수증기를 사용하여 행하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.