KR20010026069A - 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한 - Google Patents

실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한 Download PDF

Info

Publication number
KR20010026069A
KR20010026069A KR1019990037228A KR19990037228A KR20010026069A KR 20010026069 A KR20010026069 A KR 20010026069A KR 1019990037228 A KR1019990037228 A KR 1019990037228A KR 19990037228 A KR19990037228 A KR 19990037228A KR 20010026069 A KR20010026069 A KR 20010026069A
Authority
KR
South Korea
Prior art keywords
silicon
silicon carbide
silicon nitride
interface
thin film
Prior art date
Application number
KR1019990037228A
Other languages
English (en)
Inventor
남기석
김광철
Original Assignee
남기석
김광철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남기석, 김광철 filed Critical 남기석
Priority to KR1019990037228A priority Critical patent/KR20010026069A/ko
Publication of KR20010026069A publication Critical patent/KR20010026069A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 실리콘질화물(SiNx)을 이용한 계면의 변형에 의한 고품위 대면적 탄화규소(SiC) 결정의 성장 기술로, 특히 질소(N) 원자를 포함한 기체를 이용하여 실리콘(Si) 기판위에 완충층(buffer layer)인 실리콘질화물(질화실리콘)을 형성한 후 탄화규소 결정을 성장하는 것이다.
본 발명에 따르면 탄화규소의 고온 성장 기술에 있어서 실리콘 기판 위에 실리콘질화물층을 형성시킬 때 실리콘기판과 탄화규소 성장박막의 계면사이에서 실리콘 기판 표면으로 기어 나오는 실리콘 원자들의 외부확산을 막아 실리콘의 미세결함(void or micropipe)의 특성을 억제함과 동시에 실리콘과 탄화규소의 이종접합계면의 거칠기를 감소시켜주며 탄화규소의 결정성을 향상시킨다.
따라서 본 발명에서 개발한 기술을 이용하면 실리콘 표면에 실리콘질화물층을 이용하여 실리콘과 탄화규소의 이종접합계면에서 결정결함이 없는 대면적 탄화규소 결정을 성장할 수 있고, 특히 실리콘질화물층 위에 탄화규소 박막을 제조할 때, 탄화규소 박막과 실리콘 기판사이를 전기적으로 절연함으로써 탄화규소를 이용하여 제작된 소자의 효율을 향상시킬 수 있다.

Description

실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한 대면적 탄화규소(실리콘카바이드) 결정 성장{Growth of large-area silicon carbide crystal with interfacial modifacation with silicon nitrides}
본 발명은 대면적 탄화규소 결정성장기술에 관한 것으로서, 특히 실리콘 기판위에 완충층인 실리콘질화물를 형성한 후 탄화규소 박막을 제조하는 방법에 관한 것이다.
도 1은 종래의 실리콘 기판 위에 실란(silanes) 기체(SiH4, SiCl4등)와 탄화수소 기체(CH4, C2H4, C3H8등)를 원료로 사용하거나 C와 Si원자가 함유된 유기실란화합물(CH3SiH3, CH3SiCl3,(CH3)6Si2, (CH3)4Si 등) 을 이용하여 고온에서 열 분해시켜 화학증착법(CVD, chemical vapor deposition)법을 이용한 탄화규소 성장 방법이다. 그러나 이 방법은 1000℃ 이상의 높은 온도에서 성장이 되기 때문에 탄화규소 박막과 실리콘 기판간의 열팽창 계수차(8%)와 20%의 격자 불일치성(lattice mismatch) 때문에 구조적, 광학적, 전기적 성질이 나쁜 탄화규소 결정이 성장되어 탄화규소를 재료로 이용하여 제작된 소자의 효율을 크게 저하시킨다는 문제점이 있다.
또한 도 2는 종래의 실리콘 기판을 탄화수소기체를 이용하여 탄화시켜 수 Å 두께의 엷은 탄화층를 형성하여 탄화규소박막을 형성하는 방법이다. 이 방법은 실리콘과 탄화규소의 격자 불일치성을 줄일 수 있어 결정성을 향상시킬 수는 있으나, 탄화공정온도가 1300℃ 정도로 높고, 탄화수소기체와 기판의 실리콘과 반응하여 탄화층을 형성하는 도중 실리콘 기판으로부터 실리콘 원자들의 외부확산을 야기시켜 실리콘 기판 쪽에 기공이 형성되어 실리콘과 탄화규소의 이종접합계면에 미세결함을 형성하고, 계면의 거칠기를 증가시켜, 그 위에 성장된 탄화규소 결정의 특성에 심각한 영향을 미쳐 탄화규소 소자 제작시 누설전류의 원인이 되는 문제점이 있다.
도 3은 종래의 SOI(silicon on insulator)구조를 가지고 실리콘표면을 탄화수소기체를 이용하여 탄화시켜 탄화규소 결정을 성장하는 방법이다. 이 방법은 종래의 탄화공정에서 발생되는 응력(stress)과 결정결함을 줄일 수 있다고 알려져 있으나 이종접합계면에서 여전히 많은 결정결함을 지니고 있고, 이용하는 SOI 기판의 가격이 실리콘에 비하여 고가인 단점을 지니고 있다.
본 발명은 상기 문제점을 동시에 해결하기 위하여 창출한 발명으로서, 탄화규소 결정 성장 과정에서 실리콘과 탄화규소 사이의 계면에 형성되는 미세 결함을 제거해 줄 수 있을 뿐만 아니라, 거칠기를 감소시키고, 성장된 탄화규소 결정이 실리콘기판과 전기적으로 절연됨으로써 탄화규소를 이용해 제작한 소자의 효율을 향상하는데 목적이 있다.
도 1은 종래의 실리콘상에 성장한 탄화규소박막의 구조도이다.
도 2은 종래의 탄화공정을 이용한 계면의 변형에 의해 성장한 탄화규소박막의 구조도이다.
도 3은 종래의 실리콘산화물을 이용한 이종접합계면의 변형에 의해 성장한 탄화규소 박막의 구조 도이다.
도 4은 본 발명에 의한 실리콘질화물을 이용한 계면의 변형에 의해 성장한 탄화규소 박막 구조 도이다.
도 5는 본 발명에 의한 실리콘질화물을 이용한 계면의 변형에 의해 성장한 탄화규소 구조의 제작 순서 도이다.
상기 목적을 달성하기 위해 본 발명에서는 탄화규소 결정을 성장하기 전 기판위에 절연 박막인 실리콘질화물층을 형성시키고 그 위에 2종 원료(two sources) 혹은 단일 원료(single source) 기체를 이용하여 탄화규소 결정을 성장하였다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 도 5는 본 발명에 따른 계면의 변형을 이용한 탄화규소의 결정 성장 방법의 순서를 보이는 그림이다.
먼저 도 5-(a) 에서와 같이 실리콘 기판 위에 1 ∼ 10000 Å 두께 범위의 실리콘질화물층을 N을 함유하는 기체와 희석기체(수소, 헬륨, 아르곤)를 이용하여 900 ∼ 1350℃에서 열 질화법, 화학기상증착법 혹은 스퍼터링(sputtering)법을 이용하여 형성한다. 도 5-(b)는 실리콘질화물로 변형된 실리콘 기판 위에 탄화규소 박막을 2종 원료 혹은 단일 원료 기체를 이용하여 500℃ ∼ 1500 ℃ 온도 범위에서 두께가 에피층 혹은 두꺼운 후막 결정 수준으로 성장한다.
상술한 바와 같이 본 발명은 기존의 탄화공정을 수행한 후 성장된 탄화규소 결정과 실리콘 기판 위에 표면을 변형시킬 수 있는 실리콘질화물층을 형성한 후 탄화규소 결정을 증착 할 경우와 비교할 때 이종접합계면에서 기공이 없고, 전기·광학·구조 특성이 우수하며 성장된 결정이 기판과 전기적으로 독립될 수 있어 누설 전류를 줄일 수 있고, 또한 기판으로 실리콘 웨이퍼를 사용하기 때문에 대면적 탄화규소 결정 성장이 가능하여 탄화규소를 이용한 FET(field effect Transister), LED(light emitting diode), 고전압용 정류기 등에 이용할 수 있다.
상술한 바와 같이 본 발명에 의하면 실리콘 기판 위에 실리콘질화물 형성을 이용하여 탄화규소 결정을 성장함으로써 실리콘 기판과 성장된 탄화규소 박막의 계면에서의 기공을 제거해주며, 계면의 거칠기를 현저하게 줄여 고품위의 탄화규소 결정을 성장하고, 실리콘 기판과 성장된 탄화규소 박막을 전기적으로 절연시켜 계면에서의 누설전류를 줄여주는 우수한 특성을 나타낸다.

Claims (7)

  1. 실리콘질화물 형성 공정를 이용하여 탄화규소를 제조하는 방법
  2. 제 1 항에 있어서 실리콘질화물의 증착을 N을 함유한 기체만을 이용하거나 N을 함유한 기체와 희석 기체인 수소, 아르곤, 헬륨 등을 이용하여 형성한 후 탄화규소 결정 혹은 에피층을 성장하는 방법
  3. 제 1 항에 있어서 실리콘질화물의 두께를 1∼ 10000Å에서 증착한 후 탄화규소 박막을 성장하는 방법
  4. 제 1 항에 있어서 실리콘질화물의 증착온도를 20∼ 1500℃ 증착한 후 탄화규소 결정을 성장하는 방법
  5. 제 1 항에 있어서 실리콘질화물을 이용하여 탄화규소를 제조한 후 MESFET(metal semiconductor field effect transistor), BJT(bipolar junction transistor), JFET(junction field effect transistor) MOSFET(metal oxide semiconductor field effect transistor), HFET(heterojunction field effect transistor), Thyristor, HBT(heterojunction bipolar transistor), IGBT(insulated gate bipolar transistor), Schottky retifctor, pn-junction diode, schottky diode, LED(light emitting diode), LD(laser diode), membrane, Pressur sensor, Temperature sensor로 사용하는 방법
  6. 제 2 항에 있어서 실리콘질화물을 이용하여 탄화규소를 제조할 때 실리콘을 포함하는 기체와 탄화수소 기체를 이용하거나, 실리콘과 카본을 모두 포함한 유기실란기체를 이용하여 탄화규소 박막을 제조하는 방법
  7. 제 6 항에 있어서 실리콘질화물을 이용하여 탄화규소박막을 제조한 후 Ⅲ-V족 물질을 제조하는 방법
KR1019990037228A 1999-09-02 1999-09-02 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한 KR20010026069A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037228A KR20010026069A (ko) 1999-09-02 1999-09-02 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037228A KR20010026069A (ko) 1999-09-02 1999-09-02 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한

Publications (1)

Publication Number Publication Date
KR20010026069A true KR20010026069A (ko) 2001-04-06

Family

ID=19609901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037228A KR20010026069A (ko) 1999-09-02 1999-09-02 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한

Country Status (1)

Country Link
KR (1) KR20010026069A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978399B2 (en) 2002-03-14 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
CN111599672A (zh) * 2019-02-21 2020-08-28 东莞新科技术研究开发有限公司 一种半导体侧面粗糙度改善方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300298A (ja) * 1991-03-27 1992-10-23 Sanyo Electric Co Ltd 炭化珪素単結晶の液相エピタキシャル成長方法
JPH1160391A (ja) * 1997-08-08 1999-03-02 Denso Corp 炭化珪素単結晶の製造方法
KR19990016925A (ko) * 1997-08-20 1999-03-15 윤종용 GaN 단결정 제조 방법
KR19990036372A (ko) * 1995-08-16 1999-05-25 디어터 크리스트, 베르너 뵈켈 단결정을 성장시키기 위한 시이드 결정, 상기 시이드 결정의 용도 및 SiC 단결정 또는 단결정 SiC 층의 생성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300298A (ja) * 1991-03-27 1992-10-23 Sanyo Electric Co Ltd 炭化珪素単結晶の液相エピタキシャル成長方法
KR19990036372A (ko) * 1995-08-16 1999-05-25 디어터 크리스트, 베르너 뵈켈 단결정을 성장시키기 위한 시이드 결정, 상기 시이드 결정의 용도 및 SiC 단결정 또는 단결정 SiC 층의 생성 방법
JPH1160391A (ja) * 1997-08-08 1999-03-02 Denso Corp 炭化珪素単結晶の製造方法
KR19990016925A (ko) * 1997-08-20 1999-03-15 윤종용 GaN 단결정 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978399B2 (en) 2002-03-14 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US9122119B2 (en) 2002-03-14 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US9513528B2 (en) 2002-03-14 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US10088732B2 (en) 2002-03-14 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US10663834B2 (en) 2002-03-14 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
CN111599672A (zh) * 2019-02-21 2020-08-28 东莞新科技术研究开发有限公司 一种半导体侧面粗糙度改善方法

Similar Documents

Publication Publication Date Title
US5563428A (en) Layered structure of a substrate, a dielectric layer and a single crystal layer
US4966860A (en) Process for producing a SiC semiconductor device
KR100773997B1 (ko) 질화 갈륨계 디바이스 및 그 제조 방법
US6906400B2 (en) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US5107315A (en) Mis type diamond field-effect transistor with a diamond insulator undercoat
KR910016056A (ko) 반도체의 단결정 에피택셜 성장용의 다결정성 cvd 다이아몬드 기판
US7014710B2 (en) Method of growing single crystal Gallium Nitride on silicon substrate
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
CN111477534B (zh) 氮化铝模板及其制备方法
US11183385B2 (en) Method for passivating silicon carbide epitaxial layer
KR102231643B1 (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
CN117080183B (zh) 一种金刚石-单晶AlN-GaN/AlGaN复合晶圆及其制备方法和应用
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
KR20010026069A (ko) 실리콘질화물(질화실리콘)을 이용한 계면의 변형에 의한
CN114613847B (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
KR100504180B1 (ko) 질화물 화합물 반도체의 결정성장 방법
JP2593898B2 (ja) 半導体素子
KR102681366B1 (ko) 탄화규소 에피 웨이퍼
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
KR20180063715A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20040078211A (ko) 질화갈륨 기판 제조 방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20010038505A (ko) SOI 구조상에 GaN 단결정 제조 기술
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application