KR20010019713A - Manufacturing method for mostransistor for electro static discharge - Google Patents
Manufacturing method for mostransistor for electro static discharge Download PDFInfo
- Publication number
- KR20010019713A KR20010019713A KR1019990036281A KR19990036281A KR20010019713A KR 20010019713 A KR20010019713 A KR 20010019713A KR 1019990036281 A KR1019990036281 A KR 1019990036281A KR 19990036281 A KR19990036281 A KR 19990036281A KR 20010019713 A KR20010019713 A KR 20010019713A
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- gate
- source
- exposed
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 230000003068 static effect Effects 0.000 title description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 정전방전방지용 모스 트랜지스터 제조방법에 관한 것으로, 특히 드레인에 저항 성분을 증가시켜 정전기의 인가시 게이트산화막이 파괴되는 것을 방지함과 아울러 드레인의 크기를 줄여 모스 트랜지스터의 집적도를 향상시키는데 적당하도록 한 정전방전방지용 모스 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a MOS transistor for preventing electrostatic discharge, and in particular, to increase the resistance component of the drain to prevent the gate oxide film from being destroyed when static electricity is applied, and to reduce the size of the drain so as to be suitable for improving the integration density of the MOS transistor. An electrostatic discharge prevention MOS transistor manufacturing method.
일반적으로, 반도체 회로는 정전기에 약한 집적회로의 보호를 위해 외부로 부터 인가되는 비정상적인 고전압을 접지로 흐르게 하는 수단을 구비하게 되며, 그 수단은 모스 트랜지스터 또는 바이폴라 트랜지스터 등의 스위칭소자가 이용된다. 상기 모스 트랜지스터 또는 바이폴라 트랜지스터는 상기 비정상적으로 인가되는 고전압에 의해 파괴될 수 있스며, 특히 모스 트랜지스터는 게이트산화막이 절연파괴되기 쉬워 전체 회로의 신뢰성을 저하시키게 되며, 이와 같은 종래 정전방전방지용 모스 트랜지스터를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a semiconductor circuit includes a means for flowing an abnormal high voltage applied from the outside to the ground for protection of an integrated circuit which is vulnerable to static electricity, and a switching device such as a MOS transistor or a bipolar transistor is used. The MOS transistor or the bipolar transistor may be destroyed by the abnormally applied high voltage, and in particular, the MOS transistor is susceptible to dielectric breakdown of the gate oxide film, thereby reducing the reliability of the entire circuit. When described in detail with reference to the accompanying drawings as follows.
도1은 종래 정전방전방지용 모스 트랜지스터의 단면도로서, 이에 도시한 바와 같이 기판(1)과; 상기 기판(1)의 상부일부에 위치하는 게이트(2)와; 상기 게이트의 일측면 기판(1) 하부에 위치하며 그 저항성분의 증가를 위해 노출면이 게이트 방향으로 길게 형성된 드레인(3)과; 상기 게이트(2)의 타측면 기판(1) 하부에 형성된 소스(4)를 포함하여 구성된다.1 is a cross-sectional view of a conventional electrostatic discharge prevention MOS transistor, as shown therein; A gate (2) positioned at an upper portion of the substrate (1); A drain 3 positioned below the one side substrate 1 of the gate and having an exposed surface long in the gate direction to increase resistance thereof; And a source 4 formed under the other side substrate 1 of the gate 2.
상기의 구조는 엔모스 트랜지스터의 드레인측(3)에 고전압이 인가되어 그 전압이 게이트(2)의 게이트산화막에 인가되어 게이트산화막이 파괴되는 것을 방지하기 위해 그 게이트(2)와의 이격거리가 상대적으로 큰 위치에 드레인전극(5)을 형성할 수 있도록 하기 위해 그 드레인(3)의 길이를 길게 형성한다.In the above structure, a high voltage is applied to the drain side 3 of the NMOS transistor so that the voltage is applied to the gate oxide film of the gate 2 to prevent the gate oxide film from being destroyed. In order to be able to form the drain electrode 5 in a large position, the length of the drain 3 is formed long.
상기의 모스 트랜지스터는 일반적인 모스 트랜지스터의 제조방법과 동일하게 기판(1)에 게이트산화막, 다결정실리콘, 질화막을 순차적으로 증착하고, 이를 사진식각공정으로 패터닝하여 게이트(2)를 형성하고, 불순물 이온주입을 통해 소스(4) 및 드레인(3)을 형성하고, 그 게이트(2)의 측면에 측벽(6)을 형성하고, 그 구조의 상부전면에 절연층(7)을 증착한 후, 콘택홀을 형성하여 상기 소스(4) 및 드레인(3)의 일부를 노출시킨다.In the MOS transistor, the gate oxide film, the polycrystalline silicon, and the nitride film are sequentially deposited on the substrate 1 in the same manner as in the manufacturing method of the general MOS transistor, and the gate ions are formed by patterning them by a photolithography process and implanting impurity ions The source 4 and the drain 3 are formed through the sidewalls, sidewalls 6 are formed on the side surfaces of the gate 2, the insulating layer 7 is deposited on the upper surface of the structure, and then contact holes are formed. To expose a portion of the source 4 and drain 3.
이때, 상기 드레인(3)의 저항을 증가시키기 위해 소스(4)에 비해 게이트(2)와의 이격거리가 상대적으로 큰 위치의 드레인(3)을 노출시키며, 금속공정을 통해 드레인전극(5)과 소스전극(8)을 형성한다.At this time, in order to increase the resistance of the drain 3, the drain 3 of the position where the separation distance from the gate 2 is relatively larger than that of the source 4 is exposed, and the drain electrode 5 and The source electrode 8 is formed.
상기한 바와 같이 종래 정전방전방지용 모스 트랜지스터 제조방법은 모스 트랜지스터의 게이트산화막 절연파괴를 방지하기 위해 드레인전극과 게이트간의 이격거리를 소스전극과 게이트의 이격거리에 비해 길게 형성해야 함으로써, 그 드레인의 저항성분 증가에 의해 게이트산화막의 파괴율을 줄일 수 있으나, 드레인을 상대적으로 크게 형성해야 하므로 집적도가 저하되는 문제점이 있었다.As described above, in the conventional method of manufacturing a MOS transistor for preventing an electrostatic discharge, the gap between the drain electrode and the gate should be formed longer than the distance between the source electrode and the gate to prevent the gate oxide film insulation breakdown of the MOS transistor. Although the breakdown rate of the gate oxide film can be reduced by increasing the amount of components, there is a problem that the degree of integration decreases because the drain must be relatively large.
이와 같은 문제점을 감안한 본 발명은 드레인의 크기를 크게 형성하지 않고, 그 드레인의 저항을 증가시킬 수 있는 정전방전방지용 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a method of manufacturing a MOS transistor for preventing static discharge, which can increase the resistance of the drain without forming a large drain.
도1은 종래 정전방전방지용 모스 트랜지스터의 단면도.1 is a cross-sectional view of a conventional electrostatic discharge prevention MOS transistor.
도2a 내지 도2e는 본 발명 정전방전방지용 모스 트랜지스터의 제조공정 수순단면도.Figure 2a to 2e is a cross-sectional view of the manufacturing process of the MOS transistor for preventing electrostatic discharge of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:게이트1: Substrate 2: Gate
3:드레인 4:소스3: Drain 4: Source
5:질화막(측벽) 6:절연막5: Nitride film (side wall) 6: Insulation film
7:플러그7: plug
상기와 같은 목적은 기판의 상부에 게이트산화막, 다결정실리콘, 질화막을 순차적으로 증착하고, 그 증착된 막을 패터닝하여 게이트를 형성한 다음, 그 게이트의 측면 기판에 불순물 이온을 이온주입하여 드레인 및 소스를 형성하는 모스 트랜지스터 제조단계와; 상기 구조의 상부전면에 포토레지스트를 도포하고, 패턴을 형성하여 상기 게이트의 측면과 인접한 드레인의 일부영역을 노출시킨 후, 그 노출된 드레인영역을 소정깊이로 식각하여 드레인의 표면적을 확장하는 드레인 확장단계와; 상기 노출된 드레인의 식각된 영역에 상기 드레인과 동일한 도전형의 불순물을 주입하여 드레인을 통한 전류경로를 길게하는 전류경로확장단계와; 상기 포토레지스트를 제거하고, 상기 게이트와 드레인 및 소스의 상부에 질화막을 증착하고, 그 질화막을 건식식각하여 게이트 측벽을 형성하는 측벽 형성단계와; 상기 구조의 상부에 절연막을 증착하고 콘택홀을 형성하여 소스 및 드레인의 일부를 노출시킨 후, 그 콘택홀에 소스 및 드레인 전극을 형성하는 단계로 구성하여 드레인을 굴곡지게 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to sequentially deposit a gate oxide film, a polysilicon, and a nitride film on top of the substrate, pattern the deposited film to form a gate, and ion implant the impurity ions into the side substrate of the gate to form a drain and a source. Forming a MOS transistor; Applying a photoresist on the upper surface of the structure, forming a pattern to expose a portion of the drain adjacent to the side of the gate, and then drain the exposed drain region to a predetermined depth to expand the drain surface area Steps; A current path expansion step of lengthening a current path through the drain by injecting impurities of the same conductivity type as the drain into the etched region of the exposed drain; A sidewall forming step of removing the photoresist, depositing a nitride film on the gate, the drain and the source, and dry etching the nitride film to form a gate sidewall; It is achieved by depositing an insulating film on top of the structure, forming a contact hole to expose a portion of the source and drain, and then forming a source and drain electrode in the contact hole, thereby forming a curved drain. When described in detail with reference to the accompanying drawings, the present invention as follows.
도2a 내지 도2e는 본 발명 정전방전방지용 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막, 다결정실리콘, 질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막, 다결정실리콘, 게이트산화막의 일부를 식각하여 게이트(2)를 형성한 후, 그 게이트(2)의 측면 기판(1)에 불순물 이온을 이온주입하여 드레인(3) 및 소스(4)를 형성하는 단계(도2a)와; 상기 구조의 상부전면에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 게이트(2)의 측면과 인접한 드레인(3)의 일부영역을 노출시키고, 그 노출된 영역을 소정깊이로 식각하여 드레인(3)의 표면적을 확장하는 단계(도2b)와; 상기 노출된 드레인(3)의 식각된 영역에 상기 드레인(3)과 동일한 도전형의 불순물을 저농도로 주입하는 단계(도2c)와; 상기 포토레지스트(PR1)를 제거하고, 상기 게이트(2)와 드레인(3) 및 소스(4)의 상부에 질화막(5)을 증착하는 단계(도2d)와; 상기 질화막(5)을 건식식각하여 상기 드레인(3)의 식각영역의 상부와 게이트(2)의 측면에 위치하는 측벽(5)을 형성하고, 그 상부전면에 절연막(6)을 증착하고, 콘택홀을 형성하여 상기 소스(4) 및 드레인(3)의 일부를 노출시킨 후, 그 콘택홀 내에 플러그(7)를 형성하는 단계(도1e)로 이루어진다.2A to 2E are cross-sectional views illustrating a manufacturing process of the MOS transistor for preventing electrostatic discharge of the present invention. Part of the nitride film, polysilicon, and gate oxide film is etched to form a gate 2, and then ion 3 is implanted with impurity ions into the side substrate 1 of the gate 2 to drain the drain 3 and the source 4, respectively. Forming step (FIG. 2A); The photoresist PR1 is applied to the upper surface of the structure, exposed and developed to expose a partial region of the drain 3 adjacent to the side of the gate 2, and the exposed region is etched to a predetermined depth to drain Expanding the surface area of (3) (FIG. 2B); Injecting impurities of the same conductivity type as the drain (3) at low concentration into the etched region of the exposed drain (3); Removing the photoresist (PR1) and depositing a nitride film (5) on top of the gate (2), drain (3) and source (4); Dry etching the nitride film 5 to form sidewalls 5 located at the upper side of the etching region of the drain 3 and the side surface of the gate 2, depositing an insulating film 6 on the upper surface of the contact, After forming a hole to expose a part of the source 4 and the drain 3, a plug 7 is formed in the contact hole (Fig. 1e).
이하, 상기와 같은 본 발명을 좀 더 상세히 설명한다.Hereinafter, the present invention as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부전면에 게이트산화막, 다결정실리콘, 질화막을 순차적으로 증착하고, 그 질화막의 상부에 포토레지스트를 도포한 후, 노광 및 현상하여 게이트 패턴을 형성하고, 그 게이트 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로 상기 질화막, 다결정실리콘, 게이트산화막을 순차적으로 식각하여 게이트(2)를 형성한다.First, as shown in FIG. 2A, a gate oxide film, a polysilicon, and a nitride film are sequentially deposited on the upper surface of the substrate 1, and then a photoresist is applied on the nitride film, followed by exposure and development to form a gate pattern. In addition, the gate 2 is formed by sequentially etching the nitride film, the polysilicon, and the gate oxide film by an etching process using the photoresist having the gate pattern formed as an etching mask.
그 다음, 상기 게이트(2) 상부의 포토레지스트 패턴을 제거하고, 상기 질화막을 이온주입마스크로 사용하는 이온주입공정으로, 상기 게이트(2)의 측면 기판(1) 하부에 드레인(3) 및 소스(4)를 형성한다.Next, an ion implantation process of removing the photoresist pattern on the gate 2 and using the nitride film as an ion implantation mask, wherein the drain 3 and the source under the side substrate 1 of the gate 2 are removed. (4) is formed.
그 다음, 도2b에 도시한 바와 같이 상기 게이트(2)와 소스(4) 및 드레인(3)의 상부전면에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 게이트(2)의 측면에 인접한 드레인(3)의 일부를 소정의 면적으로 노출시킨다.Next, as shown in FIG. 2B, photoresist PR1 is applied to the upper surfaces of the gate 2, the source 4, and the drain 3, and is exposed and developed to the side surfaces of the gate 2. A portion of the adjacent drain 3 is exposed to a predetermined area.
그 다음, 상기 노출된 드레인(3)의 일부영역을 식각하여, 상기 드레인(3)에 단차를 형성한다. 이는 상기 드레인(3)의 표면적을 확장시키는 결과를 나타낸다.Next, a portion of the exposed drain 3 is etched to form a step in the drain 3. This results in expanding the surface area of the drain 3.
그 다음, 도2c에 도시한 바와 같이 상기 드레인(3)의 식각영역 하부 기판(1)에 불순물 이온을 주입한다. 이와 같은 이온주입으로 상기 드레인(3)은 굴곡지게 형성되어 게이트(2)와의 이격거리가 평면상에서 상대적으로 가까운 영역에 드레인전극을 형성하여도 종래와 같은 드레인저항을 갖도록 할 수 있다.Next, as shown in FIG. 2C, impurity ions are implanted into the substrate 1 under the etching region of the drain 3. By the ion implantation, the drain 3 is formed to be bent, so that the drain electrode is formed in a region relatively close to the gate 2 in a plane relatively similar to the conventional drain resistance.
그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 상기 구조의 상부전면에 질화막(5)을 증착한다.Next, as shown in FIG. 2D, the photoresist PR1 is removed and a nitride film 5 is deposited on the upper surface of the structure.
그 다음, 도2e에 도시한 바와 같이 상기 질화막(5)을 건식식각하여 게이트(2)의 측면에 측벽(5)을 형성한다. 이때의 측벽(5)은 상기 드레인(3)의 식각영역의 상부측이 노출되지 않도록 형성한다.Next, as shown in FIG. 2E, the nitride film 5 is dry-etched to form sidewalls 5 on the side surfaces of the gate 2. At this time, the side wall 5 is formed so that the upper side of the etching region of the drain 3 is not exposed.
만일, 상기 드레인(3)의 식각영역이 노출되어, 드레인전극이 상기 드레인(3)의 식각영역상에 형성되면 드레인(3)을 굴곡지게 형성하여 드레인(3)의 길이를 실질적으로 확장한 효과가 없어지게 된다.If the etching region of the drain 3 is exposed and the drain electrode is formed on the etching region of the drain 3, the drain 3 is formed to bend to substantially extend the length of the drain 3. Will disappear.
그 다음, 상기 구조의 상부전면에 절연막(6)을 증착하고, 그 절연막(6)의 상부에 포토레지스트를 도포하고, 상기 절연막(6)의 일부를 노출시키는 패턴을 형성한 후, 그 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로 상기 노출된 절연막(6)을 식각하여 소스(4) 및 드레인(3)의 일부영역을 노출시킨다.Then, an insulating film 6 is deposited on the upper surface of the structure, a photoresist is applied on the insulating film 6, and a pattern for exposing a part of the insulating film 6 is formed. In the etching process using the formed photoresist as an etching mask, the exposed insulating layer 6 is etched to expose portions of the source 4 and the drain 3.
그 다음, 포토레지스트를 제거하고, 금속을 증착하고 평탄화하여 상기 노출된 소스(4)와 드레인(3)에 접속되는 전극인 플러그(7)를 형성한다.The photoresist is then removed, and the metal is deposited and planarized to form a plug 7, which is an electrode connected to the exposed source 4 and drain 3.
이와 같은 본 발명은 그 드레인(3)의 형태를 굴곡지게 변환하여 평면상으로 볼때 게이트와의 이격거리가 상대적으로 짧게 되나, 실질적으로 전류가 지나는 경로는 드레인(3)의 굴곡정도에 따라 유지되어 비정상적인 고전압의 인가에 의해 게이트산화막이 절연파괴되는 것을 방지할 수 있게 된다.In the present invention, the shape of the drain 3 is converted to bend so that a distance from the gate becomes relatively short when viewed in plan view, but a path through which a current passes substantially is maintained according to the degree of bending of the drain 3. It is possible to prevent the gate oxide film from dielectric breakdown by applying abnormal high voltage.
상기한 바와 같이 본 발명 정전방전방지용 모스 트랜지스터 제조방법은 그 모스 트랜지스터의 드레인을 굴곡지게 형성하여 좁은 면적에서 긴 전류경로를 유지할 수 있어, 비정상적인 고전압의 인가시 게이트산화막이 절연파괴 됨을 방지함과 아울러 소자의 집적도를 향상시키는 효과가 있다.As described above, the method of manufacturing the MOS transistor for preventing electrostatic discharge can maintain a long current path in a narrow area by forming a curved drain of the MOS transistor, thereby preventing insulation of the gate oxide film when an abnormal high voltage is applied. There is an effect of improving the degree of integration of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036281A KR100324325B1 (en) | 1999-08-30 | 1999-08-30 | Manufacturing method for mostransistor for electro static discharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036281A KR100324325B1 (en) | 1999-08-30 | 1999-08-30 | Manufacturing method for mostransistor for electro static discharge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019713A true KR20010019713A (en) | 2001-03-15 |
| KR100324325B1 KR100324325B1 (en) | 2002-02-16 |
Family
ID=19609210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990036281A KR100324325B1 (en) | 1999-08-30 | 1999-08-30 | Manufacturing method for mostransistor for electro static discharge |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324325B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100926725B1 (en) * | 2007-10-02 | 2009-11-16 | 인파크 테크놀러지 컴퍼니 리미티드 | Abnormal voltage protection device of electronic circuit and manufacturing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006088A (en) * | 1994-07-12 | 1996-02-23 | 김주용 | Electrostatic Discharge (ESD) Protection Transistors |
| JP3395473B2 (en) * | 1994-10-25 | 2003-04-14 | 富士電機株式会社 | Horizontal trench MISFET and manufacturing method thereof |
| JPH09252116A (en) * | 1996-03-14 | 1997-09-22 | Sanyo Electric Co Ltd | Semiconductor device and manufacture thereof |
| US5777368A (en) * | 1996-05-13 | 1998-07-07 | Winbond Electronics Corp. | Electrostatic discharge protection device and its method of fabrication |
-
1999
- 1999-08-30 KR KR1019990036281A patent/KR100324325B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100926725B1 (en) * | 2007-10-02 | 2009-11-16 | 인파크 테크놀러지 컴퍼니 리미티드 | Abnormal voltage protection device of electronic circuit and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100324325B1 (en) | 2002-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206878B1 (en) | Process for fabricating semiconductor device | |
| KR100237275B1 (en) | Process of fabricating semiconductor device having isolating oxide rising out of groove | |
| KR100272528B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100324325B1 (en) | Manufacturing method for mostransistor for electro static discharge | |
| WO1983001152A1 (en) | Process for making electrical contact to semiconductor substrate regions | |
| KR19980053145A (en) | Manufacturing Method of Semiconductor Device | |
| KR100319601B1 (en) | Electrostatic discharge prevention transistor and its manufacturing method | |
| KR100226733B1 (en) | Manufacture of semiconductor device | |
| KR100215871B1 (en) | Method for fabricating semiconductor device | |
| KR100226739B1 (en) | Method of manufacturing a semiconductor device | |
| KR100321758B1 (en) | Method for fabricating semiconductor device | |
| KR100206957B1 (en) | High-voltage semiconductor device and method of fabricating the same | |
| KR100239452B1 (en) | Method for manufacturing semiconductor device | |
| KR19990080172A (en) | Method of forming semiconductor device of LED structure | |
| KR100280537B1 (en) | Semiconductor device manufacturing method | |
| KR100364794B1 (en) | Method for fabricating of semiconductor device | |
| KR100542980B1 (en) | Method for formming cmos thin film transistor having a lightly doped drain structure | |
| KR100395911B1 (en) | Method for manufacturing semiconductor device | |
| KR100215857B1 (en) | Method for fabricating transistor | |
| KR20000067000A (en) | Manufacturing method for mos transistor | |
| KR20010011002A (en) | Forming method for transistor of semiconductor device | |
| KR20030048894A (en) | Method of manufacturing semiconductor device | |
| KR20020051487A (en) | Semiconductor device and method for fabricating the same | |
| KR20000040143A (en) | Method for manufacturing mos transistor | |
| KR950021278A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |